Академический Документы
Профессиональный Документы
Культура Документы
Pomilio
iT io
L +
iD Ro
T
E D Vo
Io
http://www.dsce.fee.unicamp.br/~antenor 1-1
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio
Se a corrente pelo indutor no vai a zero durante a conduo do diodo, diz-se que o
circuito opera no modo contnuo. Caso contrrio tem-se o modo descontnuo. Via de regra
prefere-se operar no modo contnuo devido a haver, neste caso, uma relao bem determinada
entre a largura de pulso e a tenso mdia de sada. A figura 1.2 mostra as formas de onda tpicas
de ambos os modos de operao.
tT tT t2 tx
I Io i
o Io
i
D
i
T
E E
Vo v
D Vo
0
0
Figura 1.2 Formas de onda tpicas nos modos de conduo contnua e descontnua
A1 = A 2
(1.1)
V1 t 1 = V2 ( t 1)
vL
V1
A1
t1
A2
V2
http://www.dsce.fee.unicamp.br/~antenor 1-2
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio
(E Vo) t T = Vo ( t T )
Vo t T (1.2)
=
E
i o (E Vo) t T (E Vo)
Io = = = (1.3)
2 2L 2L
(E Vo) t T = Vo ( t T t x ) (1.4)
Vo
= (1.5)
E t
1 x
i o max
Ii = (corrente mdia de entrada) (1.6)
2
(E Vo) t T
i o max = (1.7)
L
Vo Ii i o max ( E Vo) 2
= = = (1.8)
E Io 2 Io 2 Io L
Vo 2 L Ii
= 1 (1.9)
E E 2
E Vo E 2
Vo = ==> = (1.10)
2 L Io E 2 L Io + E 2
1+
E 2
L Io
K= (1.11)
E
http://www.dsce.fee.unicamp.br/~antenor 1-3
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio
Vo 2
= 2 (1.12)
E +2K
1 1 8 K
crit = (1.13)
2
0.75
K=.1
Vo/E K=.01 K=.05
0.5
0.25
Cond. contnua
0
0 0.2 0.4 0.6 0.8 1
Figura 1.4 Caracterstica de controle do conversor abaixador de tenso nos modos contnuo e
descontnuo.
1
Cond. contnua
=0,8
0.8
=0,6
0.6
Vo/E =0,4
Cond. descontnua
0.4
=0,2
0.2
0
0
E.
Io 8L
Figura 1.5 Caracterstica de sada do conversor abaixador de tenso nos modos contnuo e
descontnuo.
http://www.dsce.fee.unicamp.br/~antenor 1-4
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio
1.2.3 Dimensionamento de L e de C
Da condio limite entre o modo contnuo e o descontnuo (I=2.Iomin) , tem-se:
( E Vo)
I o min = (1.14)
2L
E (1 )
L min = (1.15)
2 Io min
Quanto ao capacitor de sada, este pode ser definido a partir da variao da tenso (ripple)
admitida. Enquanto a corrente pelo indutor for maior que Io (corrente na carga, suposta
constante) o capacitor se carrega e, quando for menor, o capacitor se descarrega, levando a uma
variao de tenso Vo.
1 t T t T I I I Io i
Q = + = (1.16) o
2 2 2 2 8
tT
A variao da corrente :
(E Vo) t T E (1 )
Io = = (1.17)
L L
Q 2 E (1 )
Vo = = (1.18)
Co 8 L Co
Logo,
Vo (1 ) 2
Co = (1.19)
8 L Vo
http://www.dsce.fee.unicamp.br/~antenor 1-5
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio
L io D
ii iT +
Ro
E T vT Co Vo
E t T (Vo E)( t T )
Ii = = (1.20)
L L
E
Vo = (1.21)
1
Teoricamente, quando o ciclo de trabalho tende unidade a tenso de sada tenda para
infinito. Na prtica, os elementos parasitas e no ideais do circuito (como as resistncias do
indutor e da fonte) impedem o crescimento da tenso acima de certo limite, no qual as perdas
nestes elementos resistivos se tornam maiores do que a energia transferida pelo indutor para a
sada.
Io i D Io
iT
Vo Vo
v E
E T
0
0
Figura 1.7 Formas de onda tpicas de conversor boost com entrada CC
http://www.dsce.fee.unicamp.br/~antenor 1-6
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio
1 tx
Vo = E (1.22)
1 tx
E2 2
Vo = E + (1.23)
2 L Io
Vo 2
= 1+ (1.24)
E 2K
1 1 8 K
crit = (1.25)
2
K=.01
40
30
Vo/E
cond. descontnua K=.02
20
10 K=.05
0
0 0.2 0.4 0.6 0.8
Figura 1.8 Caracterstica esttica do conversor elevador de tenso nos modos de conduo
contnua e descontnua, para diferentes valores de K.
http://www.dsce.fee.unicamp.br/~antenor 1-7
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio
10
cond. contnua
6
=.8
Vo/E cond.
4 descontnua
=.6
2 =.4
=.2
0
0 0.04 0.08 0.12 0.16 0.2
Io E.
8.L
Figura 1.9 Caracterstica de sada do conversor elevador de tenso,
normalizada em relao a (E/L)
1.3.3 Dimensionamento de L e de C
O limiar para a conduo descontnua dado por:
Ii E t T Vo (1 )
Ii = = = (1.26)
2 2L 2L
Ii ( t T ) E (1 )
Io = = (1.27)
2 2L
E (1 )
L min = (1.28)
2 Io(min)
Io(max)
Co = (1.29)
Vo
Neste conversor, a tenso de sada tem polaridade oposta da tenso de entrada. A figura
1.10 mostra o circuito.
Quando T ligado, transfere-se energia da fonte para o indutor. O diodo no conduz e o
capacitor alimenta a carga. Quando T desliga, a continuidade da corrente do indutor se faz pela
conduo do diodo. A energia armazenada em L entregue ao capacitor e carga.
Tanto a corrente de entrada quanto a de sada so descontnuas. A tenso a ser suportada
pelo diodo e pelo transistor a soma das tenses de entrada e de sada, Vo+E. A figura 1.11
mostra as formas de onda nos modos de conduo contnua e descontnua (no indutor).
http://www.dsce.fee.unicamp.br/~antenor 1-8
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio
vT
D
iT iD
T
E L Co Ro Vo
iL +
E t T Vo ( t T )
= (1.30)
L L
E
Vo = (1.31)
1
tT tT t2 tx
I iL
Io i D Io
iT
E+Vo E+Vo
vT
E E
0
0
(a) (b)
Figura 1.11 Formas de onda do conversor abaixador-elevador de tenso operando em conduo
contnua (a) e descontnua (b).
http://www.dsce.fee.unicamp.br/~antenor 1-9
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio
E
Vo = (1.32)
1 tx
E tT
Ii max = (1.33)
L
Ii max t T
Ii = (1.34)
2
Io Vo
Ii = (1.35)
E
E2 2
Vo = (1.36)
2 L Io
E2 2
Po = (1.37)
2L
Vo 2
= (1.38)
E 2K
1 1 8 K
crit = (1.39)
2
http://www.dsce.fee.unicamp.br/~antenor 1-10
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio
50
40 K=.01
cond. descontnua
30
Vo/E
20 K=.02
10 K=.05
0
0 0.2 0.4 0.6 0.8
Figura 1.12 Caracterstica esttica do conversor abaixador-elevador de tenso nos modos de
conduo contnua e descontnua, para diferentes valores de K.
Na figura 1.13 tem-se a variao da tenso de sada com a corrente de carga. Note-se que
a conduo descontnua tende a ocorrer para pequenos valores de Io, levando exigncia da
garantia de um consumo mnimo. Existe um limite para Io acima do qual a conduo sempre
contnua e a tenso de sada no alterada pela corrente. Este equacionamento e as respectivas
curvas consideram que a carga tem um funcionamento de consumo de corrente constante. Caso a
carga tenha um comportamento diverso (impedncia constante ou potncia constante), deve-se
refazer este equacionamento.
10
cond.
2
descontnua =.6
=.4
0 =.2
0 0.04 0.08 0.12 0.16 0.2
Io E.
8.L
Figura 1.13 Caracterstica de sada do conversor abaixador-elevador de tenso, normalizada em
relao a (E./L).
1.4.3 Clculo de L e de C
O limiar entre as situaes de conduo contnua e descontnua dado por:
I L ( t T ) Vo ( t T ) (1 ) Vo (1 ) 2
Io = = = (1.40)
2 2L 2L
E (1 )
L min = (1.41)
2 Io(min)
http://www.dsce.fee.unicamp.br/~antenor 1-11
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio
Io(max)
Co = (1.42)
Vo
1.5 Conversor uk
L1 C1 L2 Ro
E Co Vo
S D
http://www.dsce.fee.unicamp.br/~antenor 1-12
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio
i L2 i L2
I2
vC1 -Ix
tT t2 tx
V1
tT
Assumindo que iL1 e iL2 so constantes, e como a corrente mdia por um capacitor nula
(em regime), tem-se:
I L2 t T = I L1 ( t T ) (1.43)
I L1 E = I L2 Vo
E
Vo = (1.44)
1
Vo 2
= (1.45)
E 2 Ke
Le Io L1 L 2
Ke = e Le =
E L1 + L 2
1 1 8 Ke
crit =
2
http://www.dsce.fee.unicamp.br/~antenor 1-13
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio
1.5.1 Dimensionamento de C1
C1 deve ser tal que no se descarregue totalmente durante a conduo de T. Considerando
iL1 e iL2 constantes, a variao da tenso linear. A figura 1.16 mostra a tenso no capacitor numa
situao crtica (ripple de 100%). Caso se deseje uma ondulao de tenso de 10%, basta utilizar
um capacitor 10 vezes maior do que o dado pela equao 1.48.
v
C1
2V
C1
V
C1
tT t
Figura 1.16. Tenso no capacitor intermedirio numa situao crtica.
VC1 = E + Vo (1.46)
Na condio limite:
2 (E + Vo)
Io = I L2 = C1 (1.47)
tT
Io(max) (1 )
C1 min = (1.48)
2E
1.5.2 Dimensionamento de L1
Considerando C1 grande o suficiente para que sua variao de tenso seja desprezvel, L1
deve ser tal que no permita que iL1 se anule. A figura 1.17 mostra a corrente por L1 numa
situao crtica.
L 1 I L1 max
E= (1.49)
tT
I L1 max
Ii = I L1 = (1.50)
2
E+Vo
+ i
L1
L1
I
E L1max
t
T
Figura 1.17 Corrente por L1 em situao crtica.
http://www.dsce.fee.unicamp.br/~antenor 1-14
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio
Quando T conduz:
E tT
L1 = (1.51)
2 Ii
E
L 1 min = (1.52)
2 Io(min)
1.5.3 Clculo de L2
Analogamente anlise anterior, obtm-se para L2:
E
L 2 min = (1.53)
2 Io(min)
E 2
Co = (1.54)
8 L 2 Vo
+ E -
+
L1 C1 D
i L1 i L2
Vo
E L2 Co
T
Ro
http://www.dsce.fee.unicamp.br/~antenor 1-15
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio
O conversor Zeta, cuja topologia est mostrada na figura 1.19, tambm possui uma
caracterstica abaixadora-elevadora de tenso. Na verdade, a diferena entre este conversor, o
uk e o SEPIC apenas a posio relativa dos componentes.
Aqui a corrente de entrada descontnua e a de sada continua. A transferncia de
energia se faz via capacitor. A operao no modo descontnuo tambm se caracteriza pela
inverso do sentido da corrente por uma das indutncias. A posio do interruptor permite uma
natural proteo contra sobre-correntes. A tenso a ser suportada pelo transistor e pelo diodo
igual a Vo+E.
- Vo + i L2
T C1 L2
+
L1 D Co Vo
E
i L1 Ro
Pelas funes indicadas anteriormente, tanto para o conversor elevador de tenso quanto
para o abaixador-elevador (e para o uk, SEPIC e Zeta), quando o ciclo de trabalho tende
unidade, a tenso de sada tende a infinito. Nos circuitos reais, no entanto, isto no ocorre, uma
vez que as componentes resistivas presentes nos componentes, especialmente nas chaves, na
fonte de entrada e nos indutores, produzem perdas. Tais perdas, medida que aumenta a tenso
de sada e, consequentemente, a corrente, tornam-se mais elevadas, reduzindo a eficincia do
conversor. As curvas de Vo x se alteram e passam a apresentar um ponto de mximo, o qual
depende das perdas do circuito.
A figura 1.20 mostra a curva da tenso de sada normalizada em funo da largura do
pulso para o conversor elevador de tenso.
Se considerarmos as perdas relativas ao indutor e fonte de entrada, podemos redesenhar
o circuito como mostrado na figura 1.21.
Para tal circuito, a tenso disponvel para alimentao do conversor se torna (E-Vr),
podendo-se prosseguir a anlise a partir desta nova tenso de entrada. A hiptese que a
ondulao da corrente pelo indutor desprezvel, de modo a se poder supor Vr constante.
O objetivo obter uma nova expresso para Vo, em funo apenas do ciclo de trabalho e
das resistncias de carga e de entrada. O resultado est mostrado na figura 1.22.
E Vr
Vo = (1.55)
1
Vr = R L Ii
(1.56)
Vo = Ro Io
Io = Ii (1 ) (1.57)
http://www.dsce.fee.unicamp.br/~antenor 1-16
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio
R L Io R L Vo
Vr = = (1.58)
1 (1 ) Ro
R L Vo
E
(1 ) Ro E R L Vo
Vo = = (1.59)
1 1 Ro (1 ) 2
Vo 1
= (1.60)
E 2 R
(1 ) + L
Ro
40
Vo( d )
20
Vr
Ii
RL L Io
E E-Vr Co +
Ro Vo
Vo( d )
2
0
0 0.2 0.4 0.6 0.8 1
d
http://www.dsce.fee.unicamp.br/~antenor 1-17
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio
1.9 Exerccios
b) Determine as seguintes grandezas: Tenso de sada; potncia de entrada; correntes mdias nos
indutores L1 e L2. Suponha o capacitor de sada grande o suficiente para que Vo seja
praticamente constante.
http://www.dsce.fee.unicamp.br/~antenor 1-18
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio
6. O circuito abaixo representa uma fonte chaveada do tipo abaixadora de tenso. O transistor
comandado por um pulso quadrado com largura 50%, em 25 kHz. Deseja-se obter 10 V na sada,
com um ripple de tenso de 1%. A corrente nominal de sada de 5 A. Os pulsos de comando do
transistor devem variar entre -15 e +15V, com tempos de subida e de descida de 100ns.
a) Calcule e use na simulao a indutncia para operar no MCC com uma corrente de sada de
1 A.
b) Calcule o capacitor de filtro para o ripple de tenso indicado.
c) Simule o circuito, pelo menos por 10 ms, partindo de condies iniciais nulas tanto no
indutor quanto no capacitor, e verifique se os valores tericos correspondem aos simulados.
Explique eventuais discrepncias. Inicialmente a carga deve corresponder a uma corrente
de 5 A e, em seguida, alterar para 1 A (valores mdios).
d) Calcule o valor da tenso de sada, caso se opere no MCD com corrente mdia de sada de
0,5 A.
e) Simule o circuito, agora no MCD, partindo de condies iniciais nulas tanto no indutor
quanto no capacitor, e verifique se os valores tericos correspondem aos simulados.
Determine o valor de R1 considerando o valor esperado para a nova tenso de sada e a
corrente mdia desejada. Explique eventuais discrepncias.
http://www.dsce.fee.unicamp.br/~antenor 1-19
Fontes Chaveadas Cap. 2 Topologias bsicas de conversores CC-CC com isolao J. A. Pomilio
i arco
i e
e I
E L E L
R R
t
Figura 2.1 Processo de interrupo de corrente (fluxo magntico).
http://www.dsce.fee.unicamp.br/~antenor 2-1
Fontes Chaveadas Cap. 2 Topologias bsicas de conversores CC-CC com isolao J. A. Pomilio
Vi e1 e2 Vs
N1 N2
Figura 2.2 Princpio de funcionamento de transformador: secundrio em aberto.
Com o secundrio aberto, pelo primrio circular apenas uma pequena corrente, chamada
de corrente de magnetizao. Todas as tenses e correntes so supostas senoidais. O valor eficaz
da tenso aplicada no primrio, e1, menor do que a tenso de entrada Vi. A corrente de
magnetizao produz um fluxo de magnetizao no ncleo, m.
Vi e1
ii = (2.1)
Xi
N2
e2 = e1 (2.2)
N1
Quando se conecta uma carga no secundrio, inicia-se uma circulao de corrente por tal
enrolamento. A corrente do secundrio produz um fluxo magntico que se ope ao fluxo criado
pela corrente de magnetizao. Isto leva a uma reduo do fluxo no ncleo. Pela lei de Faraday,
ocorre uma reduo na tenso e1. Conseqentemente, de acordo com (2.1), h um aumento na
corrente de entrada, ii, de modo que se re-equilibre o fluxo de magnetizao. Este comportamento
est ilustrado na figura 2.3.
Xi ii is
Vi e1 e2 Rs
N1 N2
Figura 2.3 Princpio de funcionamento de transformador: secundrio com carga.
http://www.dsce.fee.unicamp.br/~antenor 2-2
Fontes Chaveadas Cap. 2 Topologias bsicas de conversores CC-CC com isolao J. A. Pomilio
Verifica-se assim o processo que leva reflexo da corrente da carga para o lado do
primrio, o qual se deve manuteno do fluxo de magnetizao do ncleo do transformador.
Um dispositivo magntico comporta-se como um transformador quando existirem, ao
mesmo tempo, correntes em mais de um enrolamento, de maneira que o fluxo de magnetizao
seja essencialmente constante.
E e2 Co Vo
L1
N1 N2
Figura 2.4 Conversor fly-back
N2 E
Vo = (2.3)
N1 (1 )
http://www.dsce.fee.unicamp.br/~antenor 2-3
Fontes Chaveadas Cap. 2 Topologias bsicas de conversores CC-CC com isolao J. A. Pomilio
N1 N2
L1 L2
C1 C2
E T Co
V1 V2 D Vo
N2 E
Vo = (2.4)
N1 (1 )
O balano de carga deve se verificar para C1 e C2. Com N1=N2, C1=C2, tendo o dobro
do valor obtido pelo mtodo de clculo indicado anteriormente no circuito sem isolao. Para
outras relaes de transformao deve-se obedecer a N1.C1=N2.C2, ou V1.C1=V2.C2.
Note que quando T conduz a tenso em N1 VC1=E (em N2 tem-se VC1.N2/N1). Quando
D conduz, a tenso em N2 VC2=Vo (em N1 tem-se VC2.N1/N2). A corrente pelos enrolamentos
no possui nvel contnuo e o dispositivo comporta-se, efetivamente, como um transformador.
D2 D1 L
T
. . +
E D3 Co Vo
.
N1 N2 N3
Figura 2.6 Conversor forward
http://www.dsce.fee.unicamp.br/~antenor 2-4
Fontes Chaveadas Cap. 2 Topologias bsicas de conversores CC-CC com isolao J. A. Pomilio
E N1
VN1 = E 0 t tT e VN1 = t T t t2 (2.5)
N2
E
T . VN1
N1 E
A1
. tT
t2
t
N2 A2
D2
E.N1/N2 A1=A2
..
E
2 E 1
Vo = e 1 = 2 (2.6)
n
http://www.dsce.fee.unicamp.br/~antenor 2-5
Fontes Chaveadas Cap. 2 Topologias bsicas de conversores CC-CC com isolao J. A. Pomilio
Vce1
i c1 i D1
T1 ..
D1
. L io
. +
V1=E E/n Co Ro
. .. .. .
E E/n
T2 i c2 iD2 D2
Figura 2.9 Conversor push-pull.
O ciclo de trabalho deve ser menor que 0,5 de modo a evitar a conduo simultnea dos
transistores. n a relao de espiras do transformador.
Os transistores devem suportar uma tenso com o dobro do valor da tenso de entrada.
Outro problema deste circuito refere-se possibilidade de saturao do transformador caso a
conduo dos transistores no seja idntica (o que garante uma tenso mdia nula aplicada ao
primrio). A figura 2.10 mostra algumas formas de onda do conversor.
V1
+E
1
2
Ic1 -E
Vce1 2E
E
io
Io
Figura 2.10 Formas de onda do conversor push-pull.
http://www.dsce.fee.unicamp.br/~antenor 2-6
Fontes Chaveadas Cap. 2 Topologias bsicas de conversores CC-CC com isolao J. A. Pomilio
.
E/2 . . L
.
T1 .. +
. . . Co
Vo
E/2 .. .
T2 .
Figura 2.11 Conversor em meia-ponte
.
. .
. . L
.
T1 . T2
..
+
. Co
Vo
E .. .
.
. .
T3 . T4 .
.
Figura 2.28 Conversor em ponte completa.
http://www.dsce.fee.unicamp.br/~antenor 2-7
Fontes Chaveadas Cap. 2 Topologias bsicas de conversores CC-CC com isolao J. A. Pomilio
2.8 Exerccios
2. Simule o circuito abaixo com uma freqncia de chaveamento de 25kHz, largura de pulso de
50%. A relao de espiras do elemento magntico de 1:10. Analise os valores das
grandezas listadas abaixo e verifique se o resultado da simulao consistente com as
expectativas tericas. Em caso de discrepncia, procure justificar as diferenas.
a) Tenso de sada.
b) Ondulao da tenso de sada.
c) Tenso sobre o indutor L1.
d) Ondulao da corrente em L1 e em L2 (considere apenas os intervalos em que h corrente
no transistor e no diodo, respectivamente).
e) Tenso Vce do transistor.
f) Altere o acoplamento dos indutores para 0.95 e repita a simulao e as anlises anteriores,
justificando as eventuais alteraes de resultados.
http://www.dsce.fee.unicamp.br/~antenor 2-8
Fontes Chaveadas Cap. 2 Topologias bsicas de conversores CC-CC com isolao J. A. Pomilio
3. Calcule os seguintes parmetros: L5, L1, L2, C1, , para o conversor forward abaixo.
Simule o circuito e verifique se os resultados so consistentes com a expectativa. Justifique
eventuais discrepncias.
O circuito opera no modo de conduo contnua.
Tenso de sada de 12V
Ripple da corrente de sada (em L5) igual a 4 A (pico a pico)
Ripple da tenso de sada de 1%.
Relao de espiras entre L1 e L3 N1=10.N3.
L2 deve ser tal que garanta a desmagnetizao total do ncleo durante a conduo de D3.
A freqncia de chaveamento de 20 kHz.
4. Utilizando o circuito do exerccio anterior, aumente a largura de pulso para 60% e refaa a
simulao. Discuta as alteraes nos resultados.
http://www.dsce.fee.unicamp.br/~antenor 2-9
Fontes Chaveadas - Cap. 3 Tcnicas de Modulao em Fontes Chaveadas J. A. Pomilio
T L
E D vo C R Vo
vo
Vo
t
t
T
Figura 3.1 Conversor abaixador de tenso e forma de onda da tenso aplicada ao filtro de sada.
3.1 Modulao por Largura de Pulso - MLP (PWM Pulse Width Modulation)
vp
vc vp
- vs(t)
vo
tT
vs(t)
vo
vc
+
Vs Vo t T vc
=
vp
http://www.dsce.fee.unicamp.br/~antenor 3-1
Fontes Chaveadas - Cap. 3 Tcnicas de Modulao em Fontes Chaveadas J. A. Pomilio
A freqncia da portadora deve ser pelo menos 10 vezes maior do que a modulante, de
modo que seja relativamente fcil filtrar o valor mdio do sinal modulado (MLP), recuperando
uma tenso mdia que seja proporcional ao sinal de controle. Para tanto tambm necessrio que
a onda portadora tenha uma variao linear com o tempo (onda triangular).
Do ponto de vista do comportamento dinmico do sistema (que ser detalhadamente
analisado em captulos posteriores), a MLP comporta-se como um elemento linear quando se
analisa a resposta do sistema tomando por base os valores mdios da corrente e da tenso.
0V
10V
0V
0s 0.2ms 0.4ms 0.6ms 0.8ms 1.0ms
6.0V
4.0V
2.0V
0V
0Hz 50KHz 100KHz 150KHz 200KHz
http://www.dsce.fee.unicamp.br/~antenor 3-2
Fontes Chaveadas - Cap. 3 Tcnicas de Modulao em Fontes Chaveadas J. A. Pomilio
t
vo
E
0
t
Figura 3.5 Formas de onda de corrente e da tenso instantnea na entrada do filtro de sada (ver
figura 3.6).
A obteno de um sinal MLC pode ser conseguida com o uso de um comparador com
histerese, atuando a partir da realimentao do valor instantneo da corrente. Caso a varivel que
se deseja controlar seja a tenso de sada, a referncia de corrente dada pelo erro desta tenso
(atravs de um controlador tipo integral). A figura 3.6 ilustra este sistema de controle.
A freqncia de comutao varivel e depende dos parmetros do circuito. Existem
algumas tcnicas de estabilizao da freqncia, mas envolvem uma perda de preciso na
corrente ou exigem um processamento digital.
A necessidade de realimentao do valor instantneo da corrente torna o sistema sensvel
presena dos rudos de comutao presentes na corrente ou mesmo associados interferncia
eletromagntica. Normalmente preciso utilizar filtros na realimentao de corrente de modo a
evitar comutaes indesejadas.
Dado que a freqncia de comutao varivel, o dimensionamento do filtro de sada
deve ser feito para as condies de pior caso, ou seja, para o conjunto de parmetros que leve
menor freqncia de operao. Quando a freqncia for superior a este valor a ondulao da
tenso de sada se reduzir.
http://www.dsce.fee.unicamp.br/~antenor 3-3
Fontes Chaveadas - Cap. 3 Tcnicas de Modulao em Fontes Chaveadas J. A. Pomilio
+
vo Vo
sensor
io
corrente Realimentao da
tenso de sada
i* referncia de
I v* tenso
comparador
com histerese integrador
Em princpio o controle por histerese poderia ser aplicado diretamente tenso de sada.
No entanto isto poderia causar sobre-correntes excessivas em situaes transitrias. Por exemplo,
partindo de condies iniciais nulas, o transistor somente seria desligado quando o capacitor de
sada atingisse a tenso desejada. Isto demandaria um longo intervalo de tempo, ocasionando um
crescimento excessivo da corrente pelo transistor.
http://www.dsce.fee.unicamp.br/~antenor 3-4
Fontes Chaveadas - Cap. 3 Tcnicas de Modulao em Fontes Chaveadas J. A. Pomilio
pode ser compensada medindo-se a tenso instantnea no diodo. Para que a tenso de conduo
do diodo seja devidamente considerada, o reset do integrador deve ser muito rpido e o
integrador deve atuar mesmo durante o intervalo em que o transistor est desligado.
clock
+
vo
E
Vo
vo
E
integrador
vi v*
Q Q
comparador Ci
S R vi Rf
+
fc +
v*
clock referncia
Figura 3.7 Controle one-cycle aplicado a conversor abaixador de tenso.
+
E vo Vo
vo
E
ii
integrador
vi i*
Q Q
comparador Ci
S R vi Rf
+ +
fc i* Realimentao da
clock tenso de sada
Referncia
de corrente referncia de
I v* tenso de sada
integrador
Figura 3.8 Controle de carga aplicado a conversor abaixador de tenso.
http://www.dsce.fee.unicamp.br/~antenor 3-5
Fontes Chaveadas - Cap. 3 Tcnicas de Modulao em Fontes Chaveadas J. A. Pomilio
clock
+
vo
E
Vo
vo
E
v*
clock
integrador
fc comparador vo
+ I v*
+
S&H referncia
Neste caso opera-se a partir de um pulso de largura fixa, cuja taxa de repetio varivel.
A relao entre o sinal de controle e a tenso de sada , em geral, no-linear. Este tipo de
modulao utilizado, principalmente em conversores ressonantes. A figura 3.10 mostra um
pulso de largura fixa modulado em freqncia.
Um pulso modulado em freqncia pode ser obtido, por exemplo, pelo uso de um
monoestvel acionado por meio de um VCO, cuja freqncia seja determinada pelo sinal de
controle.
vo
E Vo
0
t1 t2 t3
http://www.dsce.fee.unicamp.br/~antenor 3-6
Fontes Chaveadas - Cap. 3 Tcnicas de Modulao em Fontes Chaveadas J. A. Pomilio
6.0V
4.0V
2.0V
0V
0Hz 50KHz 100KHz 150KHz 200KHz
3.6 Referncias
K. M. Smedley and S. Cuk: One-Cycle Control of Switching Converters. Proc. of PESC 91,
pp. 888-896.
W. Tang and F. C. Lee: Charge Control: Modeling, Analysis and Design. Proc. of VPEC
Seminar, 1992, Blacksbourg, USA.
http://www.dsce.fee.unicamp.br/~antenor 3-7
Fontes Chaveadas - Cap. 3 Tcnicas de Modulao em Fontes Chaveadas J. A. Pomilio
3.7 Exerccios
1. Simule o circuito abaixo que se refere aplicao de um sinal MLP a um filtro LC e carga
resistiva. Observe o comportamento da corrente no indutor e da tenso de sada no transitrio
de partida (condies iniciais nulas) e quando ocorre a alterao na carga. A tenso de
alimentao do operacional de +/- 15V. A onda portadora de 1 kHz, variando entre 0 e 5V.
2. Faa a simulao do circuito abaixo que realiza modulao por limites de corrente (histerese).
Verifique o comportamento da corrente no indutor e da tenso de sada no transitrio inicial
(condies iniciais nulas) e quando ocorre a alterao na carga. Compare e comente as
diferenas com os resultados MLP.
http://www.dsce.fee.unicamp.br/~antenor 3-8
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio
4. CONVERSORES RESSONANTES
Nas topologias em que as chaves semicondutoras comutam a corrente total da carga a cada
ciclo, elas ficam sujeitas a picos de potncia que colaboram para o "stress" do componente,
reduzindo sua vida til. Alm disso, elevados valores de di/dt e dv/dt so potenciais causadores de
interferncia eletromagntica (IEM).
Quando se aumenta a freqncia de chaveamento, buscando reduzir o tamanho dos
elementos de filtragem e dos transformadores, as perdas de comutao se tornam mais
significativas sendo, em ltima anlise, as responsveis pela freqncia mxima de operao dos
conversores.
Por outro lado, caso a mudana de estado das chaves ocorra quando tenso e/ou corrente por
elas for nula, o chaveamento se faz sem dissipao de potncia.
Analisaremos a seguir algumas topologias bsicas que possibilitam tal comutao no-
dissipativa. A carga vista pelo conversor formada por um circuito ressonante e uma fonte (de
tenso ou de corrente). O dimensionamento adequado do par L/C faz com que a corrente e/ou a
tenso se invertam, permitindo o chaveamento dos interruptores em situao de corrente e/ou
tenso nulas, eliminando as perdas de comutao.
vBB = Vo se iL>0
vBB = -Vo se iL<0 (4.1)
vAB = E/2
vAB' = (E/2-Vo) (4.2)
Se D2 conduzir:
http://www.dsce.fee.unicamp.br/~antenor 4-1
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio
vAB = -E/2
vAB' = -(E/2+Vo) (4.3)
vAB = -E/2
vAB' = -(E/2-Vo) (4.4)
Se D1 conduz:
vAB = E/2
vAB' = E/2+Vo (4.5)
1
o = (4.6)
Lr Cr
V VCo
i L ( t ) = I Lo cos[o ( t to)] + sin[o ( t to)] (4.7)
Zo
http://www.dsce.fee.unicamp.br/~antenor 4-2
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio
Lr
Zo = (4.9)
Cr
E
v
C
2Vo
S2 i
L
0
D2 t5 T
-2Vo S1 D1
t4
to t1 t2 t3
1/
1/s
Comando de S1
iL Vo iL Vo iL Vo iL Vo
E/2 E/2 E/2 E/2
B B B B
to a t1 t1 a t2 t3 a t4 t4 a t5
http://www.dsce.fee.unicamp.br/~antenor 4-3
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio
Note que a entrada e a sada de conduo dos transistores e diodos ocorre quando a corrente
nula. Assim, no existe perda de chaveamento nos semicondutores. Por outro lado, o pico de
corrente pelos dispositivos implica num aumento das perdas de conduo.
vC
iL
S1 D1 S2 D2
to t1 t2 t3 t4
iL Vo iL Vo iL Vo iL Vo
E/2 E/2 E/2 E/2
B B B B
to a t1 t1 a t2 t2 a t3 t3 a t4
http://www.dsce.fee.unicamp.br/~antenor 4-4
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio
iL
vC
D1 S1 D2 S2 D1
to t1 t2 t3 t4
iL Vo iL Vo iL Vo iL Vo
E/2 E/2 E/2 E/2
B B B B
to a t1 t1 a t2 t2 a t3 t3 a t4
Figura 4.7. Formas de onda para s>o e circuitos equivalentes em cada intervalo do modo de
operao.
E
Vbase =
2
E
I base = (4.10)
2 Zo
base = o
http://www.dsce.fee.unicamp.br/~antenor 4-5
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio
Io
i
L
S1 D1 C1
E/2 + vc - +
B'
A Vo
B Lr Cr
B Co
S2 D2 C2
E/2 Ro
i
S1
i
D2
v
S1 E
v
S2
E
Figura 4.8. Incluso de capacitores para obter comutaes sob tenso nula.
Io 10
Vo=0.4 Vo=0.4
Vo=0.9
0 s
0 0.5 1 1.5 o
So mostradas curvas para 2 valores de tenso de sada. Note-se que no modo descontnuo
(s<0,5) o conversor se comporta como uma fonte de corrente, cujo valor ajustado pela variao
da freqncia. A variao da carga (portanto de Vo) no altera o valor da corrente. Isto justifica a
afirmao anterior quanto caracterstica do conversor possuir uma inerente proteo contra sobre-
corrente.
http://www.dsce.fee.unicamp.br/~antenor 4-6
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio
Figura 4.10. Conversor ressonante com carga conectada em paralelo com o capacitor
E
VCo
2
i L ( t ) = Io + (I Lo Io) cos[o ( t t1)] + sin[o ( t t1)] (4.11)
Zo
E E
v C (t) = VCo cos[o ( t t1)] + Zo (I Lo Io) sin[o ( t t1)] (4.12)
2 2
Nos intervalos (to a t1) e (t3 a t4) as formas de onda tm uma evoluo linear.
http://www.dsce.fee.unicamp.br/~antenor 4-7
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio
E
Io < (4.13)
2Zo
E
vC
E/2
iL
Linear
Linear Io
0
S1 D1
to t1 t2 t3 t4 t5
Comando de S1
Figura 4.12. Formas de onda de corrente e tenso nos elementos ressonantes no modo de operao
descontnuo.
iL iL
Io Io Io Io
+ + + +
B B B B
to a t1 t1 a t3 t3 a t4 t4 a t5
Figura 4.13. Circuitos equivalentes a cada intervalo de funcionamento
http://www.dsce.fee.unicamp.br/~antenor 4-8
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio
vC
iL
D2 S1 D1 S2 D2
to t1 t2 t3 t4 t5
Figura 4.14. Formas de onda de corrente pelo indutor e tenso no capacitor para o/2<s<o
iL iL iL iL
Io Io Io Io
+ + + +
B B B B
to a t1 t1 a t2 t2 a t3 t3 a t4
http://www.dsce.fee.unicamp.br/~antenor 4-9
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio
iL vC
D1 S1 D2 S2
to t1 t2 t3 t4
Figura 4.16. Formas de onda de tenso no capacitor e corrente no indutor para s>
iL iL iL iL
Io Io Io Io
+ + + +
B B B B
to a t1 t1 a t2 t2 a t3 t3 a t4
No item 4.2. foi visto um conversor cuja carga, conectada em paralelo ao capacitor de
ressonncia, era alimentada atravs de um filtro LC, ou seja, do ponto de vista do conversor, a
carga se comporta como uma fonte de corrente. Outra possibilidade ter-se uma carga que se reflita
sobre o capacitor ressonante como uma fonte de tenso [4.3], ou seja, que o estgio de sada no
possua a indutncia de filtragem, como se v na figura 4.19.
http://www.dsce.fee.unicamp.br/~antenor 4-10
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio
Vo
Io=0.4
4
Io=0.4
Io=0.8
0 s
0 0.2 0.4 0.6 0.8 1 o 1.2 1.4
Figura 4.18. Caracterstica esttica do conversor com carga conectada em paralelo com o capacitor
ressonante.
Io
iL
S1 D1
E/2 +
B'
A Vo
B Lr Cr
B Co
S2 D2
E/2 Ro
http://www.dsce.fee.unicamp.br/~antenor 4-11
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio
intensidade. Isto se torna mais crtico medida que crescem a potncia e a freqncia de
chaveamento.
ressonante linear
Vo
vC i
L
linear
-Vo
to t1 t2 t3
D1 S1 S1 D2 S2
Figura 4.20. Formas de onda do conversor com carga em paralelo do tipo capacitiva
O controle da tenso de sada, conforme foi visto, se faz pela variao da freqncia de
chaveamento. Isto significa que, para os casos em que se deseja uma larga faixa de variao da
tenso, o espectro de freqncia pode ser grande. A dificuldade oriunda deste fato que o
dimensionamento dos elementos de filtragem deve ser feito para a menor freqncia possvel,
levando, assim, a um superdimensionamento para as freqncias mais altas. Alm disso, a relao
entre o sinal de controle e a tenso de sada , em geral, no-linear, levando a uma maior
dificuldade no projeto da malha de controle.
Outro fator significativo nestes conversores o de que a corrente e a tenso RMS pelas
chaves semicondutoras maior do que a necessria para a transferncia de potncia para a sada.
Isto ocorre por conta da energia envolvida no processo de ressonncia prprio do circuito,
implicando no aumento dos reativos do circuito, sem relao com a potncia ativa da sada.
Visando basicamente, contornar estes inconvenientes, quais sejam, os maiores valores RMS
e o controle por variao da freqncia, tm sido feitas inmeras propostas de alteraes nestas
topologias, das quais, a ttulo de exemplo, indicaremos o caso do conversor SLR.
http://www.dsce.fee.unicamp.br/~antenor 4-12
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio
corrente se d pela conduo dos diodos D1 ou D2. A incluso de capacitores junto aos
interruptores permite, assim, um desligamento suave.
A figura 4.22. mostra as formas de onda obtidas.
Da1
S1 D1
E/2
+
+ vc -
Vo
Lr Co Cr
S2 D2
Ro E/2
Da2
Figura 4.21. Circuito ressonante com carga em srie, com limitao de tenso
inclinao depende de Vo
iL
vC
E/2
-E/2
S1 S1 Da1
to t1 t2 t3 t4
Figura 4.22. Formas de onda com limitao da tenso sobre o capacitor ressonante
http://www.dsce.fee.unicamp.br/~antenor 4-13
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio
Da1
S aux
S1 D1
+ E/2
Vo
Lr Co Cr
S2 D2
Ro E/2
Da2
S aux
S2
S1
E/2
v i
C L
0
-E/2
t2'
to t1 t2 t3 t4 t5
S1 S1 S1 e Da1
Saux
Figura 4.24. Sinais de comando dos interruptores (traos superiores); corrente no indutor e tenso
no capacitor ressonante.
[4.1] H. L. Hey; P. D. Garcia and I. Barbi: Analysis of Parallel Resonant Converter (PRC)
Operating at Switching Frequency Less than Resonant Frequency. Proc. of 1st. Power
Electronics Seminar, Florianpolis - SC, Dec. 1989.
[4.2] Y. Kang and A. K. Upadhyay: Analysis and Design of a Half-Bridge Parallel Resonant
Converter. Proc. Of IEEE PESC Record, 1987, pp. 231-243.
http://www.dsce.fee.unicamp.br/~antenor 4-14
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio
http://www.dsce.fee.unicamp.br/~antenor 4-15
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio
4.6 Exerccio
Simule o circuito (~20ms) e analise as formas de onda de tenso e de corrente indicadas na figura.
Verifique com cuidado a ocorrncia (ou no) de comutao suave.
http://www.dsce.fee.unicamp.br/~antenor 4-16
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
http://www.dsce.fee.unicamp.br/~antenor 5-1
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
S Lr S Lr
Cr
Cr
a)
S Lr S Lr
Cr Cr
b)
Lr Lr
Cr
Cr
a)
Lr Lr Cr
Cr
b)
Da mesma forma que para os interruptores ZCS, os ZVS tem as configuraes de meia-onda
(nas quais a tenso sobre o interruptor s pode assumir uma polaridade) e de onda completa (quando
ambas polaridades so possveis de serem suportadas pelo interruptor), como se v na figura 5.3.
Lr Lr
Cr
Cr
a)
Lr Lr
Cr Cr
b)
A figura 5.4. mostra algumas das topologias bsicas quando convertidas para operar com
ZCS e ZVS. Note-se que a nica alterao a substituio do interruptor simples pelos interruptores
descritos anteriormente.
http://www.dsce.fee.unicamp.br/~antenor 5-2
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
Lr Lr
Cr Cr
Cr Lr Lr
Boost Cr
Boost - ZCS Boost - ZVS
Figura 5.4. Conversores buck e boost nas configuraes bsica, ZCS e ZVS
Neste tipo de conversor, a corrente produzida em uma malha ressonante flui atravs da
chave, fazendo-a entrar e sair de conduo sob corrente nula.
Considerando um conversor abaixador de tenso (figura 5.5), a chave simples substituda
por uma outra que associada ao capacitor Cr e ao indutor Lr. O indutor de filtro suficientemente
grande para considerar-se Io constante.
Io
Lr Lf +
E iL Cf Vo
vC Cr
http://www.dsce.fee.unicamp.br/~antenor 5-3
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
iT
2E
vC
E/Zo
E
Io
to t1 t1' t1" t2 t3 T
Figura 5.6. Formas de onda para conversor buck, ZCS, meia onda
Entre t2 e t3 Cr se descarrega a corrente constante. Quando sua tenso se anula o diodo torna
a entrar em conduo.
As equaes pertinentes ao circuito so:
1
o = (5.1)
Lr Cr
Lr
Zo = (5.2)
Cr
Lr Io
t1 = (5.3)
E
E
i L = Io + sin[o ( t t1)], para t1 < t < t2 (5.4)
Zo
Zo Io
a sin
E
t2 = + t1 (5.5)
o
http://www.dsce.fee.unicamp.br/~antenor 5-4
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
Io
v C = v C ( t 2) ( t t 2) , para t2 < t < t3 (5.7)
Cr
v C ( t 2) Cr
t3 = t2 + (5.8)
Io
Note que Vo a tenso mdia sobre o capacitor Cr (pois a tenso mdia sobre Lf nula).
Como a forma de vC depende a corrente Io, a regulao deste circuito (em malha aberta) no boa.
Registre-se ainda que o capacitor fica sujeito a uma tenso com o dobro da tenso de entrada,
enquanto a corrente de pico pela chave maior do que o dobro da corrente de sada.
A tenso de sada dada por:
1
t2 t3
Io
Vo = E {1 cos[o ( t t1)]} dt + v C ( t 2) ( t t 2) dt (5.9)
T Cr
t1 t2
Nota-se a dependncia da tenso de sada com a corrente de carga (que a que descarrega o
capacitor Cr entre t2 e t3). A figura 5.7. mostra a variao de Vo (normalizada em relao tenso
de entrada) com a corrente (normalizada em relao corrente de pico do circuito ressonante).
Assim, necessria a presena de uma carga mnima de modo que se proceda descarga de Cr
dentro do perodo de chaveamento.
0.6
0.4
0.2
2fs
fs
0
0 0.2 0.4 0.6 0.8 1
Z
Corrente de carga normalizada Io.
E
Figura 5.7. Variao da tenso de sada com a corrente da carga.
http://www.dsce.fee.unicamp.br/~antenor 5-5
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
0.5
0.8
0.7
0.6
0.9
0.4
0.2
0
0 0.2 0.4 0.6 0.8 1
fs
f
Figura 5.8. Variao da tenso de sada com a freqncia de chaveamento, para diferentes correntes
de carga.
Para que seja possvel a ocorrncia de comutao no-dissipativa, necessrio que o valor
de pico da senide de corrente, E/Zo, (que se inicia em t1) seja maior que Io, uma vez que isto
garante que a evoluo de iT se far de modo a inverter sua polaridade (veja eq. 5.4).
Uma outra possibilidade de se obter um circuito ZCS mostrada na figura 5.9., alterando-se
a posio do capacitor. Neste caso a mxima tenso sobre o capacitor fica limitada a +/-E. A figura
5.10. mostra as formas de onda pertinentes.
Cr
Lr Lf
E Cf
http://www.dsce.fee.unicamp.br/~antenor 5-6
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
v i
C L
+E
Io
0
-E
to t1 t1" t2 t3
iL
2E vC
E
Io
to t1 t1' t1" t2 t3
Figura 5.11. Formas de onda da corrente e da tenso nos componentes do circuito ressonante
http://www.dsce.fee.unicamp.br/~antenor 5-7
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
0.2 fs
0.1
0 0.2 0.4 0.6 Io Z 0.8 1
Corrente de sada normalizada
.
E
Figura 5.12 Variao da tenso de sada com a corrente de carga.
Nestes conversores o capacitor ressonante produz uma tenso nula sobre a chave, devendo
ocorrer o chaveamento sob esta situao.
O circuito mostrado de uma topologia abaixadora de tenso. O funcionamento de meia-
onda, uma vez que o diodo no permite a inverso da tenso no capacitor. A corrente de sada pode
ser considerada constante (Lf grande o suficiente) durante o intervalo em que ocorre a ressonncia
entre Lr e Cr.
Io
Lr iL Lf
Dr +
E Cf Vo
Cr
+ vC
http://www.dsce.fee.unicamp.br/~antenor 5-8
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
vC iL
Io
Zo.Io
E
0
E Cr
t1 = (5.10)
Io
1 E
t 2 = t1 + a sin (5.12)
o Zo Io
E
i L = i L ( t 2) + ( t t 2) , para t2 t t3 (5.14)
Lr
Lr [Io i L ( t 2)]
t3 = t2 + (5.15)
E
Como as tenses mdias sobre as indutncias so nulas, a tenso de sada a diferena entre
a tenso de entrada e a tenso mdia sobre o capacitor ressonante.
Vo = E v C (5.16)
http://www.dsce.fee.unicamp.br/~antenor 5-9
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
1 Io t
t1 t2
0.8
0.6
Vo/E
0.4
Io=1
0.2
Io=2.5
0 Io=5
0.2
0 0.05 0.1 0.15 0.2 0.25
fs/fo
Figura 5.15. Variao da tenso de sada com a freqncia de chaveamento, para diferentes
correntes de carga.
http://www.dsce.fee.unicamp.br/~antenor 5-10
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
iL Io
S1 D1 C1
E
Lf +
Vo
Cf
S2 D2 C2
v C2
E
iL
Io=i L
S1 D2 S1
S2 C1 D1
C1 C2 C2
to t1 t2 t3 t4 t5 T
Figura 5.17. Formas de onda do conversor buck-ZVS com limitao da sobre-tenso
http://www.dsce.fee.unicamp.br/~antenor 5-11
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
Dp iL Io
Lr Lf +
Sp
Da Sa
E Df Cf Vo
vd
vc Cr
2E
* vd
E
2E vC
iL
http://www.dsce.fee.unicamp.br/~antenor 5-12
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
fs
Vo = E * + (5.18)
fo
1
Vo/E 0.5
*
fs/fo = 0.1 fs/fo = 0.001
Figura 5.20. Variao da tenso de sada com o intervalo de interrupo do ciclo ressonante, para
diferentes freqncias de chaveamento
A chave auxiliar, Sa, entra em conduo ainda durante a conduo de Sp, mas no ocorre
nenhuma alterao nas formas de onda do circuito. No instante to a chave principal aberta sob
http://www.dsce.fee.unicamp.br/~antenor 5-13
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
tenso nula (o capacitor Cr est descarregado). Este capacitor se carrega linearmente com a corrente
de sada, fazendo com que a tenso vD se reduza da mesma forma, at que, em t1, o diodo de livre-
circulao entra em conduo e a corrente da sada circula por ele. Como a chave auxiliar continua
conduzindo, o indutor Lr tambm entra num intervalo de livre-circulao at que em t2 o interruptor
Saux aberto (sob tenso nula).
Sp
Sa
E V
Cr
0
Io IL
0
V
E D
0 V
Lr
to t1 t2 t3 t4 t5 T
Inicia-se ento a ressonncia entre Lr e Cr. A tenso sobre o capacitor cresce ainda mais, por
causa da energia presente em Lr, produzindo importante sobre-tenso sobre o interruptor principal.
A tenso prossegue o comportamento oscilante at que, em t3, se anula, levando conduo o diodo
em antiparalelo com a chave principal, por onde passa a circular a corrente presente em Lr. Esta
corrente assume uma variao linear. Durante a conduo do diodo envia-se o sinal de comando
para o interruptor, o qual entra em conduo apenas a corrente se torne positiva (em t4). A corrente
de entrada cresce at atingir o nvel da corrente de sada, quando o diodo de livre-circulao desliga,
completando o ciclo (em t5).
Nota-se que a tenso sobre o diodo obedece tenso de comando de S, a menos de atrasos
que dependem do circuito ressonante e dos parmetros do circuito (como a tenso de entrada, a
corrente de carga, etc.).
http://www.dsce.fee.unicamp.br/~antenor 5-14
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
para ligarem durante a conduo dos diodos, entrando em conduo quando a corrente se inverter,
sem dissipar potncia, e iniciando o semi-ciclo negativo.
T1 D1 D2 T2
Lr
iL
A Cr B
E + -
Ia
T4 CARGA T3
D4 D3
V AB
E
+Ip
iL
T2 D1
T4 D3
0
T1 D2
T3 D4
-Ip
-E
Ressonante (Cr)
Figura 5.24. Formas de onda do inversor pseudo-ressonante
A obteno de comutao suave exige um valor mnimo para a corrente de pico dado por:
Cr
Ip Ia + 2 E (5.19)
Lr
http://www.dsce.fee.unicamp.br/~antenor 5-15
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
A figura 5.25. mostra uma topologia (alimentada em tenso) destes conversores, chamada de
regenerativa (por permitir a inverso no sentido da corrente).
Lr
carga IL
Cr
+ Vc
E
A figura 5.26. mostra as formas de onda da corrente pelo indutor e da tenso aplicada
carga.
i
L
vC
E
D T
t1 t2 t3 t4 T
http://www.dsce.fee.unicamp.br/~antenor 5-16
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
Lr
+ +
Ii Co Vo E Co Vo
Considere-se um capacitor Cr cujo valor forme um circuito ressonante juntamente com Lr,
cuja freqncia seja maior do que a freqncia de operao do conversor. Existem 3 possibilidades
de colocao de Cr no circuito de modo a obter comutao ZVS. A chave S deve ser bidirecional
em corrente ou em tenso [5.7].
Cr
Lr Lr Lr
+ + Cr +
S
E S Co Vo E Cr Co Vo E S Vo
Co
http://www.dsce.fee.unicamp.br/~antenor 5-17
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
Vo
vc
iL
S Do S
Ds
Cr
t1 t2 t3 t4 t5 T
Cr
A figura 5.30. mostra um conversor elevador de tenso que difere de uma topologia MLP
convencional pela adio de uma rede ressonante auxiliar [5.8], composta, alm do Lr e Cr, do
interruptor S2 e dos diodos D2 e D3.
Diferentemente do que ocorre nos conversores que empregam chaves ressonantes (ZVS),
aqui se faz a introduo de um circuito auxiliar que se comporta como uma espcie de snubber
ativo, que reduz a potncia a ser dissipada sobre o interruptor e envia essa energia para a carga ou
para a fonte.
Embora o exemplo utilizado seja de um conversor elevador de tenso, pode-se aplicar este
princpio a qualquer das topologias.
VD
Li Is Do
Ii Lr
+
Cr I Lr
E
Vs Vo
Co Ro
S 2 D3
S1 D1
D2
http://www.dsce.fee.unicamp.br/~antenor 5-18
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
S1
hard
S2
I Lr
Ii Is
0
Vo VD
0 VS
S2 S2 S2 D1 S1 S1 Do
Do Lr D1 D3 D3 Cr
Lr Cr
to t1 t2 t3 t4 t5 t6 T
Ii Lr
t1 to = (5.20)
Vo
Ii Ii Cr Ii
Vo Lr Lr
Lr
to a t1 t1 a t2 t2 a t3
Lr
Ii Ii Ii Cr Ii
Vo
Vo
t3 a t4 t4 a t5 t5 a t6 t6 a T
A corrente ILr continua a crescer, agora com um comportamento ressonante. Cr, que estava
carregado, se descarrega at zerar sua tenso (em t2), quando o diodo D1 entra em conduo.
t 2 t1 = Lr Cr (5.21)
2
http://www.dsce.fee.unicamp.br/~antenor 5-19
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
Para obter uma entrada em conduo no dissipativa, o sinal de comando de S1 deve ser
aplicado durante a conduo de D1 (ou seja, aps t2). Entre t2 e t3 conduzem S2 e D1, de modo que
a tenso sobre Lr nula e a corrente por ele se mantm constante.
Em t3, S2 desligado, o que fora a corrente iLr a circular por D3, fazendo-a decair
linearmente. Isto provoca um desligamento dissipativo de S2, uma vez que a tenso sobre este
interruptor cresce para o valor da tenso de sada. Entre t3 e t4 a corrente Is se torna positiva,
passando a circular por S1.
Quando a corrente ILr se anula, D3 desliga, em t4. Como S1 est conduzindo, energia est
sendo armazenada na indutncia de entrada, at que, em t5, S1 desligado. Como Cr est
descarregado, este desligamento sob tenso nula. Em t6 a tenso Vs atinge o valor da tenso de
sada e o diodo Do entra em conduo, completando o ciclo.
5.8.1 Fonte de Tenso com comutao suave utilizando conversor com capacitor flutuante
A figura 5.33 mostra conversores Cuk e SEPIC modificados, ditos com capacitor flutuante
[5.9], operando como fonte de tenso regulada. O circuito possui 2 interruptores os quais controlam,
respectivamente, os estgios de entrada e de sada, de maneira independente.
http://www.dsce.fee.unicamp.br/~antenor 5-20
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
A topologia permite uma isolao em alta freqncia e o circuito, com o comando adequado,
possibilita comutaes suaves sem aumento nos esforos dos componentes e sem a necessidade de
circuitos adicionais [5.10].
+ Vb - io
Li Lo
ii Cb
To
Vi Ti Di Do Vo
(a)
+ Vb -
Li
Cb Do
ii To
Vi Ti Di Lo Vo
io
(b)
Figura 5.33 - Conversores Cuk (a) e SEPIC (b) com capacitor flutuante.
Em CCM, a caracterstica esttica do conversor Cuk tradicional (sem To e Do), para um ciclo
de trabalho i aplicado ao interruptor Ti, :
i
Vo = Vi (5.22)
1 i
Vi
Vb = (5.23)
1 i
Vo = Vb o (5.24)
Vo o
= (5.25)
Vi 1 i
http://www.dsce.fee.unicamp.br/~antenor 5-21
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
i o (5.26)
Esta topologia permite obter diversas comutaes suaves para os transistores e diodos sem a
necessidade de circuitos adicionais. Uma capacitncia Cs colocada entre os terminais de dreno e
fonte de To, adiciona-se capacitncia prpria do transistor e propicia um desligamento do tipo
ZVS, o que equivale a uma entrada em conduo para Do tambm ZVS. Este diodo passa a conduzir
apenas quando Cs , carregado pela corrente de sada, atingir uma tenso igual a Vb (considerando o
valor refletido ao primrio, caso o circuito tenha transformador).
Uma vez que Ti desliga aps To, tem-se tambm sobre este transistor um desligamento ZVS.
A corrente de entrada descarrega Cs, levando Di a uma entrada em conduo ZVS.
Para permitir a To ligar sob tenso nula, seu sinal de comando deve ser enviado com um
pequeno avano em relao ao sinal que ligar Ti. A entrada em conduo do transistor de entrada
dissipativa, assim como o desligamento de Do.
De qualquer modo, sem circuitos adicionais 6 das 8 comutaes presentes no conversor so
suaves, o que um mrito adicional desta topologia. A figura 5.34 mostra os estgios de operao e
na figura 5.35 tm-se resultados de simulao, indicando claramente as comutaes ZVS.
+ Vb - Di io
Li Lo
i i Cb
To
v i Ti Do Vo
+ Vb - Di io
Li Lo
i i Cb
To
v i Ti Do Vo
+ Vb - Di io
Li Lo
i i Cb
To
v i Ti Do Vo
+ Vb - Di io
Li Lo
i i Cb
To
v i Ti Do Vo
+ Vb - Di io
Li Lo
i i Cb
To
v i Ti Do Vo
http://www.dsce.fee.unicamp.br/~antenor 5-22
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
Vds
Ti
0
0 i Ti
Vg Ti
(a)
Vds To
0
0 i To
Vg To
(b)
Figura 5.35 - Tenso, corrente e sinal de comando nos transistores Ti e To.
Mltiplas sadas podem ser obtidas, cada uma delas com um ps-regulador prprio.
A indutncia de disperso do transformador produz uma sobretenso no momento em que
Ti desligado, provocando uma inverso no sentido da corrente pelo transformador. Um circuito
snubber ou um limitador de tenso deve ser usado com o objetivo de limitar o pico de tenso que
se observa sobre os transistores.
Um prottipo no-isolado foi construdo com as seguintes caractersticas:
Tenso de sada: 50V
Potncia de sada: 500W
Freqncia de chaveamento:100 kHz
O rendimento do circuito mostrado na figura 5.36 para diversos nveis de potncia de
entrada. Mesmo operando a 100 kHz obtm-se, para uma larga faixa de potncia, uma eficincia
superior a 90%.
Figura 5.37 mostra as formas de onda de tenso e de corrente sobre To. As comutaes ZVS
so claras. Quando Ti liga o diodo Do desliga e a corrente por To muda de sentido. A oscilao
observada na tenso devida a ressonncia entre Cs e indutncias parasitas presentes na malha
intermediria do conversor. O pico de corrente devido corrente de recombinao reversa de Do.
http://www.dsce.fee.unicamp.br/~antenor 5-23
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
Rendimento (%)
96
94
92
90
88
200 300 400 500
Potncia [W]
V DS
ID
5.8.2 Fonte de corrente com alto fator de potncia, baseado em conversor Cuk
A topologia estudada essencialmente um conversor Cuk com transformador, tendo na
entrada um retificador trifsico. As indutncias de entrada so colocadas em srie com cada fase da
alimentao, conforme mostrado na figura 5.38. A sada opera como fonte de corrente [5.11].
Ir + Ua - + Ub -
Li Ca Cb
L
va - L
S +
vb D UD
Us Ls
vc -
- + RL
UL
N:1 IL
+
Figura 5.38 - Conversor Cuk, isolado, com entrada trifsica e carga indutiva
Esta topologia apresenta vrios aspectos interessantes: alto fator de potncia (desde que se
opere em conduo descontnua nos indutores de entrada), uma nica chave comandada, controle
com freqncia fixa, isolao em alta freqncia. Como pontos negativos tem-se a comutao
dissipativa e o "stress" de tenso e de corrente a que fica sujeito o interruptor.
http://www.dsce.fee.unicamp.br/~antenor 5-24
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
Considera-se uma carga indutiva. Nestes casos, o valor da corrente de sada pode ser fixo ou
sujeito a ajustes.
O fato de o transistor estar submetido a uma tenso elevada praticamente impe o uso de um
IGBT, uma vez que um MOSFET para tal tenso, tipicamente apresenta uma elevada resistncia de
conduo. O processo de desligamento de um IGBT, por sua vez, apresenta um fenmeno de "tail"
de corrente, que pode tornar as perdas de desligamento bastante significativas.
Por esta razo, a busca de uma alternativa para se obter comutao suave, especialmente no
desligamento, se torna importante [5.12]. No que se refere entrada em conduo, uma
possibilidade de que seja suave, que se realize a corrente nula [5.13, 5.14], o que pode ocorrer se
se permitir um comportamento de conduo descontnua na sada.
O uso de comutao suave permite ainda uma relativa reduo nos nveis de interferncia
eletromagntica [5.15]. A necessidade de filtros na entrada do circuito (trifsico), a fim de obter
uma corrente praticamente senoidal na rede tambm auxilia a reduo da IEM conduzida.
A figura 5.39 mostra as principais formas de onda do circuito, enquanto o diagrama do
conversor est na figura 5.40, indicando o circuito no-dissipativo empregado para a limitao dos
picos de tenso que ocorrem no desligamento da chave S, devido, principalmente, indutncia de
disperso do transformador.
possvel, mantendo a capacidade de limitao do pico de tenso, fazer este circuito
funcionar de modo a garantir um desligamento da chave S sob tenso nula. Observe-se que o
desligamento a comutao mais crtica, uma vez que ocorre quando a corrente pela chave
mxima, quando ocorrem sobre-tenses e quando existe o fenmeno de rabo da corrente do IGBT.
Suponhamos inicialmente que a indutncia de disperso seja nula. Consideremos que ao
final do intervalo em que o transistor est desligado a corrente de sada do retificador seja nula, que
a tenso Uc seja igual tenso de sada refletida ao primrio e que o diodo de sada esteja em
conduo.
Quando S entra em conduo, o capacitor Cc ressoa com Lc. Pelo interruptor circula a soma
da corrente do retificador com a componente ressonante e com a corrente de sada refletida (D
bloqueado). No instante T1 a tenso Uc atinge o valor -Ua e o diodo D1 entra em conduo.
Supondo Ca>>Cc, a tenso sobre Lc se torna praticamente constante (igual a Ua) e sua corrente
decai linearmente. Ao final do tempo de conduo (T2), o transistor se abre sob tenso nula. O
capacitor Cc se carrega com uma corrente praticamente constante. Em T3 a tenso no primrio
atinge o valor da tenso de sada (refletida), levando o diodo de sada conduo. No intervalo entre
T3 e T6 a corrente do retificador vai a zero.
Na verdade, a presena da indutncia de disperso faz com que, no instante T3, ao ocorrer a
inverso do sentido da corrente pelos enrolamentos do transformador, surja um pico de tenso, o
qual limitado pela presena do capacitor Cc, e eleva sua tenso acima do valor N.UL.
A condio para que se obtenha sempre desligamento a tenso nula :
Uc > Ua
http://www.dsce.fee.unicamp.br/~antenor 5-25
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
ir + Ua - + Ub -
va Ca Cb
ia Li N:1
D2 D1 LL
+
vb Lc i l
Us D -
S - + ic RL UL
vc Uc
Cc IL +
-
Considerando a presena da sobre-tenso, o mximo ciclo de trabalho que ainda garante uma
comutao sob tenso nula ser inferior a 50% A amplitude da tenso sobre o capacitor Cc depende
do valor de sua capacitncia. Com uma dada indutncia de disperso a tenso pode ser expressa em
funo da impedncia do circuito formado por Cc e a referida indutncia, chamada aqui de Ld.
Ld I L
Uc = U L N + + r (5.27)
Cc N
http://www.dsce.fee.unicamp.br/~antenor 5-26
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
A figura 5.41 mostra corrente e tenso sobre o IGBT, vendo-se claramente o desligamento
sob tenso nula e o rabo de corrente. Note-se que a corrente inicial no nula, apresentando um
valor igual corrente de sada refletida ao primrio do transformador. A sobre-tenso de
aproximadamente 150V.
A eficincia medida do conversor, potncia nominal foi de 90%. O fator de potncia
medido, potncia nominal foi de 0,98.
i
s
Us
http://www.dsce.fee.unicamp.br/~antenor 5-27
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
5.10 Exerccios
http://www.dsce.fee.unicamp.br/~antenor 5-28
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio
D1
Li S2 D3
Vi Lr Vo
D2
S1 Cr
Vi = 300V Vo = 600V
Li = 100uH (corrente inicial zero) Lr = 25uH (corrente inicial zero)
Cr = 100nF (tenso inicial = 600V)
http://www.dsce.fee.unicamp.br/~antenor 5-29
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio
6.1 Capacitores
C Rse Lse
a) Circuito equivalente de capacitor
C = 100 uF L = 100 nH
10
R = 1 ohm (T = -40 C)
R = .01 ohm (T = 85 C)
1.0m
10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz 10MHz 100MHz
http://www.dsce.fee.unicamp.br/~antenor 6-1
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio
L
L=1mH
C=220uF
+ Rse=.45 ohm
Rse Ro=.5 ohm
E Ro Vo E=20V
Vo=10V
C
10.04V
10.02V
10.00V
9.98V
9.96V
0s 0.2ms 0.4ms 0.6ms 0.8ms 1.0ms
Ondulao relativa capacitncia Ondulao nos terminais do capacitor
Usa-se definir o "fator de perdas" do capacitor (tg ), o qual se relaciona com Rse pela
seguinte expresso:
tg
R se = (6.1)
2fC
http://www.dsce.fee.unicamp.br/~antenor 6-2
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio
Ambas as folhas so separadas por camadas de papel, cujas funes so: armazenador
de eletrlito (nos poros do papel absorvente) e separador das folhas metlicas (para evitar
curto-circuito).
Capacitores construdos como descrito s funcionam convenientemente quando se liga
o potencial positivo ao anodo. A ligao inversa produz um processo eletroltico de deposio
de xido sobre a folha do catodo. Neste processo ocorre gerao interna de calor e gs, que
pode destruir o componente. Por outro lado, a capacitncia diminui, uma vez que aumentada
a espessura do dieltrico.
Assim, a aplicao tpica em tenses contnuas. Tenses alternadas, sobrepostas
contnua, desde que no alterem a polaridade, podem ser utilizadas. Na verdade as
polarizaes invertidas podem ocorrer at cerca de 2 V, que o potencial no qual se inicia o
processo de deposio de xido.
Existem capacitores eletrolticos bipolares que, por construo, j tem ambas folhas de
alumnio oxidadas. Obviamente, a capacitncia especfica menor.
Como aplicaes tpicas em fontes chaveadas pode-se citar:
Filtros de entrada: usa-se capacitor eletroltico de alumnio, com alto produto capacitncia x
tenso (CV) e baixas perdas.
Filtros de sada: capacitor eletroltico de alumnio, com baixo Rse e Lse, especiais para
operao em altas frequncias.
Outra caracterstica importante dos capacitores refere-se sua confiabilidade. Os
fabricantes especificam seus componentes em funo de sua expectativa de vida, sendo os de
alta confiabilidade aqueles que apresentam a maior durabilidade. Esta varivel determinada,
para os capacitores eletrolticos de alumnio, pela qualidade dos materiais utilizados na
fabricao.
Em geral, a um aumento de temperatura corresponde uma reduo na vida do capacitor
eletroltico, de acordo com a expresso:
T To
BT = Bo 2 (6.2)
D
R se = R s (Tc ) + (6.3)
2fC
http://www.dsce.fee.unicamp.br/~antenor 6-3
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio
Como as perdas no capacitor esto diretamente relacionadas com a corrente RMS por
ele, a uma variao de Rse corresponde uma mudana na mxima corrente admissvel. Assim,
se a frequncia de operao de um capacitor eletroltico comum for acima de 2 kHz, admite-se
uma corrente 40% maior do que a especificada para 120 Hz (devido reduo de Rse). Para
uma temperatura ambiente de 40C, admite-se uma corrente 220% maior do que a especificada
para 85C, o que se justifica pela maior facilidade de troca de calor com o ambiente.
Por todos estes fenmenos, o valor equivalente do capacitor sofre profundas alteraes,
podendo, em ltima anlise, ser obtido para cada frequncia e temperatura, das curvas de
impedncia mostradas anteriormente. Em geral, capacitores para uso em CC sofrem menores
variaes do que aqueles para uso em CA.
http://www.dsce.fee.unicamp.br/~antenor 6-4
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio
6.2.1 Materiais
Os materiais mais utilizados so ferrites, as quais possuem valores relativamente
reduzidos de Bmax (entre 0,3 T e 0,5 T), apresentando, porm, baixas perdas em alta frequncia
e facilidades de manuseio e escolha, em funo dos diversos tipos de ncleos disponveis. As
ferrites so constitudas por uma mistura de xido de ferro (Fe2O3) com algum xido de um
metal bivalente (NiO, MnO, ZnO, MgO, CuO, BaO, CoO). Possuem resistividade muito maior
do que os materiais metlicos (da ordem de 100k.cm) o que implica em perdas por correntes
de Foucault desprezveis quando operando com um campo magntico alternado.
Algumas aplicaes em que no se pode admitir distoro no campo magntico deve-se
utilizar ncleo de ar, com o inevitvel valor elevado do fluxo disperso.
Ncleos de ferro laminado so utilizados apenas em baixa frequncia por apresentarem
lao de histerese muito largo, embora possuam um Bmax de cerca de 1,5 T.
Um terceiro tipo de material so os aglomerados de ferro (iron powder) [6.4] que so
constitudos por minsculas partculas de compostos de ferro, aglomerados entre si, mas que
apresentam um entreferro distribudo ao longo de todo comprimento magntico. um material
adequando para aplicaes em que devem coexistir campos de baixa frequncia (60 Hz) e de
alta frequncia, garantindo, ao mesmo tempo, que o ncleo no sature e no apresente elevadas
perdas.
http://www.dsce.fee.unicamp.br/~antenor 6-5
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio
http://www.dsce.fee.unicamp.br/~antenor 6-6
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio
grande elevao de corrente (associada a H) para pequenas variaes de tenso (associada a B).
Para um transformador, a saturao significa ainda uma reduo no fator de acoplamento entre
os enrolamentos, uma vez que o ncleo perde sua caracterstica de menor relutncia em relao
ao ar.
B(G)
5.0K
Bmax
A
Br
-Hc
-3.0 -2.0 -1.0 0.0 Hc 1.0 2.0 3.0
-Br H (A.esp/m)
1 T = 10000 G
-Bmax
-5.0K
http://www.dsce.fee.unicamp.br/~antenor 6-7
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio
Hg g + Hm l c = N i (6.4)
B = 0 Hg = c H m (6.5)
http://www.dsce.fee.unicamp.br/~antenor 6-8
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio
N i Bm g
Hm = (6.6)
lc 0 l c
Nota-se na figura 6.7 que a introduo do entreferro faz com que Hm seja atingido para
valores maiores de corrente. O efeito sobre a curva B x Ni mostrado na figura 6.7.b. A
indutncia incremental se reduz, mas linearizada. O valor de Br tambm se reduz. Bmax no
se altera por ser uma caracterstica do material.
O fluxo magntico proporcional a B, enquanto a corrente proporcional a H. Assim,
a curva de magnetizao que relaciona com i, cuja inclinao a indutncia do elemento
magntico, tem o mesmo comportamento da curva B x H.
Em sntese, a presena do entreferro leva a uma diminuio da indutncia,
manuteno de um valor constante, independente da corrente, e aumenta o valor da corrente na
qual ocorre a saturao.
http://www.dsce.fee.unicamp.br/~antenor 6-9
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio
R fe = L (a B f + c f + e f 2 ) (6.8)
4,35 10 3
= (6.9)
f
: dimenso dentro da qual, para uma dada frequncia, no ocorre reduo significativa na
superfcie condutora (em metros)
Por exemplo, para 20 kHz, = 0,47 mm, ou seja, um fio com dimetro de 0,94 mm
pode ser usado para conduzir uma corrente a 20 kHz sem ter sua rea condutora
significativamente reduzida pelo efeito pelicular.
Relembre-se aqui que as correntes no so, via de regra, senoidais, de modo que deve
ser considerado um certo fator de folga para acomodar as perdas devidas s componentes
harmnicas.
A figura 6.8 mostra, para cada frequncia, qual condutor (de cobre) pode ser usado de
maneira evitar o aumento das perdas pelo efeito pelicular.
http://www.dsce.fee.unicamp.br/~antenor 6-10
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio
A maneira usual de se contornar este problema o uso de "fio Litz", o qual um cabo
composto por diversos fios (isolados entre si) de dimetro adequado frequncia de operao,
cuja seco transversal total permita uma densidade de corrente suficientemente baixa para no
causar perdas elevadas (em geral inferior a 3 A/mm2). Outra possibilidade o uso de fitas de
cobre com espessura inferior a 2. Como, geralmente, estas fitas no so isoladas, deve-se
tomar cuidados adicionais com este aspecto.
Um outro aspecto que deve ser lembrado refere-se induo de corrente nos
condutores prximos s regies do ncleo nas quais ocorre um estrangulamento do fluxo
magntico com uma consequente disperso local pelo ar. bvio que este problema mais
grave se for utilizado um enrolamento com fita metlica, a qual apresenta uma resistncia
menor do que um cabo Litz de rea equivalente (em virtude da isolao entre cada fio).
Dimetro do fio em mm
10
0.1 4 5 6
1000 1 10 1 10 1 10
f(Hz)
Figura 6.8 Dimetro de fio que deve ser usado em funo da frequncia.
Fitas de isolao
Ncleo
1/2 primrio
http://www.dsce.fee.unicamp.br/~antenor 6-11
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio
Lm
Cp Cs
Rfe
1:N
a) IDEAL
90d Fase
Rp=.01
Lp=1uH
Rfe=10k
Cp=10pF
Lm=100uH
Cps=10pF
-90d
N=40
10k Mdulo Cs=100pF
Ls=10uH
Rs=1
10m
1.0kHz 10kHz 100kHz 1.0MHz 10MHz 100MHz
b)
Figura 6.10 .a) Modelo de parmetros concentrados para transformador
b) Impedncia, vista pelo primrio, de transformador.
http://www.dsce.fee.unicamp.br/~antenor 6-12
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio
Primrio Primrio
NCLEO NCLEO
Isolamento Secundrio
Secundrio
Figura 6.11 Posies de enrolamentos em transformador.
http://www.dsce.fee.unicamp.br/~antenor 6-13
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio
B
A Sada realimentada
100 120
Potncia de sada (%)
Figura 6.12 Tenses de sada normalizadas para fonte com mltiplas sadas.
Caso este tipo de enrolamento no seja possvel, deve-se buscar a melhor disposio
relativa dos enrolamentos, como mostrado nas figuras abaixo.
T1 T2 T3 T4
Primrio Secundrio 1 Secundrio 2
Figura 6.13 Diferentes arranjos de enrolamentos em transformador com mltiplas sadas.
http://www.dsce.fee.unicamp.br/~antenor 6-14
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio
TABELA 6.I
Resultados de variao da tenso da sada no realimentada (secundrio 2, 12 V) com a
variao da carga na sada realimentada (Vo1 = 5 V e Ro2 = 7,8 )
T1 (V) T2 (V) T3 (V) T4 (V) R01()
18,20 17,20 16,40 16,30 0,44
17,97 16,97 16,26 16,15 0,50
17,78 16,75 16,15 16,00 0,56
17,59 16,45 15,96 15,85 0,65
17,41 16,19 15,76 15,70 0,77
17,20 15,97 15,61 15,55 0,96
17,13 15,74 15,51 15,45 1,27
16,85 15,55 15,36 15,30 1,83
13,36 12,14 12,27 12,26 3,5
6.3 Supercapacitores
Um capacitor tradicional acumula energia no campo eltrico criado pela separao das
cargas eltricas. Este campo existe no dieltrico que se torna polarizado. A capacitncia
proporcional permissividade do material e rea das placas, sendo inversamente
proporcional distncias entre as placas.
J em um supercapacitor no h um dieltrico, mas um eletrlito. A principal diferena
a grande rea propiciada por materiais porosos, aliada pequena distncia entre as cargas,
que da ordem de nanmetros. Com um eletrlito aquoso, a tenso por capacitor de cerca de
1 V, enquanto para um eletrlito orgnico este valor cresce para 2,5 V. A obteno de tenso
elevada feita pela associao em srie de capacitores [6.9].
Hermann Helmholtzi, em 1853, descreveu que quando uma tenso aplicada entre dois
eletrodos de carbono, imersos em um fluido condutor, no h circulao de corrente at que
uma certa tenso limiar seja atingida. Ao se iniciar a conduo h tambm a formao de gs
devido reao qumica na superfcie dos eletrodos. Abaixo desta tenso limiar o dispositivo
se comporta como um capacitor [6.10 e 6.11].
Diferentemente de uma bateria, no h acmulo de energia qumica. Em torno de um
eletrodo poroso de carbono situa-se o eletrlito, carregado de cargas. Na realidade, conforme
mostra a figura 6.14, h dois eletrodos e, nas adjacncias de cada um, ocorre o acmulo de
ons positivos e negativos O separador isola os eletrodos, mas permite a livre passagem dos
ons. Por esta razo estes dispositivos so tambm denominados capacitores de dupla camada.
Do ponto de vista de uma aplicao, a principal diferena entre um supercapacitor e
uma bateria o fato da bateria ter um melhor desempenho como fonte de energia, enquanto o
capacitor tem um comportamento superior em termos de fonte de potncia. Ou seja, para uma
dada tenso, um supercapacitor capaz de responder a uma demanda de corrente de maneira
muito mais rpida do que uma bateria, o que se deve a uma resistncia interna muito menor.
No entanto, mesmo podendo atingir capacitncias muito elevadas (da ordem de
milhares de Farads), a energia acumulada, merc da baixa tenso, muito inferior que se
consegue numa bateria com volume/peso equivalente. A figura 6.15 mostra um mapeamento
i
Interessantes transcries de conferncias de Helmholtz esto disponveis em :
http://www.fordham.edu/halsall/mod/1862helmholtz-conservation.html (em 04/04/2003), On The Conservation
Of Force, 1863.
http://dbhs.wvusd.k12.ca.us/Chem-History/Helmholtz-1881.html (em 04/04/2003), THE MODERN
DEVELOPMENT OF FARADAY'S CONCEPTION OF ELECTRICITY, 1881.
Uma biografia de Helmholtz pode ser obtida em: http://www.geocities.com/bioelectrochemistry/helmholtz.htm
(em 04/04/2003).
http://www.dsce.fee.unicamp.br/~antenor 6-15
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio
O modelo de Stern, leva em conta que parte da carga se apresenta difusa no eletrlito,
podendo-se considerar que h duas capacitncias em srie, uma devido camada compacta e
outra camada difusa. A capacitncia total ser menor do que esta ltima. Um modelo eltrico
que represente todos estes comportamentos fsicos e qumicos no simples. A complexidade
do modelo adotado, no entanto, depende da aplicao especfica e do erro admissvel em cada
anlise.
Um melhor modelo eltrico deve considerar que processos de carga e descarga no so
simultneos em toda superfcie do material poroso, levando a um circuito com capacitncias
distribudas, acopladas por resistncias, como mostra a figura 6.16. Tais capacitncias so
ainda dependentes da tenso aplicada.
http://www.dsce.fee.unicamp.br/~antenor 6-16
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio
a) b)
Figura 6.16 Modelo de distribuio de cargas de Helmholtz (a) e de Stern (b)
(Figura obtida em [6.13]).
Figura 6.17 Circuito equivalente para cada poro do eletrodo (Figura obtida de [6.12]).
http://www.dsce.fee.unicamp.br/~antenor 6-17
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio
[6.3] S. G. Parler Jr., Deriving Life Multipliers for Electrolytic Capacitors. IEEE Power
Electronics Society Newsletter, First Quarter, 2004, pp. 11-12.
[6.4] http://www.micrometals.com (em 23/11/2004)
[6.5] http://www.thornton.com.br/Port/p_linha_de_produtos.htm (em 08/12/2004)
[6.6] http://www.mag-inc.com/pdf/2004_Design_Information.pdf (em 08/03/2005)
[6.7] G. Chryssis: High-frequency switching power supplies, McGraw-Hill Book Co. New
York, 1986.
[6.8] W.B.M. Nascimento e J. C. Fagundes, Static Cross Regulation Analysis Using a
Multiple Output Forward Converter 1 Congresso Brasileiro de Eletrnica de
Potncia. Florianpolis, Dezembro de 1991.
[6.9] P. Barrade, S. Pittet, A. Rufer: Energy storage system using a series connection of
supercapacitors, with an active device for equalizing the voltages, IPEC 2000:
International Power Electronics Conference, 3-7 April, Tokyo, Japan
[6.10] H. L. F. von Helmholtz, Uber einige Gesetze der Vertheilung elektrischer Strome in
korperlichenLeitern mit Anwendung auf die thierisch-elektrischen Versuche [Some
laws concerning the distribution of electrical currents in conductors with applications to
experiments on animal electricity]. Annalen der Physik und Chemie, 89(6):211233,
1853.
[6.11] H. Michel, C. Raible: Bursting with Power, PCIM Europe Magazine, 3/1999, pp. 36-
37.
[6.12] R. Kotz, M. Carlen: Principles and Applications of Electrochemical Capacitors,
Electrochimica Acta, vol. 45, 2000, pp. 2483-2498.
[6.13] F. Belhachemi, S. Rael, B. Davat, A physical based model of power electric double-
layer supercapacitors, Proc. of the IEEE IAS Annual Meeting, Rome, Italy, Oct. 2000.
[6.14] H. E. Becker, U.S. patent 2 800 616 (to General Electric), 1957.
[6.15] D. I. Boos, U. S. Patent 2 536 963 (to Standard Oil, SOHIO), 1970.
http://www.dsce.fee.unicamp.br/~antenor 6-18
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio
6.5 Exerccios
1. Com base no modelo apresentado abaixo, determine os parmetros para o transformador que
apresenta a seguinte resposta em frequncia:
Rp Lp
Lm
Cs
Rfe
1 : 100
IDEAL
3. Adicione uma carga de 500 k na sada do transformador e , usando o seu modelo (caso
esteja correto) refaa a anlise anterior (impedncia vista da entrada). Trace tambm a curva
referente ao ganho de tenso entre a sada e a entrada. Analise e comente.
http://www.dsce.fee.unicamp.br/~antenor 6-19
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio
http://www.dsce.fee.unicamp.br/~antenor 6-20
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio
A implementao de uma (ou mais) malhas de controle tem por objetivo garantir a
preciso no ajuste da varivel de sada, bem como a rpida correo de eventuais desvios
provenientes de transitrios na alimentao ou mudanas na carga.
Embora o sistema a ser controlado seja obviamente no-linear, o fato de a frequncia de
chaveamento ser muito maior que a frequncia de corte dos filtros passa-baixas do sistema, torna
razovel fazer o modelo do sistema considerando os valores mdios das variveis sujeitas ao
chaveamento.
A ferramenta bsica de projeto , em geral, o diagrama de Bode (figura 7.1), usando-se
os critrios de margem de fase e margem de ganho para estabelecer o compensador adequado.
50dB
-50dB
-400
100Hz 1.0kHz 10kHz 100kHz 1.0MHz 10MHz
http://www.dsce.fee.unicamp.br/~antenor 7-1
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio
o indutor como uma fonte de corrente e a tenso no capacitor ser a nica varivel de estado a
ser considerada.
A figura 7.2 mostra um resultado de um conversor abaixador de tenso que opera,
inicialmente, no MCC. Note que o sistema responde (em malha aberta) com comportamento
oscilatrio, tpico de um sistema de segunda ordem. Em 6ms h uma reduo na tenso de
entrada, mas o circuito continua no MCC. Em 10ms se d uma reduo na corrente de sada
(aumento na resistncia de carga), o que leva o circuito ao MCD. Observe que o sistema passa a
ter um comportamento de primeira ordem.
Figura 7.2 Comportamento tpico de tenso no capacitor (trao superior) e corrente no indutor
(trao inferior) em conversor abaixador de tenso nos modos MCC e MCD. (fchav=25kHz, L=200
uH, C=100 uF, Vi=30 V, ou 35 V, =50%.)
http://www.dsce.fee.unicamp.br/~antenor 7-2
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio
- vo
Ii C
Vi L
Ro
Rse
io
Vs
Compensador
vc
+
ev
+
Vref
Ip Ip
Ii Ii
0 0
tT tT
Vi t T
Ip = (7.1)
L
Vi t 2T
Ii = (7.2)
2 L
Vi 2 t T2
Pi = Vi Ii = (7.3)
2 L
2
Po = Ro i o = Pi (7.4)
tT v
== c (7.5)
Vs
http://www.dsce.fee.unicamp.br/~antenor 7-3
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio
2 Vi 2 t T2 Vi vc
io = io = (7.6)
2 L Ro 2 L Ro f Vs
Seja:
Vi
A= (7.7)
2 L Ro f
+
io C Ro vo
dvo vo
io = C + (7.8)
dt Ro
dv o vo A v
+ = c (7.9)
dt C Ro C Vs
V o (s) A
s V o (s) + = Vc (s) (7.10)
R o C C Vs
A funo de transferncia :
V o (s) Vi 1 1
G (s) = = (7.11)
Vc (s) 2L Vs (1 + s R o C)
Ro
Vi 1 (1 + s R se C)
G (s) = (7.12)
2L Vs (1 + s R o C)
Ro
http://www.dsce.fee.unicamp.br/~antenor 7-4
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio
Nota-se claramente que a presena da resistncia srie do capacitor impede que o ganho
se reduza com o aumento da frequncia, o que implica na presena, no sinal realimentado, de
uma componente de tenso na frequncia do chaveamento.
Os diagramas mostrados na figura 7.6 indicam a resposta do circuito. Sem a presena da
resistncia srie do capacitor a amplitude sempre decrescente com o aumento da frequncia,
enquanto a fase se mantm em -90 graus. Considerando-se a presena de Rse e, portanto, de um
zero na funo de transferncia, o ganho deixa de decrescer com o aumento da frequncia e a
defasagem vai a -90 graus mas retorna para zero.
Dada a dependncia da carga, os diagramas devem ser analisados para as condies
extremas de Ro, fazendo-se o projeto em funo do pior caso.
20
0
Ganho (dB)
Fase (graus) Rse=0
-100
20
0
Ganho (dB)
-100
100mHz 1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz
Figura 7.6 Diagramas de Bode do conversor buck-boost, no modo descontnuo, para Rse=0 e
Rse>0.
7.1.1 O compensador
Considerando os diagramas de Bode apresentados anteriormente, fazendo uso de
realimentao negativa e de algum elemento integrador, dependendo da frequncia dos plos e
zeros da funo de transferncia, a mxima defasagem poder se aproximar de 360, produzindo
uma margem de fase muito pequena, que resulta em uma resposta oscilatria, com pouco
amortecimento. Quanto ao ganho, deve-se buscar elevar o ganho CC a fim de reduzir o erro
esttico, alm disso, para frequncias elevadas, deve-se garantir um ganho decrescente para
minimizar a realimentao da ondulao da tenso de sada.
A frequncia de cruzamento (ganho 0 dB), em malha fechada, deve ser ajustada at no
mximo, cerca de 1/5 da frequncia de chaveamento.
Um possvel compensador mostrado na figura 7.7, o qual tem uma caracterstica de
filtro passa-baixas, tendo o ganho CC ajustado pelas resistncias. Sua frequncia de corte dada
por: pa=1/RfCi.
Para evitar que a margem de fase se estreite muito (o que levaria a uma resposta sub-
amortecida), a frequncia de corte do compensador deve ser colocada prxima frequncia
determinada pelo zero da funo de transferncia.
Mostram-se a seguir os diagramas relativos a dois compensadores diferentes. Na figura
7.8 tem-se a frequncia de corte do filtro alocada em um valor bem abaixo (2 dcadas) da
frequncia determinada por Rse e pela capacitncia. Note-se a estreita margem de fase (30). No
segundo caso (figura 7.9) a frequncia do filtro foi alocada para a frequncia relativa ao zero da
funo de transferncia. Observa-se claramente a melhoria na margem de fase (90), a expanso
da faixa de passagem para 58 0Hz (contra 175 Hz do caso anterior), mantendo-se o ganho CC
(41 dB) e a atenuao para frequncias crescentes.
http://www.dsce.fee.unicamp.br/~antenor 7-5
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio
Ganho CC = Rf/Ri
Ri Ci
Ve - Vc
Tenso de erro Ve=Vr-Vo
+
Ganho (dB)
Fase (graus)
Figura 7.8 Resposta de buck-boost, em malha aberta, realimentado com frequncia de corte do
compensador muito baixa.
Ganho (dB)
Fase (graus)
Figura 7.9 Resposta de buck-boost, em malha aberta, com frequncia de corte do compensador
igual frequncia do zero (Rse.C).
http://www.dsce.fee.unicamp.br/~antenor 7-6
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio
Figura 7.10 Resposta no tempo de buck-boost, em malha fechada, para ambos ajustes do
compensador.
D sL
1
Vo (s) Vi (1 D ) Ro
2
= (7.13)
d (s) (1 D )2 sL 1
2
2 1
2
1+ + s L C
Ro 1 D 1 D
http://www.dsce.fee.unicamp.br/~antenor 7-7
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio
Um zero no RHP provoca, sobre o ganho, uma variao de +20 dB/dec (como um plo
no semiplano esquerdo). No entanto, produz uma defasagem de -90, como se v na figura 7.12.
0
Ganho Fase
50
100
freq freq
Figura 7.12 Resposta em frequncia de um zero no semiplano direito.
Isto o torna muito difcil de compensar, uma vez que se tentamos compensar o ganho
crescente (pelo uso de um filtro passa baixas, por exemplo), a defasagem tende a 360,
reduzindo drasticamente a margem de fase. Ao se tentar compensar a fase, o ganho se torna
crescente medida que se eleva a frequncia, impedindo a atenuao do sinal determinado pelo
chaveamento do conversor. A nica alternativa simples reduzir o ganho, o que traz a
frequncia de cruzamento (cross-over, 0 dB) para valores muito baixos, tornando extremamente
pobre a resposta do sistema s perturbaes.
Alm das dificuldades de compensao j comentadas, outro problema que a frequncia
do zero no RHP varia com o ponto de operao (Ro ou Vo), tornando ainda mais difcil a
determinao de um compensador. Esta frequncia dada pela expresso a seguir:
2
Ro (1 D)
z ( RHP) = (7.14)
L D
iL
Io
T D
T D
Figura 7.13 Efeito de variao de carga sobre o ciclo de trabalho em malha fechada.
http://www.dsce.fee.unicamp.br/~antenor 7-8
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio
ciclo de trabalho. Assim, o primeiro efeito que se observa sobre a carga , na verdade, o de uma
reduo ainda maior na tenso, causada pela diminuio na corrente de sada. Isto continua at
que a corrente pelo indutor cresa para o novo e adequado valor.
Estes conversores so aqueles que possuem um filtro de segunda ordem na sada, como o
abaixador de tenso ou o push-pull. A figura 7.14 mostra uma topologia tpica com controle de
tenso.
O filtro LC produz a mais baixa frequncia de corte do sistema e significa um plo duplo
(-40 dB/dec e defasagem de -180). O capacitor e sua resistncia srie representam um zero (+20
dB/dec e defasagem de +90).
1 1
f LC = o = (7.15)
2 LC LC
1
fz = (7.16)
2 C Rse
Vi
.. V2
L
C
+Vo
N3
. N1 N2
Rse Ro
Vs
-
+
Compensador
Vc -
Vr
+
N2 Vi N 2 Vc
V2 = Vi = (7.17)
N1 N 1 Vs
V2 Vi N 2
= (7.18)
Vc Vs N 1
http://www.dsce.fee.unicamp.br/~antenor 7-9
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio
A relao entre a tenso no secundrio e a tenso de sada dada pela resposta do filtro
de segunda ordem da sada. Desconsiderando o efeito da resistncia da carga e de Rse tem-se um
fator de qualidade infinito.
Vo 1
= 2
(7.19)
V2 1 + s L C
A funo de transferncia :
Vo(s) Vi N 2
G (s) = = (7.20)
Vc(s) Vs N1 (1 + s2 / o 2 )
Vo(s) Vi N 2 (1 + s / z )
G (s) = = (7.21)
Vc(s) Vs N1 (1 + s2 / o2 )
1
z = (7.22)
Rse C
Ganho (dB)
-200
0d
Fase (graus)
-200d
1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz
Figura 7.15 Resposta de filtro de segunda ordem, para diferentes resistncias de carga.
http://www.dsce.fee.unicamp.br/~antenor 7-10
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio
50
Ganho (dB)
-200
0d
Fase (graus)
-200d
1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz
Figura 7.16 Resposta de filtro de segunda ordem, considerando Rse, para diferentes resistncias
de carga.
7.3.1 O compensador
O compensador mostrado na figura 7.17 tem como principal caracterstica oferecer uma
defasagem positiva, o que permite uma melhoria na margem de fase.
Sua funo de transferncia dada por:
v c (s) (1 + R iz C i s) (1 + C f R fz s)
= (7.23)
v e (s) R ip R iz
s C f (R ip + R iz ) 1 + s C i
R iz + R ip
Ci
Rfz
Cf
ve
- vc
Rip Riz
+
p1 = 0
R ip + R iz
p2 =
C i R ip R iz
1 (7.24)
z1 =
C i R iz
1
z2 =
C f R fz
http://www.dsce.fee.unicamp.br/~antenor 7-11
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio
Ganho (dB)
50
-50
Fase (graus)
-100
100mHz 1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz
Isto pode ser observado nos diagramas da figura 7.19, quando se obtm uma margem de
fase de 31, numa frequncia de cross-over de 97 Hz. O ganho decrescente para altas frequncias
atingido pelo efeito do prprio filtro de sada.
100
Ganho (dB)
Fase (graus)
-100
-200
100mHz 1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz
http://www.dsce.fee.unicamp.br/~antenor 7-12
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio
1 sL
1
Vo (s) Vi (1 D )2 Ro
= (7.25)
d (s) (1 D )2 sL 1
2
2 1
2
1+ + s L C
Ro 1 D 1 D
v (s) Vi 2 Ro Vi 1
G (s) = = 1 (7.26)
v c (s) Vs L Vo 2 Vi + 1 Vi s C Ro
Vo Vo
0 50
20
40 4 100 4
10 100 1000 1 10 10 100 1000 1 10
f(Hz) f(Hz)
Figura 7.21 Resposta em frequncia de conversor boost no modo descontnuo, em malha aberta.
http://www.dsce.fee.unicamp.br/~antenor 7-13
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio
Isto pode ser obtido fornecendo um sinal da tenso de entrada para o circuito que produz
o sinal MLP, mais especificamente, ao gerador de rampa, o qual deve ter sua amplitude varivel
em funo da tenso de entrada, como mostrado na figura 7.22.
Nota-se que a um aumento da tenso de entrada eleva-se o valor de pico da onda dente de
serra, provocando, para uma mesma referncia, uma reduo no ciclo de trabalho, levando a uma
estabilizao da tenso de sada, desde que o ganho que realiza o aumento da amplitude da
rampa esteja corretamente dimensionado.
Vi maior Vs2
Vs1
Vc
Figura 7.22 Variao na amplitude da onda dente de serra e no ciclo de trabalho com controle
feed-forward.
O uso desta tcnica em fontes tipo abaixador de tenso e fly-back (modo descontnuo)
tem excelente resultado. J sua aplicao em conversores tipo push-pull, meia-ponte e ponte
completa, necessita de ateno para evitar a saturao do transformador, o que poderia ocorrer
caso a forma de onda deixasse de ser simtrica.
O controle MLP da tenso de sada est mostrado na figura 7.23. Neste caso, a tenso de
controle, obtida a partir do erro de tenso e do compensador, determina a largura do pulso pela
comparao com uma onda dente de serra de frequncia fixa.
Este controle da chave de potncia ajusta por quanto tempo se aplica tenso sobre o
indutor e, assim, sua corrente.
Em termos de modelagem dinmica, ao se fazer o controle da corrente, tem-se uma
reduo na ordem do sistema (a exemplo do que ocorre no MCD). No entanto, para os
conversores boost e buck-boost mantm-se o comportamento de fase no-mnima.
No controle no modo corrente, uma malha adicional de corrente usada como mostra a
figura 7.24, para um conversor abaixador de tenso. Neste caso, a referncia de corrente (Ir)
determina diretamente a corrente do indutor (seu valor mdio) e, consequentemente, a tenso de
sada.
Existem diferentes tipos de controle no modo corrente:
a) corrente mdia;
b) histerese;
c) tempo ligado ou desligado constante;
d) frequncia constante com acionamento sincronizado.
http://www.dsce.fee.unicamp.br/~antenor 7-14
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio
.
Vi
+
Ro Vo
.
Compensador C
Vr
+ Comparador
Vc
+
- Acionador
Figura 7.23 Esquema bsico de controle no modo tenso (exemplo de circuito fly-back).
Vi
Regulador de
tenso L +
Clock C Ro Vo
Vr
+ S
Ir FF Q
+ Acionador
- R
iL
- Comparador
http://www.dsce.fee.unicamp.br/~antenor 7-15
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio
Imax
Imdio=K.Vc
I
Imin
a) Histerese
Imax=K.Vc
toff=cte
b) Tempo desligado constante
Imax=K.Vc
= cte
c) Freqncia constante com acionamento sincronizado
No controle com frequncia constante com acionamento sincronizado (o mais usado dos
mtodos), a chave fechada no incio de cada perodo. A tenso de controle determina a
corrente mxima e o instante de desligamento. A chave permanece desligada at o incio do
prximo ciclo. O uso de uma frequncia fixa facilita o dimensionamento do filtro de sada. Este
mtodo bastante utilizado nos conversores push-pull, pois evita a saturao do ncleo do
transformador.
Se a resposta da malha de corrente for suficientemente mais rpida do que a da malha de
tenso, pode-se modelar todo o controlador de corrente como um ganho (Kc).
Isto ocorre quando se faz um controle ciclo-a-ciclo da corrente, como nos casos
mostrados na figura 7.26, ou quando de faz controle de corrente mdia e a frequncia de corte da
malha de corrente est, por exemplo, uma dcada acima da frequncia de corte da malha de
tenso.
I
Vr + ir io Ro Vo
Gr Kc
+ 1+sCRo
Hv
Figura 7.26 Diagrama de blocos de conversor abaixador de tenso com controle de corrente.
http://www.dsce.fee.unicamp.br/~antenor 7-16
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio
V o (s) Kc R o
= (8.55)
i r (s) 1 + s C R o
A figura 7.27 mostra a resposta deste conversor a uma variao na referncia, com a
corrente do indutor controlada por histerese. O regulador de tenso um simples PI (bloco Gr na
figura 7.26). Observe o comportamento de primeira ordem (compare com a figura 8.4), mesmo
operando em malha fechada e no MCC.
Para um sistema semelhante ao usado no resultado anterior, a figura 7.28 mostra
resultados de simulao para o conversor boost. Note-se que se mantm o comportamento de
fase no mnima, apesar da resposta do sistema apresentar-se com ordem reduzida em relao ao
controle direto da tenso de sada.
Figura 7.27 Resposta de converso buck com controle de corrente do indutor (histerese), com
malha externa de tenso de sada.
Repare que esta relao, ao utilizar o valor de Vo, se modifica caso a tenso de sada se
altere, como o caso da figura 7.28.
O controle no modo corrente apresenta diversas vantagens sobre o controle pela tenso
de sada:
a) Limite do pico de corrente pela chave de potncia. Como se faz uma medida da corrente, seja
no indutor, seja na prpria chave, possvel estabelecer um valor mximo para a tenso de
controle de modo a proteger a chave semicondutora contra sobre-corrente.
b) Reduo da ordem do sistema. O fato de se controlar a corrente pelo elemento indutivo (o que
o torna uma "fonte de corrente") altera significativamente o comportamento dinmico dos
sistemas.
c) Modularidade. Sadas de mais de uma fonte podem ser facilmente paraleladas, mantendo uma
distribuio equilibrada de corrente, quando se usa uma mesma tenso de controle para
todos os mdulos.
http://www.dsce.fee.unicamp.br/~antenor 7-17
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio
Variao da referncia de
tenso de 20V para 40V
Efeito do comportamento de
fase no-mnima
Diminuio da
resistncia da carga
Figura 7.28 Resposta de converso boost com controle de corrente do indutor (histerese), com
malha externa de tenso de sada.
Imdia
I
claro que existem problemas com esta estratgia de controle, dentre as quais os
principais so:
a) Necessidade de um sensor de corrente. Caso se use um sensor de baixo custo, como um
resistor, o sinal detectado deve ser de pequeno valor de modo que sua presena no
http://www.dsce.fee.unicamp.br/~antenor 7-18
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio
clock
Iref
distrbio
antes do distrbio
aps o distrbio
Figura 7.30 Oscilaes sub-harmnicas em sistema com comando sincronizado e frequncia
constante.
http://www.dsce.fee.unicamp.br/~antenor 7-19
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio
P. Tenti: Appunti dale lezioni di Elettronica di Potenza Parte I, DIE, Universit di Padova,
Italia, 1994/95.
http://www.dsce.fee.unicamp.br/~antenor 7-20
Fontes Chaveadas - Cap. 8 Modelagem de Fontes Chaveadas J. A. Pomilio
Middlebrook e Cuk (1976, 1977) desenvolveram uma tcnica para obter um modelo
de variveis mdias no espao de estado, resultando em um modelo linear para o estgio de
potncia, incluindo o filtro de sada, modelo este vlido para pequenas perturbaes, fazendo-
se a linearizao em torno do ponto de operao.
Por variveis mdias entende-se o valor mdio de cada varivel considerada
(normalmente corrente no indutor e tenso no capacitor), valor mdio calculado a cada
perodo de comutao. Ou seja, o modelo no capaz de representar o ripple da corrente ou
da tenso, mas representa a evoluo do valor mdio destas variveis. As realimentaes
necessrias operao em malha fechada no devem conter sinais de alta frequncia, ou seja,
devem ser devidamente filtradas, de maneira que o modelo reproduza de maneira fiel o
comportamento do sistema.
Caso o ripple de alta frequncia no seja suficientemente atenuado, sua presena no
circuito pode levar a funcionamentos no previstos pelo modelo e que, portanto, no podem
ser explicados por este.
A figura 8.1 mostra um diagrama de blocos do sistema (domnio do tempo), enquanto
em 8.2 tem-se uma representao em termos de funes de transferncia (domnio da
frequncia).
Cada bloco do sistema mostrado na figura 8.2 pode ser representado por uma funo
de transferncia. Os pequenos sinais causadores, ou resultados, da perturbao so indicados
por uma letra no formato v, d, i.
Zf
Vs
Vi
Zi
Vc Controlador Estgio de Vo
Potncia e
Vr + PWM filtro
Compensador
Tm(s)=
d Tp(s)=
Vo
Tc(s) Vc d
Vr=0 + Ve Vc Controlador d Estgio de Vo
Compensador Potncia e
- PWM filtro
b)
Figura 8.2 Funes de transferncias do conversor.
http://www.dsce.fee.unicamp.br/~antenor 8-1
Fontes Chaveadas - Cap. 8 Modelagem de Fontes Chaveadas J. A. Pomilio
8.1 Linearizao do estgio de potncia usando valores mdios das variveis de estado
para obter vo(s)/d(s)
O objetivo deste estudo obter uma funo de transferncia para pequenos sinais entre
a tenso de sada (vo) e o ciclo de trabalho (), em torno de seus pontos de operao, Vo e D,
respectivamente.
Quando for indicada a varivel em tipo maisculo (Vo, por exemplo), refere-se ao
valor mdio da varivel. Quando for indicado vo, indica-se apenas o componente alternado,
relativo perturbao, e quando se expressar a varivel em tipo minsculo (vo), refere-se
soma de Vo com vo.
A anlise que se segue refere-se operao no modo contnuo.
Para um conversor tipo buck, boost ou buck-boost tem-se apenas duas variveis de
estado:
iL
x=
v C
Geralmente a varivel de sada (tipicamente a tenso aplicada carga) pode ser escrita
em termos apenas das variveis de estado:
v o = C1 x d ur a nt e (8.3)
http://www.dsce.fee.unicamp.br/~antenor 8-2
Fontes Chaveadas - Cap. 8 Modelagem de Fontes Chaveadas J. A. Pomilio
x& = [A 1 + A 2 (1 )] x + [B 1 + B 2 (1 )] Vi (8.5)
v o = C1 + C 2 (1 ) x (8.6)
x = X+x
v o = Vo + v o (8.7)
= D+d
Em geral, vi=Vi+vi. Entretanto, como o objetivo aqui obter uma funo entre vo e ,
consideraremos a tenso de entrada sem variao, de modo que vi=Vi.
Usando as equaes precedentes e reconhecendo que X & =0, tem-se:
x& = A X + B Vi + A x + [( A 1 A 2 ) X + (B 1 B 2 ) Vi ] d (8.8)
A = A 1 D + A 2 (1 D) (8.9)
B = B 1 D + B 2 (1 D) (8.10)
A X + B Vi = 0
(8.11)
X = A 1 B Vi
x& = A x + [( A 1 A 2 ) X + (B 1 B 2 ) Vi ] d (8.12)
Analogamente,
Vo + v 0 = C X + C x + [(C1 C 2 ) X] d (8.13)
C = C1 D + C 2 (1 D) (8.14)
Vo = C X (8.15)
v o = C x + [(C1 C 2 ) X] d (8.16)
http://www.dsce.fee.unicamp.br/~antenor 8-3
Fontes Chaveadas - Cap. 8 Modelagem de Fontes Chaveadas J. A. Pomilio
Vo
= C A 1 B (8.17)
Vi
ou,
1
x (s) = [s I A ] [( A 1 A 2 ) X + (B 1 B 2 ) Vi ] d (s) (8.19)
v o (s) 1
Tp (s) = = C [s I A ] [( A 1 A 2 ) X + (B 1 B 2 ) Vi ] + (C 1 C 2 ) X (8.20)
d (s)
( t ) = 1 se v c ( t ) v s ( t )
(8.23)
( t ) = 0 se vc ( t ) < v s ( t )
V a sin(t + )
( t ) = c + + componentes de frequncia maior (8.24)
Vs Vs
http://www.dsce.fee.unicamp.br/~antenor 8-4
Fontes Chaveadas - Cap. 8 Modelagem de Fontes Chaveadas J. A. Pomilio
v s (t) v c (t)
Vs
Vc
t
(t) Componente fundamental
1
D
0
t
Figura 8.3 Tenso de controle e sinal MLP.
( t ) = D + d ( t ) (8.25)
Vc
D= (8.26)
Vs
a sin (t + )
d (t ) = (8.27)
Vs
d (s) 1
Tm (s) = = (8.28)
v c (s) Vs
(a) (b)
Figura 8.4 Alternativas topolgicas (modo contnuo) de conversor abaixador de tenso:
conduo do transistor (a) e conduo do diodo (b).
http://www.dsce.fee.unicamp.br/~antenor 8-5
Fontes Chaveadas - Cap. 8 Modelagem de Fontes Chaveadas J. A. Pomilio
Ro ( R se + R L ) + R se R L Ro
1
x& 1 L ( R se + Ro) L ( Ro + R se ) x1
x& = Ro 1
+ L Vi (8.31)
2 x2 0
C ( Ro + R se ) C ( Ro + R se )
Ro R se x 1 + Ro x 2
v o = Ro ( x 1 C x& 2 ) = (8.32)
Ro + R se
Ento:
Ro R se Ro
C1 = C 2 = (8.33)
Ro + R se Ro + R se
R se + R L 1
A = A1 = A2 = L L (8.34)
1 1
C C Ro
C = C1 = C 2 R se 1 (8.35)
http://www.dsce.fee.unicamp.br/~antenor 8-6
Fontes Chaveadas - Cap. 8 Modelagem de Fontes Chaveadas J. A. Pomilio
1
B = B1 D = L D (8.36)
0
A inversa da matriz A :
1 1
L C Ro
A 1 = C Ro L (8.37)
R se + R L
Ro + R se + R L 1
C L
Vo Ro + R se
= D D (8.38)
Vi Ro + R se + R L
Vo D Vi
IL = Io = = e (8.39)
Ro Ro
Vc = Vo = Vi D
v o (s) 1 + s R se C
Tp (s) = Vi (8.40)
d (s) 1 R + RL 1
L C s 2 + s + se +
Ro C L L C
http://www.dsce.fee.unicamp.br/~antenor 8-7
Fontes Chaveadas - Cap. 8 Modelagem de Fontes Chaveadas J. A. Pomilio
Figura 8.6 Resposta a uma variao na tenso de entrada (equivalente a uma mudana de
largura de pulso) em conversor abaixador de tenso operando no MCC. Em cima: resposta do
modelo. Embaixo: resposta no circuito.
1 sL
1
Vo (s) Vi (1 D )2 Ro
= (8.41)
d (s) (1 D )2 sL 1
2
2 1
2
1+ + s L C
Ro 1 D 1 D
http://www.dsce.fee.unicamp.br/~antenor 8-8
Fontes Chaveadas - Cap. 8 Modelagem de Fontes Chaveadas J. A. Pomilio
D sL
1
Vo (s) Vi (1 D )2 Ro
= (8.42)
d (s) (1 D )2 sL 1
2
2 1
2
1+ + s L C
Ro 1 D 1 D
S.Cuk and R. D.Middlebrook: "A General Unified Approach to Modeling Switching DC-to-
DC Converter in Discontinuous Conduction Mode". 1977 IEEE Power Electronics
Specialists Conference Record, pp 36-57
P. Tenti: Appunti dale lezioni di Elettronica di Potenza Parte I, DIE, Universit di Padova,
Italia, 1994/95.
http://www.dsce.fee.unicamp.br/~antenor 8-9
Fontes Chaveadas - Cap. 8 Modelagem de Fontes Chaveadas J. A. Pomilio
8.6 Exerccios
MCC : = .
d (s) (1 D )2 sL 1
2
2 1
2
1+ + s L C
Ro 1 D 1 D
No inclua as resistncias do capacitor ou do indutor no modelo.
Trace os diagramas de Bode utilizando os seguintes valores: Vi=10 V, D=0,5, L=100
uH, C=100 uF, Ro=2 , Vs=5 V, fchav=20k Hz. Comente os resultados.
http://www.dsce.fee.unicamp.br/~antenor 8-10
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio
As topologias bsicas de conversores CC-CC possuem uma chave controlada e outra no-
controlada associadas a elementos lineares invariantes no tempo. Ao conjunto destas duas chaves
pode-se dar o nome de chave PWM [9.1].
O objetivo neste captulo desenvolver um modelo linear para estas chaves, vlido em torno
do ponto de operao. O projeto adequado do compensador necessita um conhecimento do modelo
matemtico do comportamento do conversor frente a pequenas perturbaes.
a c L L c p
ia ic ic
Vi C Vi C
p a ia
L1 a p L2 a c p
ia C1 ia
Vi C Vi L C
c
ic ic
Figura 9.1 Conversores bsicos indicando terminais ativo (a), passivo (p) e comum (c).
a c
ia ic
*
http://www.dsce.fee.unicamp.br/~antenor 9-1
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio
No intervalo complementar:
i a (t)= 0 (9.3)
v cp (t)= 0 (9.4)
Novamente, tambm neste tipo de anlise, interessam os valores mdios das variveis (uma
vez que se pretende utilizar ferramentas de anlise linear de sistemas). No estudo do
comportamento dinmico, as perturbaes estudadas sero, por hiptese, em frequncia muito
menor do que a frequncia de chaveamento e de pequena amplitude.
As grandezas mdias sero expressas por tipos maisculos, enquanto os termos relativos s
perturbaes sero indicados com uma letra em estilo: d,v, etc.
Pode-se demonstrar que a seguinte relao verdadeira:
Ia = Ic (9.5)
Considerando as formas de corrente ia(t) e ic(t) mostradas na figura 9.3, e ainda a presena
da resistncia srie do capacitor do filtro de sada, tem-se as ondas de vap(t) e vcp(t) indicadas na
figura 9.4, considerando e desprezando a ondulao na corrente.
ia (t)
Ia=Ic.
tT t
ic (t)
Ic
A forma retangular de vap(t) (exceto no conversor abaixador, quando vap(t) sempre igual
tenso de entrada), decorre, assim, da presena de resistncia no caminho da corrente ic(t).
Desprezando a ondulao desta corrente, a ondulao na tenso vap(t) pode ser dada por:
Vr = I c R e (9.6)
http://www.dsce.fee.unicamp.br/~antenor 9-2
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio
Vr
Vap
tT tT
Vcp
t t
(a) (b)
Figura 9.4 Tenses nos terminais da chave PWM sem (a) e com (b) a ondulao na corrente
considerada.
Vcp = ( Vap I c R e *)
Caso a queda de tenso na juno do diodo, vd, deva ser considerada, a equao precedente
deve ser reescrita como:
Seja o ciclo de trabalho composto por uma componente de valor constante e uma
perturbao:
= D +d (9.8)
Para um ciclo de trabalho constante (=D), e supondo que as variveis sofram alguma
perturbao devido a mudana na tenso de entrada ou na carga, tem-se:
(I a + i a ) = D (I c + i c ) (9.9)
Ia = D Ic (9.10)
Das equaes anteriores, obtm-se o circuito equivalente dado na figura 9.5, no qual o
"transformador" um elemento fictcio e que permite a transformao de tenses CA ou CC.
http://www.dsce.fee.unicamp.br/~antenor 9-3
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio
D.D*.Re c
a
Ia . . Ic
vd.D*
Vap 1: D
Vcp
Figura 9.5 Circuito CC equivalente (fictcio) para chave PWM com transformador CC.
ia = D ic + Ic d (9.12)
v cp
v ap =
D
[
+ i c R e D * Vap + I c (D D*) R e + v d ] dD (9.14)
D.D*.Re c
a
- +
ia
VD d
. . vd.D*
ic
D 1: D
d.Ic
vcp
p
Figura 9.6 Modelo CA da chave.
http://www.dsce.fee.unicamp.br/~antenor 9-4
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio
9.4 Efeito das perdas em conduo e do tempo de armazenamento sobre o modelo da chave
PWM
ic
ef = (9.16)
I me
onde Ime um parmetro que depende do tipo de circuito de acionamento de base do transistor.
Substituindo (16) em (12) e (14) chega-se a:
I
i a = D c i c + I c d (9.17)
I me
v cp r V
v ap = + ic R e D * + m D d (9.18)
D D D
VD
rm = (resistncia modulada)
I me
ia = D ic + Ic d (9.19)
D.D*.Re rm
a c
ia rt ic
vd.D*
rd
http://www.dsce.fee.unicamp.br/~antenor 9-5
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio
v cp VD
v ap = + i c rc d (9.21)
D D
rc = rm + D rt + D * rd + D D * R e (9.22)
a
- +
ia . . D.D*.Re rm Drt + D*rd i c c
VD d vd.D*
D 1: D
d.Ic
a c L
ia ic
Vi C
p
http://www.dsce.fee.unicamp.br/~antenor 9-6
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio
VD d
D r m D r t+D*rd L RL io
a a1 c1 D.D*'.Re
- +
ia . . ic
vd.D*
c
+
Rse
d.Ic 1: D
vap vc1p Ro vo
vi va1p C
vcp
i1
p
9.5.1 Anlise CC
Analisando o modelo, e considerando que: o ciclo de trabalho constante (d = 0); os
indutores so representados apenas por suas resistncias; os capacitores esto abertos; a tenso de
entrada; Vi constante; Re = 0, obtm-se:
Vap = Vi (9.24)
Vc1p Vo = (R L + rm + D rt + D * rd ) I c + v d D * (9.26)
Vo
I c = Io = (9.27)
Ro
D Ro (Vi D * v d )
Vo = (9.28)
Ro + R L + rm + rt D + rd D *
Vo D Ro
M= = (9.29)
Vi Ro + R L + rm + rt D + rd D *
Desprezando ainda rm, RL, rt e rd, tem-se ento a relao do conversor sem perdas:
Vo
M= =D
Vi
http://www.dsce.fee.unicamp.br/~antenor 9-7
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio
di c
D v i v o = (rm + D rt + D * rd + R L ) i c + L (9.30)
dt
v o = Ro i o (9.31)
R 1 = rm + D rt + D * rd + R L (9.32)
1
C
v o = R se i 1 + i 1 dt (9.33)
ic = i o + i1 (9.34)
D Ro (s C R se + 1)
v o (s) (Ro C L + R se C L)
= (9.35)
v i (s) C (Ro R 1 + Ro R se + R 1 R se ) + L Ro + R 1
s2 + s +
L C (Ro + R se ) L C (Ro + R se )
vi + 1 ic + i1 1 vo
Rse+
- sL+R 1 sC
-
io
1
Ro
1
v o (s) LC
= D (9.36)
v i (s) 1 1
s2 + s +
Ro C L C
A simulao da equao 9.35 resulta nos diagramas de Bode mostrados na figura 9.12.
http://www.dsce.fee.unicamp.br/~antenor 9-8
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio
Ganho (dB)
Fase ()
-100
-200
Hz
Figura 9.12 Diagramas de Bode da relao vo(s)/vi(s) para conversor abaixador de tenso no MCC.
Utilizando o modelo da figura 9.10, e lembrando que, para esta anlise d=0, o circuito
resultante mostrado na figura 9.13. A respectiva resposta em frequncia mostrada ao lado, a qual
coincidente com a obtida pela funo de transferncia. Verifica-se, deste modo, a praticidade
desta modelagem, pois permite obter o comportamento dinmico do sistema a partir do prprio
circuito.
Os parmetros usados so: L=10 mH, C=100 uF, Rse=0,3 , rt=0,1 , rd=0,3 , RL=0,
Ro=10 , rm=0, D=0,5, vd=0,8 V.
A resposta no tempo a um degrau na tenso de entrada mostrada na figura 9.14, tanto para
o circuito completo (com transistor e diodo) quanto para o modelo. Neste caso, a incluso do
parmetro vd no modelo essencial para a exatido da resposta.
Figura 9.13. Circuito utilizando modelo da chave PWM e respectiva resposta em frequncia.
Figura 9.14 Resposta a um degrau na tenso de entrada: circuito com chaveamento e modelo.
http://www.dsce.fee.unicamp.br/~antenor 9-9
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio
d
v ap = v a1p VD =0 (9.37)
D
v c1p = VD d (9.39)
Como no existe ondulao de tenso em vap (j que para este conversor Re = 0), pode-se
escrever, de (9.23):
VD = Vi + I c ( rd rt ) (9.40)
chega-se ao seguinte sistema de equaes, o qual leva ao diagrama de blocos mostrado na figura
9.15:
di c
VD d v o = R 2 i c + L (9.42)
dt
v o = Ro i o (9.43)
1
C
v o = R se i 1 + i 1 dt (9.44)
ic = i o + i1 (9.45)
d + 1
ic + i1 1 vo
VD Rse+
- sL+R 2 sC
-
io
1
Ro
http://www.dsce.fee.unicamp.br/~antenor 9-10
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio
v o (s)
= VD F(s) (9.46)
d(s)
Ro (1 + s C R se )
L C ( Ro + R se )
F(s) = (9.47)
2 C ( Ro R 2 + Ro R se + R se R 2 ) + L Ro + R 2
s + s +
L C ( Ro + R se ) L C ( Ro + R se )
VD = Vi + I c ( rd rt ) (9.48)
Nota-se que a resposta independe do valor mdio do ciclo de trabalho, ou seja, do ponto de
operao.
A figura 9.16 mostra os diagramas de Bode da funo de transferncia entre a tenso de
sada e o ciclo de trabalho, considerando e desprezando as resistncias parasitas do modelo.
50
Ganho (db)
0 Com Rse e R2
Sem Rse e R2
50
Valores usados:
-100 Vi=100 rm=0
Ro=10 =0,5
0
Rse=0,3
Fase
Po=250W
100
rt=0,1 rd=0,3
L=10mH
-200 C=100uF
3 4 5
10 100 1 .10 1 .10 1 .10
f (Hz)
Figura 9.16 Diagramas de Bode relativos figura 9.15.
Do modelo, vin(s) = vi(s) e iin(s) = ia(s). Admitindo um ciclo de trabalho constante (d = 0), tem-se:
ia = D ic (9.50)
http://www.dsce.fee.unicamp.br/~antenor 9-11
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio
s C Ro R 1
se + + 1
i c (s) L C (Ro + R se ) Ro s C Ro
= (9.51)
D v i (s) 2 L + C (Ro (R 1 + R se ) + R 1 R se ) R 1 + Ro
s +s +
L C (Ro + R se ) L C (Ro + R se )
L + C ( Ro ( R1 + R se ) + R1 R se ) R1 + Ro
E = s2 + s + (9.52)
L C ( Ro + R se ) L C ( Ro + R se )
v i (s) 1 E C L (Ro + R se )
Z in = = 2 (9.53)
i a (s) D 1 + s C (Ro + R se )
v (s) 1
Z out = o // Ro // R se + (9.54)
i c (s) s C
Do diagrama de blocos,
v o (s)
= s L + R1 (9.55)
i c (s)
http://www.dsce.fee.unicamp.br/~antenor 9-12
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio
Ro R 1 s L
1 + [1 + s C R se ]
L C (Ro + R se ) R1
Z out = (9.56)
E
[9.1] Vorprian, V.: Simplify PWM Converter Analysis Using a PWM Switch Model. PCIM,
March 1990, pp. 10-15.
http://www.dsce.fee.unicamp.br/~antenor 9-13
Fontes Chaveadas - Cap. 10 Projeto de Sistemas de ControleLinear para Fontes Chaveadas J. A. Pomilio
a) Tipo 1
10
Cf
Ri
ve - v v c( ) 1
c
Tenso de erro +
ve=-(Vr-vo) 0.1 4 5
1000 1 10 1 10
Figura 10.1 Compensador Tipo 1 e respectivo diagrama de ganho
1 v e (t )
v c (t) =
Cf R i dt (10.1)
Este circuito apresenta um plo na origem, o que significa uma defasagem constante de
-90 e uma atenuao de 20 dB/dec. A funo de transferncia e a frequncia de ganho unitrio
so, respectivamente:
v c (s) 1
= (10.2)
v e (s) R i Cf s
http://www.dsca.fee.unicamp.br/~antenor 10-1
Fontes Chaveadas - Cap. 10 Projeto de Sistemas de ControleLinear para Fontes Chaveadas J. A. Pomilio
1
fc = (10.3)
2 R i C f
b) Tipo 2
R2 C1
C2
ve R1
- vc
Tenso de erro
ve=-(Vr-vo) +
v c (s) 1 + s C1 R 2
= (10.4)
v e (s) s R1 (C1 + C 2 + s R 2 C1 C 2 )
R2
O ganho AV dado por: AV =
R1
0d
Fase (graus)
-100d
Ganho (dB)
-20 dB/dec
AV
1
fz = (10.5)
2 R 2 C1
C1 + C 2 1
fp2 = se C1 >> C 2 (10.6)
2 R 2 C1 C 2 2 R 2 C 2
http://www.dsca.fee.unicamp.br/~antenor 10-2
Fontes Chaveadas - Cap. 10 Projeto de Sistemas de ControleLinear para Fontes Chaveadas J. A. Pomilio
c) Tipo 3
Este circuito, mostrado na figura 10.4, apresenta 2 zeros e 3 plos (sendo um deles na
origem). Isto cria uma regio em que o ganho aumenta (o que pode melhorar a resposta
dinmica), havendo ainda um avano de fase.
R2
AV1 = (10.7)
R1
R 2 (R 1 + R 3 ) R 2
AV2 = se R 1 >> R 3 (10.8)
R1 R 3 R3
C3 R3 R2 C1
C2
ve R1
- vc
Tenso de erro
+
ve=-(Vr-vo)
1
f1 = (10.9)
2 R 2 C1
1 1
f2 = (10.10)
2 C 3 (R 1 + R 3) 2 C 3 R 1
1
f3 = (10.11)
2 C3 R 3
C1 + C 2 1
f4 = se C1 >> C 2 (10.12)
2 C1 C 2 R 2 2 C 2 R 2
Fase (graus)
-100
Ganho (dB)
AV2
-20 dB/dec +20 dB/dec
-20 dB/dec
AV1
http://www.dsca.fee.unicamp.br/~antenor 10-3
Fontes Chaveadas - Cap. 10 Projeto de Sistemas de ControleLinear para Fontes Chaveadas J. A. Pomilio
d) O fator k
O fator k uma ferramenta matemtica para definir a forma e a caracterstica da funo
de transferncia. Independente do tipo de controlador escolhido, o fator k uma medida da
reduo do ganho em baixas frequncias e do aumento de ganho em altas frequncias, o que se
faz controlando a alocao dos plos e zeros do controlador, em relao frequncia de
cruzamento do sistema (fc).
Para um circuito do tipo 1, k vale sempre 1. Para o tipo 2, o zero colocado um fator k
abaixo de fc, enquanto o plo fica um fator k acima de fc. No tipo 3, um zero duplo est
alocado um fator k abaixo de fc, e o plo (duplo), k acima de fc.
Sendo fc a mdia geomtrica entre as alocaes dos zeros e plos, o pico do avano de
fase ocorrer na frequncia de corte, o que melhora a margem de fase.
Seja o avano de fase desejado. Para um circuito do tipo 2, o fator k dado por:
k = tg + (10.13)
2 4
k = tg + (10.14)
4 4
Avano
de fase Tipo 3
(graus) 150
100
Tipo 2
50
0 4
1 10 100 1000 1 10
Fator k
Figura 10.6 Avano de fase para diferentes compensadores.
http://www.dsca.fee.unicamp.br/~antenor 10-4
Fontes Chaveadas - Cap. 10 Projeto de Sistemas de ControleLinear para Fontes Chaveadas J. A. Pomilio
Tipo 1:
1
UGF = (10.15)
2 C f R i G
Tipo 2:
1
UGF = (10.16)
2 R 1 (C1 + C 2 )
1
C2 = (10.17)
2 f G k R1
C1 = C 2 (k 2 1) (10.18)
k
R2 = (10.19)
2 f C1
Tipo 3:
1
UGF = (10.20)
2 R 1 (C1 + C 2 )
1
C2 = (10.21)
2 f G R1
http://www.dsca.fee.unicamp.br/~antenor 10-5
Fontes Chaveadas - Cap. 10 Projeto de Sistemas de ControleLinear para Fontes Chaveadas J. A. Pomilio
C1 = C 2 (k 1) (10.22)
k
R2 = (10.23)
2 f C1
R1
R3 = (10.24)
k 1
1
C3 = (10.25)
2 f R3 k
10.2 Exemplo 1
Considere um conversor em meia ponte, operando a 20 kHz, cuja funo de
transferncia apresenta os diagramas de Bode (vo(s)/vc(s)) mostrados na figura 10.7.
Determinar um compensador para que se tenha uma margem de fase de 60.
Figura 10.7 Diagramas de Bode de conversor meia-ponte (tipo abaixador de tenso). Vi=20 V,
Rse=0,12 , Ro=4 , Vs=5 V, L=250 uH, C=100 uF.
Soluo:
A frequncia de corte em malha fechada ser de 4 kHz.
Nesta frequncia, o sistema apresenta uma atenuao de 12 dB. Assim, o compensador
deve ter um ganho de 12 dB (4 vezes).
Ainda em 4 kHz, a defasagem provocada pelo sistema de 155. O avano de fase
necessrio :
Avano = 60 - (-155) - 90 = 125
Isto significa que devemos usar um controlador do tipo 3.
Usando as curvas mostradas anteriormente, determinamos um fator k = 16.
Os componentes so agora calculados, arbitrando um valor para R1 de 10 k.
C2 = 1 nF
C1 = 15 nF
R2 = 10,6 k
R3 = 667
C3 = 15 nF
O zero duplo estar alocado em 1 kHz, enquanto o plo duplo estar em 16 kHz.
http://www.dsca.fee.unicamp.br/~antenor 10-6
Fontes Chaveadas - Cap. 10 Projeto de Sistemas de ControleLinear para Fontes Chaveadas J. A. Pomilio
50d 40
Ganho (dB)
30
0d
20
-50d
10
Fase (graus)
-100d 0
10Hz 100Hz 1.0KHz 10KHz 100KHz
Figura 10.8 Diagrama de Bode do compensador tipo 3.
http://www.dsca.fee.unicamp.br/~antenor 10-7
Fontes Chaveadas - Cap. 10 Projeto de Sistemas de ControleLinear para Fontes Chaveadas J. A. Pomilio
10.3 Exemplo 2
Consideremos um conversor elevador de tenso, operando no modo de conduo
contnua. Como j foi visto no captulo anterior, neste caso tem-se um sistema que apresenta
um zero no semi-plano direito, sendo de difcil controle.
A frequncia de corte escolhida de 400 Hz, quando a fase de 219. Para obter uma
margem de fase de 30, o avano de fase necessrio de 159, devendo-se usar um
compensador tipo 3. O fator k vale 118, e os componentes do compensador esto mostrados na
figura 10.15. O indutor do conversor de 10 mH, o capacitor de 100 uF e a carga de 100
ohms. A tenso de entrada de 100 V e a de sada de 200 V, com uma largura de pulso de
0,5. A onda triangular tem amplitude de 10 V.
A figura 10.11 mostra a resposta do sistema sem o compensador, assim como a resposta
em frequncia do compensador, obtida a partir do circuito cujos parmetros esto mostrados na
figura 10.12.
A figura 10.13 mostra a resposta do sistema completo, em malha aberta, sendo possvel
verificar que so atendidas as especificaes de projeto. No entanto, a resposta do sistema no
ser ditada por este resultado, uma vez que h situaes muito mais crticas na faixa de baixa
frequncia, na qual o ganho resultante inferior a 0 dB. Ou seja, o sistema s ter capacidade
de resposta numa faixa de frequncia abaixo de 1 Hz.
Na figura 10.14 tem-se a resposta no tempo a uma mudana de 2,5% na referncia,
podendo-se notar a variao da sada inicialmente no sentido oposto ao desejado (sistema de
fase no mnima) e o comportamento estvel, mas subamortecido e o longo tempo de
estabilizao, devido ao baixo ganho em baixas frequncias.
http://www.dsca.fee.unicamp.br/~antenor 10-8
Fontes Chaveadas - Cap. 10 Projeto de Sistemas de ControleLinear para Fontes Chaveadas J. A. Pomilio
100 100
Fase (graus)
Ganho (dB)
0 50
Ganho (dB)
-100 0
Fase (graus)
-50
-200
-100
100mHz 10Hz 1.0KHz 100KHz
1.0Hz 100Hz 10kHz
100Hz 10kHz
100mHz 1.0Hz 10Hz 1.0KHz 100KHz
1-s*100U*4
10
o
s*s*1u+s*100u+4
1511
R2 C1 2.86u
R3 C3
C2
855 43n 24.2n
e 0 c
-
Compensador
-
+
R1 100k
+
E1
tipo 3
V3
+-
Referncia
0
Figura 10.12 Diagrama do conversor boost simulado, incluindo o compensador.
100
Ganho (dB)
-100
Fase (graus)
-200
-300
-400
100mHz 10Hz 1.0KHz 100KHz
1.0Hz 100Hz 10kHz
http://www.dsca.fee.unicamp.br/~antenor 10-9
Fontes Chaveadas - Cap. 10 Projeto de Sistemas de ControleLinear para Fontes Chaveadas J. A. Pomilio
210.0V
200.0V
220V
200V
H. D. Venable: "The k-factor: A New Mathematical Tool for Stability Analysis and Synthesis"
Proc. of Powercon 10, March 22-24, 1983, San Diego, USA.
http://www.dsca.fee.unicamp.br/~antenor 10-10
Fontes Chaveadas - Cap. 10 Projeto de Sistemas de ControleLinear para Fontes Chaveadas J. A. Pomilio
10.5 Exerccios
http://www.dsca.fee.unicamp.br/~antenor 10-11
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio
Osc. S
Tcnica de controle Osc. Osc.
(esquemtico) MLP S I
R
vc Q
vc R
MLP
Ref.
Formas de onda
http://www.dsce.fee.unicamp.br/~antenor 11-1
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio
T1
Vi (ac)
Retificador e Vo
Retificador de Elementos de
Filtro de
entrada e filtros Chaveamento
Sada
T2
Amplif. de erro e
Controlador MLP
T1
Vi (ac)
Retificador e Vo
Retificador de Elementos de
Filtro de
entrada e filtros Chaveamento
Sada
Ampl.
Ref erro
http://www.dsce.fee.unicamp.br/~antenor 11-2
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio
11.2 TL494
5
.
R
C
Oscilador
FF . Q1
.
. .
Comparador Q
com tempo morto CK
. 4
- Q
.
0,12V
0,7V
+
. Q2
.
-
0,7mA
+
MLP
+
-
1 . +
2-
GND
Referncia
Vref
Vcc
12
Amplif. de erro
7 5V
1 2 3 15 16 14
O TL494 possui 2 sadas, com deslocamento de 180 eltricos, de modo a ser possvel
o acionamento de uma topologia tipo push-pull. Caso ambas sadas sejam conectadas em
paralelo, tem-se um acionamento para um conversor de uma nica chave.
A onda dente de serra utilizada para gerar o sinal MLP vem de um oscilador interno
cuja frequncia determinada por um par RC conectado externamente.
O sinal MLP obtido pela comparao da tenso sobre o capacitor (dente de serra)
com o sinal proveniente de um dos sinais de controle. A cada subida do sinal MLP altera-se o
estado do flip-flop, de modo a selecionar uma das sadas a cada perodo do oscilador. Uma
operao lgica entre o sinal MLP e as sadas do FF, enviada s sadas. Alm disso, um
sinal de controle de modo de sada (pino 13) faz com que, quando em nvel alto, as sadas
sejam adequadas a um conversor push-pull. Quando em nvel baixo, ambas as sadas variam
simultaneamente, uma vez que os sinais do FF ficam inibidos.
O sinal MLP depende ainda de um comparador que determina o tempo morto, ou seja,
uma largura de pulso mxima em cada perodo, o que garante um intervalo de tempo em que
ambas as sadas esto desligadas. Em uma topologia push-pull ou em ponte isto impede a
conduo simultnea de ambas as chaves, o que colocaria em curto-circuito a fonte. Uma
tenso interna de 120 mV associada entrada de tempo morto garante um valor mnimo de
cerca de 4%, limitando assim o ciclo de trabalho mximo a 96%. Um potencial mais elevado
conectado a este pino (4), aumenta o tempo morto, numa faixa de variao de 0 a 3,3 V
(tempo morto de 100%).
A regulao da tenso de sada usualmente feita por meio dos amplificadores de
erro, com o sinal de realimentao disponvel no pino 3. Os 2 amplificadores de erro podem
ser usados para fazer a realimentao de tenso e limitar a corrente pelo circuito. As sadas
dos amplificadores esto conectadas de modo a que o sinal na entrada do comparador MLP
(pino 3) seja determinado pelo amplificador que apresentar a tenso mais elevada, o que leva
http://www.dsce.fee.unicamp.br/~antenor 11-3
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio
menor largura de pulso nas sadas. A tenso neste pino encontra-se entre 0,5 e 3,5 V. O CI
dispe de uma fonte de referncia interna de 5 V
11.3 UC1840
Parada ext.: 4
Comp. + 6: Limiar de
R
+ Comp. limite de corrente
S Erro
Latch
http://www.dsce.fee.unicamp.br/~antenor 11-4
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio
Entrada cc
Rr Rin N3
Entrada ca +Vin N1
Vref
R4 16 15
Cin N4
11
Rt Ger.
Vref
9 Rampa 10
Osc.
Ct Cr N5
N2
+Vin
R1
Rf Cf 1 Drive
17
Rb Cd
14
R5 Vref
18 Ampl.
PWM 12
Erro
2 Vref Rd
R6 R8
sub-tenso
R2
6
sobre-tenso 3 7
Limite
R3 corrente
R7
Rs
Stop 4 Rcs
Remoto Partida 8
Reset 5 Suave
13 Rdc
UC1804 Cs
dv V ( linha )
= (11.1)
dt R R C R
http://www.dsce.fee.unicamp.br/~antenor 11-5
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio
11.4 UC1524A
http://www.dsce.fee.unicamp.br/~antenor 11-6
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio
Vin
15
. + 5V
Referncia 16
Vref
. .
3 Flip-
. . .
Rt Clock Flop Ea
11
6 Osc.
Ct
7
R
. 13
Cb
.
+ Eb
Compensao PWM 14
- S Latch
9 Ampl. Erro
Inv.
N. Inv.
1 -
+
. 8
GND
4
200mV
-
+
. 1k 10
Shutdown
5
Limite de corrente . 10k
http://www.dsce.fee.unicamp.br/~antenor 11-7
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio
11.5 UC1846
Este CI, mostrado na figura 11.7, adequado ao controle no modo corrente [11.1].
Possui uma fonte interna de referncia de 5,1 V +1%, usada tambm para alimentar
circuitos de baixo consumo. Um gerador de rampa, com frequncia fixa, determinada por um
par RC conectado externamente (pinos 9 e 8), pode produzir um sinal de 1 MHz. Um sinal de
sincronismo fornecido no pino 10. O sinal de sada do oscilador tem um tempo baixo
mnimo, o qual inibe ambas as sadas durante um intervalo, garantindo um tempo morto
mnimo. A durao deste intervalo depende tambm do resistor e do capacitor do oscilador,
sendo coincidente com o intervalo de diminuio da tenso da onda dente de serra.
Vin . + 5,1 V
Vref
.
15 Referncia 2
Vc
. .
Sub-
tenso 13
Sada
Sinc. Q
.
10 T 11 A
FF
Rt Clock Q
..
9 Osc.
Ct
8
Comp.
. . Sada
.
B
3 - PWM 14
X3 +
+ R GND
S 12
4 - S Q
Sensor de corrente
0,5 mA
0,5V
. .
1 Limite de
Corrente
6
Ampl. Erro
-
. . +
-
16
Shutdown
+ 350mV 6k
5 Comp.
7 Compensao
Figura 11.7 Diagrama de blocos do UC1846
http://www.dsce.fee.unicamp.br/~antenor 11-8
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio
Rs Sada
+ 4
X3
+ Rs - 3
3
X3
-
(c)
4
(a)
+ 4 I
X3
+ - 3
Cf Rs
3
X3 Trafo de corrente
-
4
(d)
Spike
(b)
http://www.dsce.fee.unicamp.br/~antenor 11-9
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio
11.6 GP605
1 Sobretenso 12
RSD Soft-start
Subtenso
Soft-start
Remoto
15
UV/OV
13
VCO
14 VCO Monoestvel
R
11 3
C 5V Vref
9
Ton
8
Out A
10 FF
Seq.
6
Out B
5
GND
http://www.dsce.fee.unicamp.br/~antenor 11-10
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio
http://www.dsce.fee.unicamp.br/~antenor 11-11
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio
[11.1] Linear/Switchmode Voltage Regulator Handbook, Motorola Inc., 4 Ed., 1989, USA
http://www.dsce.fee.unicamp.br/~antenor 11-12
Fontes Chaveadas - Cap. 12 Caracterizao de Fontes Chaveadas J. A. Pomilio
Este teste determina o intervalo de tempo no qual a sada capaz de manter a corrente
nominal de sada quando ocorre uma interrupo na alimentao.
Esta interrupo na alimentao do equipamento pode ter origem em manobras de
equipamentos alimentados pela mesma rede, causando uma queda na tenso CA (ou CC) com
durao maior que 1/2 ciclo (8,33 ms).
O desempenho esperado determina a energia a ser acumulada nos capacitores a serem
utilizados na entrada e na sada do equipamento, o que pode levar a valores muito maiores do que
os necessrios para a operao em regime, ou seja, apenas para reduzir a ondulao de tenso
advinda do chaveamento.
A figura 12.2 indica o procedimento de teste.
http://www.dsce.fee.unicamp.br/~antenor 12-1
Fontes Chaveadas - Cap. 12 Caracterizao de Fontes Chaveadas J. A. Pomilio
Figura 12.1 Envelope de tolerncia de tenso tpico para sistema de tecnologia da informao
(curva CBEMA superior e curva ITIC inferior).
http://www.dsce.fee.unicamp.br/~antenor 12-2
Fontes Chaveadas - Cap. 12 Caracterizao de Fontes Chaveadas J. A. Pomilio
+ +
Fonte
carga
Vi sob teste nominal
osciloscpio
- -
Tenso de entrada
100%
0
Tempo de sustentao
Vo Vomin
Vo max Vomin
Regula o de Linha = 100 (12.1)
Voideal
+ +
Fonte
Carga
Vi V sob teste nominal Vo
ajustvel
- -
http://www.dsce.fee.unicamp.br/~antenor 12-3
Fontes Chaveadas - Cap. 12 Caracterizao de Fontes Chaveadas J. A. Pomilio
Este teste mede a alterao na tenso de sada em resposta a uma mudana na corrente
mdia de cada sada da fonte.
O teste feito com tenso nominal na entrada. Cada sada medida com 50% e com 100%
da corrente nominal.
Vo max Vomin
Regula o de carga = 100 (12.2)
Voideal
+ +
Fonte
1/2
Vi sob teste carga Vo
nominal 1/2
nominal carga
nominal
- -
Embora este parmetro no seja usualmente publicado, ele uma informao interessante,
especialmente para o projetista, uma vez que permite verificar o desempenho do sistema de
controle utilizado.
basicamente um teste para medir o tempo necessrio para que a realimentao corrija a
tenso de sada na ocorrncia de uma variao em degrau na carga.
Este um parmetro que pior nas fontes chaveadas do que nas lineares, dada a limitao
(ao inverso da frequncia de chaveamento) no mnimo tempo de resposta.
Em geral so necessrios alguns ciclos para que ocorra a correo desejada. Isto ocorre
principalmente por que o filtro de sada impede uma resposta rpida mudana na carga, sendo
necessrio algum tempo para que todo o sistema atinja o novo ponto de operao e possa corrigir a
sada.
Tempos muito longos podem indicar um ganho CC muito baixo e ainda uma frequncia de
corte muito reduzida. Quanto mais os parmetros do compensador so ajustados para uma situao
conservativa em termos de estabilidade, pior a resposta dinmica.
A figura 12.5 mostra o arranjo para a realizao do teste.
http://www.dsce.fee.unicamp.br/~antenor 12-4
Fontes Chaveadas - Cap. 12 Caracterizao de Fontes Chaveadas J. A. Pomilio
+ +
Fonte
1/2
Vi sob teste carga
nominal 1/2
nominal carga
nominal
osciloscpio
- -
carga
100%
50%
tempo de resposta
Vo
Este teste verifica se a isolao entre a entrada, chassis e sada(s) excede um valor de
tenso mnima especificada. As tenses de teste so, tipicamente, CA (50 ou 60 Hz), podendo ser
substitudas por uma tenso CC com um valor equivalente ao pico da tenso CA.
O propsito do teste assegurar que no exista possibilidade de que tenses
potencialmente letais advindas da rede ou do prprio equipamento atinjam o usurio final do
produto.
As reas crticas para este teste so as isolaes do transformador de potncia, o
espaamento entre as trilhas da placa de circuito impresso e a isolao para o chassi.
A falha detectada caso ocorra uma corrente acima da especificada durante a aplicao da
tenso ao equipamento.
Alguns cuidados devem ser tomados durante a verificao da isolao, com o intuito de
no danificar os componentes do equipamento. Por exemplo, os fios de entrada devem ser curto-
circuitados, bem como os de sada. O uso de tenso CC mais conveniente por no permitir a
ocorrncia de fugas pelo transformador (acoplamento capacitivo), o que poderia danificar algum
componente. A figura 12.6 mostra o teste com tenso aplicada entre entrada e sada, enquanto na
figura 12.7 tem-se o teste entre entrada e chassis. Realiza-se tambm o teste entre chassis e sada.
Os componentes colocados entre os terminais de entrada ou de sada e o chassis devem
suportar uma tenso maior que a tenso de teste. Tais componentes so basicamente os capacitores
do filtro de IEM. Tambm aqui deve ser usada uma tenso CC.
A tenso de teste deve ser rampeada em um tempo sempre superior a 2 segundos, de modo
a evitar a induo de tenses elevadas no circuito.
http://www.dsce.fee.unicamp.br/~antenor 12-5
Fontes Chaveadas - Cap. 12 Caracterizao de Fontes Chaveadas J. A. Pomilio
+ +
Fonte Todas as
Entrada e retorno sob teste sadas e
curtocircuitados retornos
curtocircuitados
conjuntamente
Alta - -
Tenso
CC
+ +
Todas as
Fonte
Entrada e retorno sadas e
sob teste
Curto-circuitados retornos
curto-circuitados
conjuntamente
Alta - -
Tenso
Chassi/terra
CC
Dois tipos de interferncia devem ser considerados: a conduzida pela rede de alimentao e
a irradiada.
Diferentes normas, nacionais (VDE - Alemanha, FCC - EUA) e internacionais (CISPR -
IEC), determinam os valores limites admissveis para o rudo eletromagntico produzido pelo
equipamento. No Brasil, a adoo de normas especficas sobre este assunto est em discusso,
seguindo-se, em princpio, as normas IEC-CISPR [12-1] a [12-4].
Estas normas, alm dos limites de sinal irradiado ou conduzido, determinam os mtodos de
medida, os equipamentos de teste e classificam os produtos a serem testados em funo de suas
caractersticas prprias e do local onde devem ser utilizados (CISPR 16). Via de regra, as fontes
chaveadas so elementos internos aos equipamentos, devendo-se utilizar os limites e
procedimentos explicitados para tal equipamento.
Os limites mais severos referem-se a produtos utilizados em ambientes "domsticos"
(classe B), o que significa que so alimentados por uma rede na qual existem usurios que no so
indstrias ou estabelecimentos comerciais. Ambientes industriais e comerciais tm seus
equipamentos includos na chamada classe A.
No que se refere IEM conduzida, equipamentos de informtica possuem suas normas
(CISPR 22), enquanto os aparelhos de uso industrial, cientfico e mdico (ISM), so regulados
pela CISPR 11. Aparelhos eletrodomsticos so controlados pela CISPR14.
De modo simplificado, os testes de IEM irradiada devem ser feitos em ambientes
anecicos, quer seja um campo aberto ou uma cmara especial. J as medidas de IEM conduzida
fazem uso de uma impedncia artificial de linha, sobre a qual se realiza a medida dos sinais de alta
frequncia injetados pelo equipamento.
http://www.dsce.fee.unicamp.br/~antenor 12-6
Fontes Chaveadas - Cap. 12 Caracterizao de Fontes Chaveadas J. A. Pomilio
Limite
dB(uV) Medidas distncia de 10 m
50
40 37dB
30
Figura 12.8 Limites de IEM irradiada para equipamento ISM, grupo 1, classe B
http://www.dsce.fee.unicamp.br/~antenor 12-7
Fontes Chaveadas - Cap. 12 Caracterizao de Fontes Chaveadas J. A. Pomilio
. L1
. L2
. 9 a 150 kHz
L1=250uH
150kHz a 30MHz
L1=0
C1 C2 C3 Fonte L2=50uH L2=50uH
C1=4uF C1=0
Rede Vo C2=8uF C2=1uF
CA R1 R2 R3 C3=250nF C3=100nF
.. . . R1=10
R2=5
R3=1k
R2=0
R3=1k
Analisador
de Espectro
(50 ohms)
http://www.dsce.fee.unicamp.br/~antenor 12-8
Fontes Chaveadas - Cap. 12 Caracterizao de Fontes Chaveadas J. A. Pomilio
dBuV
100
90
80
70
60 Classe A
50 Classe B
Figura 12.10 Limites de IEM conduzida pela norma CISPR 11 (equipamentos de uso Industrial,
Cientfico e Mdico - ISM)
A reduo dos nveis de IEM conduzida pode ser obtida com o uso de filtros de linha
[12.6]. Seu objetivo criar um caminho de baixa impedncia de modo que as componentes de
corrente em alta frequncia circulem por tais caminhos, e no pela linha. Devem-se considerar 2
tipos de corrente: a simtrica e a assimtrica.
No caso de correntes simtricas (ou de modo diferencial), sua existncia na linha de
alimentao se deve ao prprio chaveamento da fonte. A figura 12.11 mostra esta situao. A
reduo da circulao pela linha pode ser obtida pelo uso de um filtro de segunda ordem, com a
capacitncia oferecendo um caminho de baixa impedncia para a componente de corrente que se
deseja atenuar. Os indutores criam uma oposio fuga da corrente para a rede. Em 60 Hz a queda
sobre tais indutncias deve ser mnima.
J para as correntes assimtricas (ou de modo comum), como sua principal origem est no
acoplamento capacitivo do transistor com o terra, a reduo se faz tambm com um filtro de
segunda ordem. No entanto, o elemento indutivo deve ser do tipo acoplado e com polaridade
adequada de enrolamentos, de modo que represente uma impedncia elevada para correntes
assimtricas, mas no implique em nenhuma impedncia para a corrente simtrica. Os capacitores
fornecem o caminho alternativo para a passagem de tal componente de corrente.
rede
.. fonte
aterramento
Filtro de linha
http://www.dsce.fee.unicamp.br/~antenor 12-9
Fontes Chaveadas - Cap. 12 Caracterizao de Fontes Chaveadas J. A. Pomilio
[12.1] CISPR specification for radio interference measuring apparatus and measurement
methods. International Electrotechnical Comission, International Special Committee on
Radio Interference, CISPR 16, second edition, 1987.
[12.6] Nave, Mark J.: Power Line Filter Design for Switched-Mode Power Supplies. Van
Nostrand Reinhold, New York, 1991.
http://www.dsce.fee.unicamp.br/~antenor 12-10
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio
Um diodo semicondutor uma estrutura P-N que, dentro de seus limites de tenso e de
corrente, permite a passagem de corrente em um nico sentido. Detalhes de funcionamento, em
geral desprezados para diodos de sinal, podem ser significativos para componentes de maior
potncia, caracterizados por uma maior rea (para permitir maiores correntes) e maior
comprimento (a fim de suportar tenses mais elevadas). A figura 13.1 mostra, simplificadamente,
a estrutura interna de um diodo.
Juno metalrgica
P + + + + + + + _ _ + + _ _ _ _ _ _N _
++++++++ _ _ + + _ _ _ _ _ _ _
++++++++ _ _ + Anodo Catodo
+ _ _ _ _ _ _ _
++++++++ _ _ _ _ _ _ _ _ _
+ +
++++++++ _ _ + + _ _ _ _ _ _ _
+ Difuso
_
0 Potencial
1u
http://www.dsce.fee.unicamp.br/~antenor 13-1
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio
P+ 10e19 cm-3 10 u
Vfp Von t4 t5
vD
_ Vrp
N 10e14 cm-3 Depende -Vr t2
da tenso
+Vr
vi
vD -Vr
250 u
N+ 10e19cm-3
substrato
iD
vi R
Catodo
Figura 13.2. Estrutura tpica de diodo de potncia e formas de onda tpicas de comutao de
diodo de potncia.
http://www.dsce.fee.unicamp.br/~antenor 13-2
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio
Durante t1, remove-se a carga acumulada na regio de transio. Como ainda no houve
significativa injeo de portadores, a resistncia da regio N- elevada, produzindo um pico de
tenso. Indutncias parasitas do componente e das conexes tambm colaboram com a sobre-
tenso. Durante t2 tem-se a chegada dos portadores e a reduo da tenso para cerca de 1V. Estes
tempos so, tipicamente, da ordem de centenas de ns.
No desligamento, a carga espacial presente na regio N- deve ser removida antes que se
possa reiniciar a formao da barreira de potencial na juno. Enquanto houver portadores
transitando, o diodo se mantm em conduo. A reduo em Von se deve diminuio da queda
hmica. Quando a corrente atinge seu pico negativo que foi retirado o excesso de portadores,
iniciando-se, ento, o bloqueio do diodo. A taxa de variao da corrente, associada s indutncias
do circuito, provoca uma sobre-tenso negativa.
Diodos rpidos possuem trr da ordem de, no mximo, poucos micro-segundos, enquanto
nos diodos normais de dezenas ou centenas de micro-segundos.
O retorno da corrente a zero, aps o bloqueio, devido sua elevada derivada e ao fato de,
neste momento, o diodo j estar desligado, uma fonte importante de sobre-tenses produzidas
por indutncias parasitas associadas aos componentes por onde circula tal corrente. A fim de
minimizar este fenmeno foram desenvolvidos os diodos soft-recovery, nos quais esta variao
de corrente suavizada, reduzindo os picos de tenso gerados.
A figura 13.3 mostra resultados experimentais de um diodo de potncia lento
(retificador) em um circuito como o da figura 13.2, no qual a indutncia desprezvel, como se
nota na figura (a), pela inverso quase imediata da polaridade da corrente. A corrente reversa
limitada pela resistncia presente no circuito. J na entrada em conduo, a tenso aplicada ao
circuito aparece instantaneamente sobre o prprio diodo, o que contribui para limitar o
crescimento da corrente. Quando esta tenso cai, a corrente vai assumindo seu valor de regime.
(a) (b)
c)
Figura 13.3 - Resultados experimentais das comutaes de diodos: (a) desligamento de diodo
lento; (b) entrada em conduo de diodo lento; (c) desligamento de diodo rpido.
http://www.dsce.fee.unicamp.br/~antenor 13-3
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio
contato Al Al contato
retificador hmico
SiO2
N+
Tipo N
Substrato tipo P
Figura 13.4 - Diodo Schottky construdo atravs de tcnica de CIs e formas de onda tpicas no
desligamento.
http://www.dsce.fee.unicamp.br/~antenor 13-4
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio
Rc saturao
quase-saturao
Vcc
J2 J1 Ic
C R
N+ N- P N+ Vcc/R
Ib
C - - E
regio ativa Vcc
- -
B
Vce
Vb E
B
Rb corte
Vcc Vce
Figura 13.5 - Estrutura bsica de transistor bipolar tipo NPN, seu smbolo e caracterstica esttica
com carga resistiva.
http://www.dsce.fee.unicamp.br/~antenor 13-5
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio
O uso preferencial de TBP tipo NPN se deve s menores perdas em relao aos PNP, o
que ocorre por causa da maior mobilidade dos eltrons em relao s lacunas, reduzindo,
principalmente, os tempos de comutao do componente.
Ib2
dib/dt
dib/dt
Ibr
Figura 13.6 Forma de onda de corrente de base recomendada para acionamento de TBP.
D1
D2
D3
Figura 13.7 Arranjo de diodos para evitar saturao.
T1
T2
http://www.dsce.fee.unicamp.br/~antenor 13-6
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio
13.4 MOSFET
Vdd
Vgs
G
S +++++++++++++++
- - - - - - - - - - - - - - - -- - - - - - - -
- - - - - - - - - - - - - - -- - - - - -
N+ ----------------
- - - - - - - -- - - --
-Id -Id D
N- G
N+ S
Smbolo
D
SiO2
metal
Figura 13.9 Estrutura bsica de transistor MOSFET.
http://www.dsce.fee.unicamp.br/~antenor 13-7
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio
Id
regio
resistiva Vgs3
regio ativa
Vgs2
Vgs1
Vdso
Vds
vgs3>Vgs2>Vgs1
Figura 13.10 Caracterstica esttica do MOSFET.
log Id
Id pico
Id cont
A
B
C
http://www.dsce.fee.unicamp.br/~antenor 13-8
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio
V gg
V+
Io
V gs Df
V+
V th
C gd
Id Id=I V dd
V ds Cds
Rg
V ds
V ds V gs
V gg
C gs Id
td
CA R G A IN D U TIV A
Figura 13.12 Formas de onda na entrada em conduo de MOSFET com carga indutiva.
b) Desligamento
O processo de desligamento semelhante ao apresentado, mas na ordem inversa. O uso de
uma tenso Vgg negativa apressa o desligamento, pois acelera a descarga da capacitncia de
entrada.
Quando em conduo, os MOSFETs no apresentam cargas minoritrias estocadas, ou
seja, no h acmulo de eltrons na regio P, nem de lacunas na regio N. A conduo feita
toda com base na formao do canal, assim que o canal se desfaz, pela retirada da polarizao do
gate, a conduo cessa.
C [nF]
C [nF]
4
Ciss 4
Cgs
3
3
Cos Cds
2
2
1
Crss 1 Cgd
0
0
0 10 20 30 40 Vds 0 10 20 30 40 Vds
Figura 13.13 Capacitncias de transistor MOSFET.
http://www.dsce.fee.unicamp.br/~antenor 13-9
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio
G a te
E m is s o r
N+ J3 N+
C
P
J2 B
N-
E
N+
J1
P+
C o le to r
S iO 2
m e ta l
Figura 13.14 Estrutura bsica de IGBT.
http://www.dsce.fee.unicamp.br/~antenor 13-10
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio
13.7.1 Desligamento
Objetivo: atrasar o crescimento de Vce (figura 13.15)
Quando Vce comea a crescer, o capacitor Cs comea a se carregar (via Ds), desviando
parcialmente a corrente, reduzindo Ic. Df s conduzir quando Vce>Vcc.
Quando o transistor ligar o capacitor se descarregar por ele, com a corrente limitada por
Rs. A energia acumulada em Cs ser, ento, dissipada sobre Rs.
Sejam as formas de onda mostradas na figura 13.16. Considerando que Ic caia linearmente
e que IL constante, a corrente por Cs cresce linearmente. Fazendo-se com que Cs complete sua
carga quando Ic=0, o pico de potncia se reduzir a menos de 1/4 do seu valor sem circuito
amaciador.
http://www.dsce.fee.unicamp.br/~antenor 13-11
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio
Io
log
Lcarg Df sem
Io
Cs
R
carg
Vcc
Ic
Cs Vcs Vcc log
Vce
Ds Rs
Ic Vcc Ic Vcc
Io
Vce Vce
Io.Vcc
P P
tfi
Figura 13.16 Formas de onda no desligamento sem e com o circuito amaciador.
Cs Vcc 2
PRs = fs (13.2)
2
fs a frequncia de chaveamento,
Idpico a mxima corrente de pico repetitiva suportvel pelo transistor
min o mnimo ciclo de trabalho especificado para o conversor (tipicamente alguns %, para
fontes de tenso ajustvel).
As figuras a seguir mostram o efeito da incluso de um snubber de desligamento em um
conversor buck..
http://www.dsce.fee.unicamp.br/~antenor 13-12
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio
Figura 13.17 De cima para baixo:Tenso VDS, corrente ID (invertida) e potncia instantnea no
transistor (invertida).
Figura 13.18 Detalhe do desligamento (esq.) e entrada em conduo (dir), sem snubber.
Figura 13.19 Detalhe do desligamento (esq.) e entrada em conduo (dir), com snubber.
http://www.dsce.fee.unicamp.br/~antenor 13-13
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio
Df Ds Rs
Vcc
Ls
carga
Bimal K. Bose Power Electronics - A Technology Review, Proceedings of the IEEE, vol 80,
no. 8, August 1992, pp. 1303-1334.
C. G. Steyn; J. D. van Wyk: Ultra Low-loss Non-linear Turn-off Snubbers for Power Electronics
Switches. I European Conference on Power Electronics and Applications, 1985.
http://www.dsce.fee.unicamp.br/~antenor 13-14
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio
13.9 Exerccios
http://www.dsce.fee.unicamp.br/~antenor 13-15
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio
2 ohms
Vi
L
3) Considere o circuito abaixo e a forma de onda da corrente pelo transistor. Esboce, indicando os
valores pertinentes, as formas de onda das tenses vd, vo e da corrente pelo diodo. Considere que
o diodo se comporta como uma chave que no apresenta queda de tenso quando conduz e que
muda de estado instantaneamente.
iT iT 50A
100nH
vd
20V vo 30A
0,1uH
0
1us t
200ns
http://www.dsce.fee.unicamp.br/~antenor 13-16