Prueba FINAL Tipo

ASIGNATURA : LABORATORIO DE ELECTRONICA

CODIGO : 11021-Coordinaciones todas
Fecha : Junio 2014

Nombre del Alumno: ______________________________

NOTA: Todas las preguntas estn relacionadas con anexo adjunto en que se incluyen las
figuras, tablas y grficos usados en las experiencias (pag. 1 a 27)

I.- Aseveraciones para contestar V = verdadero o F = falso.

(2 puntos)
Obs.: Si no sabe o no est seguro NO CONTESTE.
Por cada respuesta MALA se descuenta una respuesta Buena.
Sern 20 preguntas en la prueba FINAL
Aqu, a modo de muestra, se incluyen 5.
Aseveracin
Resp. N Pgina Figura N
El valor de Vo se visualizar y medir en M1 con un
osciloscopio. M2 no est conectado, V2 = 15V. Para los
1 1a2 1.1 valores de componentes indicados se obtendr
prcticamente los mismos resultados si se usa la
sonda en 10:1 como si se usa la sonda en 1:1.
En este filtro que es menos selectivo, de bajo Q, su
ancho de banda era muy estrecho. Por esto, al aplicar
2 4a6 3.6.2 en la entrada una onda cuadrada de frecuencia igual a
la frecuencia de resonancia (fo), la salida fue cuadrada
y de frecuencia igual a la de resonancia fo.
El condensador C2 est calculado para que sea corto
Grficos 8
circuito a frecuencias muy bajas de modo que se
3 9 y 10 y figura
produzca realimentacin slo dependiente de R3 y R4
5.4
desde la salida a la entrada inversora.
En este comparador de magnitud de 4 bits, basta con
4 12 a 14 74LS85 que A3<B2 para que la salida sea OA<B.

Para reflejar en la salida el nmero 6, en cdigo BCD

5 20 a 22 74LS147 negado, es condicin necesaria y suficiente que slo la
entrada 6 est en L (bajo).

II.- Seleccionar y encerrar en crculo la o las respuestas correctas.

(4 puntos)
Sern 20 preguntas en la prueba FINAL.
Aqu, a modo de muestra, se incluyen 5.
1.- Pgina 2 , circuito de la figura 2.2:
a. Por el alto rechazo de ripple del regulador LM7805, en la salida Voca es
imperceptible, ya que el ripple de Vo1 prcticamente no se transmite a la salida
b. Si la salida se abre, queda sin Rx, gracias a la presencia de Ro el regulador est
activo y el voltaje de salida permanece prcticamente constante en torno a 5 Volt.
c. Si la salida se abre, queda sin Rx, el regulador pierde su control y Vo ya no estar
en torno a 5 Volt.
d. Ninguna de las anteriores.
Pgina 1 de 2
 Prueba FINAL Tipo
ASIGNATURA : LABORATORIO DE ELECTRONICA
CODIGO : 11021-Coordinaciones todas
Fecha : Junio 2014

2.- Pgina 6 a 8, circuito de figura 4.3.

a. El circuito es un oscilador sinusoidal gracias a la realimentacin negativa, Vo, que
se produce slo en una frecuencia a travs de R1-C1 y R2-C2.
b. Es fundamental para la oscilacin que la ganancia del amplificador no inversor
Av= 1 +R3/R4, sea tal que el producto xAv sea menor que 1.
c. Los diodos zener conectados en la salida modifican la frecuencia de oscilacin del
circuito.
d. Ninguna de las anteriores.

3.- Pginas 10 a 11, figura 6.1.

a. Si Rv = R2 la seal de salida es prcticamente cuadrada con periodos de seal en alto y
bajo iguales.
b. Para obtener en la salida una onda cuadrada de la frecuencias ms Baja, se debe poner
Rv al mnimo,
c. Si R1=0, el circuito deja de producir seal de salida y podra quemarse Q14 o funcionar
mal el timer 555.
d. Ninguna de las anteriores.

4.- Pginas 15 a 20: Conversores de cdigos y Latch

a. Como en la entrada del codificador de prioridad 74LS147 hay slo 9 entradas, la hoja de
datos tiene un error al decir que es un conversor de 10 lneas a 4 lneas.
b. El decodificador 74LS42 tiene slo una salida activa en 0 cuando se aplica el cdigo
BCD a la entrada. Si se aplica el cdigo binario de entrada tambin reconoce con valor
activo en bajo para los valores decimales de 10 a 15
c. En el latch integrado 74LS75, se habilitan con el mismo ENABLE los latch 0 y 1. Por lo tanto
los datos de entrada D0-D1 se transmiten simultneamente a las salidas Q0 y Q1 si el ENABLE
E0-1 est en 1 y se retienen si el Enable est en 0.
d. Ninguna de las anteriores.

5.- Pginas 23 a 26: Integrado 74LS155, 1 line to 4 Line Data Selector deMultiplexer:
a. Las salida paralelo (1Y0, 1Y1, 1Y2 y 1Y3) son seleccionadas con las entradas select
B, A. de modo de enviar, simultneamente, 4 datos de la entrada serie a las 4
salidas paralelo.
b. Para deshabilitar el demultiplexer se debe poner la entrada Strobe G1 en 0 lgico.
c. La lnea de entrada DATA recibe los datos, uno tras otro y con select se direcciona
la salida 1Y0, 1Y1, 1Y2 o 1Y3 a la cual se enviar cada dato.
d. Ninguna de las anteriores.

Pgina 2 de 2