U REPBLICA BOLIVARIANA DE VE NEZUELA

N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITCNICA

ANTONIO JOS DE SUCRE
E
VICE-RECTORADO LUS CABALLERO MEJIAS
X NCLEO CHARALLAVE
P
O

OBJETIVOS ESPECIFICOS:
Al finalizar este Trabajo de Laboratorio, Usted deber estar en capacidad de:

1. Aplicar correctamente los Postulados, Leyes y Teoremas fundamentales del Algebra de Boole en la
Minimizacin de Funciones Booleanas expresadas como Funciones Cannicas Minterms y Maxterms.
2. Optimizar funciones algebraicas mediante la aplicacin del Mtodo de Karnaugh y de Quine
McCluskey.
3. Disear Sistemas Lgicos de Control mediante los Postulados, Teoremas del Algebra Booleana y los
Mtodos de Optimizacin de Karnaugh y de Quine-McCluskey.
4. Diferenciar correctamente las Compuertas Lgicas y explicar detalladamente su funcionamiento.
5. Simular en Proteus y Montar experimentalmente Circuitos Lgicos en SSI y explicar su funcionamiento.

INSTRUCCIONES GENERALES:
A continuacin Usted encontrar un conjunto de situaciones problemticas, muchas de ellas tomadas de la
vida real y otras como producto de la experiencia en el campo profesional. La idea central de estos planteamientos
es con la finalidad de instruirlos y adiestrarlos en la implementacin, uso, diseo y desarrollo de Sistemas Digitales,
muchos de ellos, utilizados en la supervisin y control de algunos procesos industriales. Espero que sean de su
agrado.
Es muy importante destacar la obligatoriedad en la realizacin de todas o en su defecto de la mayora de
las problemticas planteadas, ya que de ello depende su aprendizaje y la obtencin de destrezas motoras, tanto
para el manejo de los Teoremas, Leyes y Postulados del Algebra de Boole y de los Mtodos de Karnaugh y Quine Mc
Cluskey en la obtencin y depuracin de la funcin optimizada y en el uso y aplicacin de algunos programas de
desarrollo y simulacin electrnica, los cuales y as espero los aprovechen, manejen y usen correctamente.

Este Trabajo contiene 30 situaciones problemticas planteadas y espero las resuelvan todas o su mayora.
El mnimo establecido es resolver 20/30 para optar al puntaje mximo establecido en este Laboratorio del 10% .
Pueden formar grupos de dos (02) personas mximo y el Trabajo de Laboratorio deber ser defendido por los
integrantes del grupo, quienes sern evaluados de manera independiente. Los Diseos ms complejos y exigentes
tendrn mayor ponderacin.

Los trabajos de Laboratorio debern ser entregados en formato digital (PDF) y tipeado a mquina. La
presentacin final ser tomada en cuenta en la asignacin de la nota definitiva de cada trabajo. En aquellos casos
que no sean tipeados, se le aplicar un puntaje de castigo del 25%.

Todo Trabajo de Laboratorio deber mostrar detalladamente el Proceso de Diseo, Ejecucin y Desarrollo,
desde el inicio hasta el final. Explicando en cada caso el proceso de optimizacin y funcionamiento del sistema
diseado. Si en el desarrollo del diseo se omitiera el funcionamiento del sistema, este ser considerado errneo y su
nota mxima no exceder del 25% de la nota total del trabajo.

Todos los problemas resueltos entregados, debern contener su Simulacin en Proteus y todo el diseo
terico planteado para llegar a su implementacin y ejecucin, asi como tambin las funciones booleanas que
dieron origen al circuito final. Cualquier diseo que no contenga este proceso de ejecucin no ser considerado
correctamente y ser eliminado. VER NORMATIVA DE DISEO DE SISTEMAS DIGITALES.

El Profesor le Indicar a cada grupo de trabajo, los montajes experimentales que debern realizar en
Protoboard.

La fecha tope mxima de entrega de este Trabajo de Laboratorio ( IMPRORROGABLE),

considerando su defensa con el Profesor ser el da Viernes 16/06/17.

TRABAJO DE LABORATORIO N01. DISEO DE SISTEMAS LOGICOS EN BAJA ESCALA DE

INTEGRACIN (SSI). ANDRES HERRERA. UNEXPO, JUNIO 2017 Pgina 1
 ELECTRNICA DIGITAL.
En la Naturaleza, los circuitos electrnicos se pueden dividir en dos amplias categoras: digitales
y analgicos. La electrnica digital utiliza magnitudes con valores discretos, mientras que la electrnica
analgica emplea magnitudes con valores continuos.

Un sistema digital es cualquier dispositivo destinado a la generacin, transmisin,

procesamiento o almacenamiento de seales digitales. Tambin un sistema digital es una combinacin
de dispositivos diseado para manipular cantidades fsicas o informacin que estn representadas en
forma digital; es decir, que slo puedan tomar valores discretos. La mayora de las veces estos
dispositivos son electrnicos, pero tambin pueden ser mecnicos, magnticos o neumticos.

Para el anlisis y la sntesis de sistemas digitales binarios se utiliza como herramienta el lgebra
de Boole. Los sistemas digitales pueden ser de dos tipos:

Sistemas Digitales Combinacionales: Son aquellos en los que la salida del sistema slo depende de
la entrada presente. Por lo tanto, no necesita mdulos de memoria, ya que la salida no depende
de entradas previas.

Sistemas Digitales Secuenciales: La salida depende de la entrada actual y de las entradas

anteriores. Esta clase de sistemas necesitan elementos de memoria que recojan la informacin de
la 'historia pasada' del sistema.

Para la implementacin de los circuitos digitales, se utilizan puertas lgicas (AND, OR y NOT) y
transistores. Estas puertas siguen el comportamiento de algunas funciones booleanas.

Se dice que un sistema es analgico cuando las magnitudes de la seal se representan mediante
variables continuas, esto es anlogas a las magnitudes que dan lugar a la generacin de esta seal. Un
sistema analgico contiene dispositivos que manipulan cantidades fsicas representadas en forma
analgica. En un sistema de este tipo, las cantidades varan sobre un intervalo continuo de valores. As,
una magnitud analgica es aquella que toma valores continuos. Una magnitud digital es aquella que
toma un conjunto de valores discretos.

La mayora de las cosas que se pueden medir cuantitativamente aparecen en la naturaleza en forma
analgica. Un ejemplo de ello es la temperatura: a lo largo de un da la temperatura no vara entre, por
ejemplo, 20 C o 25 C de forma instantnea, sino que alcanza todos los infinitos valores que entre ese
intervalo. Otros ejemplos de magnitudes analgicas son el tiempo, la presin, la distancia, el sonido.

Seal Analgica: Una seal analgica es un

tipo de seal generada por algn tipo de fenmeno
electromagntico y que es representable por una
funcin matemtica continua en la que es variable su
amplitud y periodo (representando un dato de
informacin) en funcin del tiempo. Algunas
magnitudes fsicas comnmente portadoras de una
seal de este tipo son elctricas como la intensidad, la
tensin y la potencia, pero tambin pueden ser
hidrulicas como la presin, trmicas como la El Ruido es una seal analgica
temperatura, mecnicas.

En la naturaleza, el conjunto de seales que percibimos son analgicas, as la luz, el sonido, la

energa etc, son seales que tienen una variacin continua.

TRABAJO DE LABORATORIO N01. DISEO DE SISTEMAS LOGICOS EN BAJA ESCALA DE

INTEGRACIN (SSI). ANDRES HERRERA. UNEXPO, JUNIO 2017 Pgina 2
 Incluso la descomposicin de la luz en el arco
iris vemos como se realiza de una forma suave y
contina. Una onda sinusoidal es una seal analgica de
una sola frecuencia. Los voltajes de la voz y del video
son seales analgicas que varan de acuerdo con el
sonido o variaciones de la luz que corresponden a la
informacin que se est transmitiendo. Una seal
analgica es un voltaje o corriente que vara suave y
continuamente. Una onda senoidal es una seal
analgica de una sola frecuencia.

Los voltajes de la voz y del video son seales analgicas

que varan de acuerdo con el sonido o variaciones de la Una onda Senoidal es una Seal Analgica
luz que corresponden a la informacin que se est
transmitiendo.

Seal Digital: Las seales digitales, en contraste con

las seales analgicas, no varan en forma continua,
sino que cambian en pasos o en incrementos discretos.
La mayora de las seales digitales utilizan cdigos
binarios o de dos estados. Por ejemplo, el interruptor
de la luz slo puede tomar dos valores o estados:
abierto o cerrado, o la misma lmpara: encendida o
apagada. Esto no significa que la seal fsicamente
sea discreta ya que los campos electromagnticos Seal digital: 1) Nivel bajo, 2) Nivel alto, 3) Flanco
suelen ser continuos, sino que en general existe una de subida y 4) Flanco de bajada.
forma de discretizarla unvocamente.

Una seal digital pierde poca calidad y puede reconstruirse y amplificarse en un proceso
simultneo. Estas seales, adems, pueden procesarse de manera sencilla y son poco susceptibles al
ruido ambiental.

Mientras que las seales analgicas son continuas, las seales digitales tienen la capacidad de
pasar de un valor a otro sin atravesar los valores intermedios. Esto est vinculado a lo que
comentbamos antes de la lgica binaria: cada seal digital slo puede tomar dos estados,
representados por unos y ceros.

Los niveles especficos dependen del tipo de dispositivos utilizado. Por ejemplo si se emplean
componentes de la familia lgica TTL (transistor-transistor-logic) los niveles son 0 V y 5 V, aunque
cualquier valor por debajo de 0,8 V es correctamente interpretado como un 0 y cualquier valor por
encima de 2 V es interpretado como un 1 (los niveles de salida estn por debajo de 0,4 V y por encima
de 2,4 V respectivamente).

En la tabla mostrada, se muestran los

niveles de voltaje para diferentes familias lgicas y
un rango de valores para el cual se acepta un nivel
(sea este 0 o 1).

En las compuertas TTL un nivel lgico de 1, ser interpretado como tal, mientras el voltaje
de la entrada est entre 2 y 5 Voltios.

En la tecnologa CMOS una nivel lgico de 0, ser interpretado como tal, mientras el valor
de voltaje de la salida est entre 0V. y 1.5V

TRABAJO DE LABORATORIO N01. DISEO DE SISTEMAS LOGICOS EN BAJA ESCALA DE

INTEGRACIN (SSI). ANDRES HERRERA. UNEXPO, JUNIO 2017 Pgina 3
 En el caso de la familia CMOS (complementary metal-oxide-semiconductor), los valores
dependen de la alimentacin. Para alimentacin de +5 V, los valores ideales son tambin 0 V y 5 V, pero
se reconoce un 0 hasta 2,25 V y un 1 a partir de 2,75 V. Estos ejemplos muestran uno de los principales
atractivos de las seales digitales: su gran inmunidad al ruido.

Ventajas de las seales digitales

1. Ante la atenuacin, puede ser amplificada y reconstruida al mismo tiempo, gracias a los
sistemas de regeneracin de seales.
2. Cuenta con sistemas de deteccin y correccin de errores, en la recepcin.
3. Facilidad para el procesamiento de la seal. Cualquier operacin es fcilmente realizable a
travs de cualquier software de edicin o procesamiento de seal.
4. Permite la generacin infinita con perdidas mnimas en la calidad. Esta ventaja slo es aplicable
a los formatos de disco ptico; la cinta magntica digital, aunque en menor medida que la
analgica (que slo soporta como mucho 4 o 5 generaciones), tambin va perdiendo
informacin con la multigeneracin.
5. Las seales digitales se ven menos afectadas a causa del ruido ambiental en comparacin con
las seales analgicas y permite que haya menos interferencia sea una seal fluida o continua.

Inconvenientes de las seales digitales

1. Necesita una conversin analgica-digital previa y una decodificacin posterior en el momento

de la recepcin.
2. Requiere una sincronizacin precisa entre los tiempos del reloj del transmisor con respecto a
los del receptor.
3. Prdida de calidad cada vez mayor en el muestreo respecto de la seal original.

VENTAJAS DE LOS CIRCUITOS DIGITALES

La revolucin electrnica ha estado vigente bastante tiempo; la revolucin del "estado slido" comenz
con dispositivos analgicos y aplicaciones como los transistores y los radios transistorizados. Cabe
preguntarse por qu ha surgido ahora una revolucin digital?
De hecho, existen muchas razones para dar preferencia a los circuitos digitales sobre los circuitos
analgicos:

VENTAJAS DEL PROCESADO DIGITAL DE SEALES FRENTE AL ANALGICO

Existen muchas razones por las que el procesado digital de una seal analgica puede ser preferible al
procesado de la seal directamente en el dominio analgico. Primero, un sistema digital programable
permite flexibilidad a la hora de reconfigurar las operaciones de procesado digital de seales sin ms
que cambiar el programa. La reconfiguracin de un sistema analgico implica habitualmente el rediseo
del hardware, seguido de la comprobacin y verificacin para ver que opera correctamente.
Tambin desempea un papel importante al elegir el formato del procesador de seales la
consideracin de la precisin. Las tolerancias en los componentes de los circuitos analgicos hacen que
para el diseador del sistema sea extremadamente difcil controlar la precisin de un sistema de
procesado analgico de seales.
En cambio, un sistema digital permite un mejor control de los requisitos de precisin. Tales requisitos, a
su vez, resultan en la especificacin de requisitos en la precisin del conversor A/D y del procesador
digital de seales, en trminos de longitud de palabra, aritmtica de coma flotante frente a coma fija y
factores similares.

TRABAJO DE LABORATORIO N01. DISEO DE SISTEMAS LOGICOS EN BAJA ESCALA DE

INTEGRACIN (SSI). ANDRES HERRERA. UNEXPO, JUNIO 2017 Pgina 4
Las seales digitales se almacenan fcilmente en soporte magntico (cinta o disco) sin deterioro o
prdida en la fidelidad de la seal, aparte de la introducida en la conversin A/D. Como consecuencia,
las seales se hacen transportables y pueden procesarse en tiempo no real en un laboratorio remoto.
El mtodo de procesado digital de seales tambin posibilita la implementacin de algoritmos de
procesado de seal ms sofisticados. Generalmente es muy difcil realizar operaciones matemticas
precisas sobre seales en formato analgico, pero esas mismas operaciones pueden efectuarse de
modo rutinario sobre un ordenador digital utilizando software.
En algunos casos, la implementacin digital del sistema de procesado de seales es ms barato que su
equivalente analgica. El menor coste se debe a que el hardware digital es ms barato o, quizs, es
resultado de la flexibilidad ante modificaciones que permite la implementacin digital.
Como consecuencia de estas ventajas, el procesado digital de seales se ha aplicado a sistemas prcticos
que cubren un amplio rango de disciplinas.
Citamos, por ejemplo, la aplicacin de tcnicas de procesado digital de seales al procesado de voz y
transmisin de seales en canales telefnicos, en procesado y transmisin de imgenes, en sismologa y
geofsica, en prospeccin petrolfera, en la deteccin de explosiones nucleares, en el procesado de
seales recibidas del espacio exterior, y en una enorme variedad de aplicaciones.
Sin embargo, como ya se ha indicado, la implementacin digital tiene sus limitaciones. Una limitacin
prctica es la velocidad de operacin de los conversores A/D y de los procesadores digitales de seales.
Veremos que las seales con anchos de banda extremadamente grandes precisan conversores A/D con
una velocidad de muestreo alta y procesadores digitales de seales rpidos. As, existen seales
analgicas con grandes anchos de banda para las que la solucin mediante procesado digital de seales
se encuentra ms all del" estado del arte" del hardware digital.

LGICA COMBINACIONAL
Se denomina Sistema Combinacional o Lgica Combinacional a todo Sistema Digital en el que
sus salidas son funcin exclusiva del valor de sus entradas en un momento dado, sin que intervengan en
ningn caso estados anteriores de las entradas o de las salidas. Las funciones (OR, AND, NAND, XOR) son
Booleanas, donde cada funcin se puede representar en una tabla de la verdad. Por tanto, carecen de
memoria y de retroalimentacin

En Electrnica Digital la lgica combinacional est formada por ecuaciones simples a partir de
las operaciones bsicas del Algebra de Boole. Un circuito combinacional es aquel que est formado por
funciones lgicas elementales que tiene un nmero de entradas y otro nmero de salidas, y los valores
de stas dependen exclusivamente del estado que adopten las entradas y de su constitucin interna.

Los Circuitos Combinacionales de Media Escala de Integracin (MSI) poseen entre 10 y 100
compuertas, esto equivale a un total de Transistores entre 100 a 1000 transistores integrados en una
pastilla.

COMPUERTAS LGICAS FUNDAMENTALES

Una puerta lgica, o compuerta lgica, es un dispositivo electrnico con una funcin
booleana. Suman, multiplican, niegan o afirman, incluyen o excluyen segn sus propiedades
lgicas. Se pueden aplicar a tecnologa electrnica, elctrica, mecnica, hidrulica y neumtica.
Son circuitos de conmutacin integrados en un chip.

Claude Elwood Shannon experimentaba con rels o interruptores electromagnticos

para conseguir las condiciones de cada compuerta lgica, por ejemplo, para la funcin
booleana Y (AND) colocaba interruptores en circuito serie, ya que con uno solo de stos que
tuviera la condicin abierto, la salida de la compuerta Y sera = 0, mientras que para la

TRABAJO DE LABORATORIO N01. DISEO DE SISTEMAS LOGICOS EN BAJA ESCALA DE

INTEGRACIN (SSI). ANDRES HERRERA. UNEXPO, JUNIO 2017 Pgina 5
implementacin de una compuerta O (OR), la conexin de los interruptores tiene una
configuracin en circuito paralelo.

La tecnologa microelectrnica actual permite la elevada integracin de transistores

actuando como conmutadores en redes lgicas dentro de un pequeo circuito integrado. El
chip de la CPU es una de las mximas expresiones de este avance tecnolgico.

En nanotecnologa se est desarrollando el uso de una compuerta lgica molecular,

que haga posible la miniaturizacin de circuitos.

COMPUERTA S BUFFER: La puerta lgica S, realiza la funcin booleana igualdad. En

la prctica se suele utilizar como amplificador de corriente o como seguidor de tensin, para
adaptar impedancias (buffer en ingls). La ecuacin que describe el comportamiento de la
Compuerta S es: F = A.

TABLA DE VERDAD

ENTRADA SALIDA
A F= A

0 0
1 1
Smbolo de la funcin lgica S: a) Contactos, b) Normalizado y
c) No normalizado

COMPUERTA AND:

La puerta lgica Y, ms conocida por su nombre en ingls AND ( ), realiza la

funcin booleana de producto lgico. Su smbolo es un punto (), aunque se suele omitir. As, el
producto lgico de las variables A y B se indica como AB, y se lee A y B o simplemente A por B. La
ecuacin que describe el comportamiento de la puerta AND es:

TABLA DE VERDAD
A B F = AB
0 0 0
0 1 0
1 0 0
1 1 1

Smbolo de la funcin lgica Y: a) Contactos, b) Normalizado y c) No

normalizado

TRABAJO DE LABORATORIO N01. DISEO DE SISTEMAS LOGICOS EN BAJA ESCALA DE

INTEGRACIN (SSI). ANDRES HERRERA. UNEXPO, JUNIO 2017 Pgina 6
COMPUERTA OR

La puerta lgica O, ms conocida por su nombre en ingls OR ( ), realiza la

operacin de suma lgica. La ecuacin caracterstica que describe el comportamiento de la puerta OR
es:

TABLA DE VERDAD

A B F = A+B
0 0 0
0 1 1
1 0 1
Smbolo de la funcin lgica O: a) Contactos, b) Normalizado
1 1 1
y c) No normalizado

COMPUERTA OR-EXCLUSIVA (XOR)

La puerta lgica OR-exclusiva, ms
conocida por su nombre en ingls XOR,
realiza la funcin booleana A'B+AB'. Su
smbolo es (signo ms "+" inscrito en
un crculo). En la figura de la derecha
pueden observarse sus smbolos en
electrnica. La ecuacin caracterstica Smbolo de la funcin lgica O-exclusiva: a) Contactos, b)
que describe el comportamiento de la Normalizado y c) No normalizado
puerta XOR es:
TABLA DE VERDAD
Se puede definir esta puerta como aquella que da por resultado A B
uno, cuando los valores en las entradas son distintos. ej: 1 y 0, 0 y 0 0 0
1 (en una compuerta de dos entradas). Se obtiene cuando ambas 0 1 1
entradas tienen distinto valor. 1 0 1
1 1 0
Si la puerta tuviese tres o ms entradas, la XOR tomara la funcin
de suma de paridad, cuenta el nmero de unos a la entrada y si XOR de tres entradas
son un nmero
Su tabla impar,
de verdad pone un 1 a la salida, para que el nmero
sera:
Salida
de unos pase a ser par. Esto es as porque la operacin XOR es
asociativa, para tres entradas escribiramos:
0 0 0 0

ADesde (Bel punto

C) odebien
vista de la aritmtica mdulo 2, la puerta XOR
(A B) C. Su Tabla de Verdad se
implementa la suma mdulo 2, pero mucho ms simple de ver, la
0 0 1 1
muestra a la derecha.
salida tendr un 1 siempre que el nmero de entradas a 1 sea 0 1 0 1
impar.
0 1 1 0

1 0 0 1
COMPUERTA NO (NOT):
1 0 1 0
La puerta lgica NO (NOT en ingls) realiza la funcin booleana de
1 1 0 0
inversin o negacin de una variable lgica.
1 1 1 1
Una variable lgica (A) a la cual se le aplica la negacin se pronuncia
como "no A" o "A negada".

TRABAJO DE LABORATORIO N01. DISEO DE SISTEMAS LOGICOS EN BAJA ESCALA DE

INTEGRACIN (SSI). ANDRES HERRERA. UNEXPO, JUNIO 2017 Pgina 7
 La ecuacin caracterstica que describe el comportamiento de la puerta NOT es:

Se puede definir como una puerta que proporciona el estado inverso del que est en su entrada.

TABLA DE VERDAD
PUERTA NOT

Smbolo de la funcin lgica NO: a) Contactos, b)

Normalizado y c) No normalizada 0 1

1 0
COMPUERTA NO-Y (NAND):

La puerta lgica NO-Y, ms conocida por su nombre en ingls NAND, realiza la operacin de
1
producto lgico negado. En ocasiones es llamada tambin barra de Sheffer. En la figura de la derecha
pueden observarse sus smbolos en electrnica. La ecuacin caracterstica que describe el
comportamiento de la puerta NAND es:

TABLA DE VERDAD Tabla de Verdad

0 0 1 0 0 1
0 1 1 0 1 0
Smbolo de la funcin lgica NO-Y: a) Contactos, b)
Normalizado y c) No normalizado 1 0 1 1 0 0
Podemos definir la puerta NO-Y como aquella que 1 1 0 1 1 0
proporciona a su salida un 0 lgico nicamente
cuando todas sus entradas estn a 1

COMPUERTA NO-O (NOR):

La puerta lgica NO-O, ms conocida por su nombre
en ingls NOR, realiza la operacin de suma lgica
negada. En ocasiones es llamada tambin barra de
Pierce.2 En la figura de la derecha pueden observarse
sus smbolos en electrnica. La ecuacin caracterstica
que describe el comportamiento de la puerta NOR es:

Smbolo de la funcin lgica NO-O: a) Contactos,

b) Normaizado y c) No normalizado

Podemos definir la puerta NO-O como aquella que proporciona a su salida un 1 lgico slo cuando todas
sus entradas estn a 0. La puerta lgica NOR constituye un conjunto completo de operadores.

TRABAJO DE LABORATORIO N01. DISEO DE SISTEMAS LOGICOS EN BAJA ESCALA DE

INTEGRACIN (SSI). ANDRES HERRERA. UNEXPO, JUNIO 2017 Pgina 8
NORMAS A CONSIDERAR EN EL DISEO E IMPLEMENTACIN DE SISTEMAS
DIGITALES:

Es importante destacar, que el desarrollo de proyectos de investigacin de esta ndole en esta

disciplina, el estudiante debe acatar las normas de diseo establecidas que existen en Electrnica y en
especial en el rea de Diseo de Sistemas Digitales, pues el no acatarlas los conlleva a cometer muy
graves errores, corriendo el riesgo que el sistema diseado, no cumpla con las condiciones dadas o
preestablecidas en el diseo y que mucho menos que cumpla con el funcionamiento deseado.

En Ingeniera se entiende por disear el proceso por el cual se obtiene el objeto pedido a
partir de unas especificaciones iniciales.

Cuando diseamos circuitos combinaciones, estamos haciendo lo mismo. Partimos de unas

especificaciones iniciales o condiciones de funcionamiento del sistema y obtenemos un esquema, o
plano, que indica qu compuertas bsicas u otros elementos son necesarios y que hay que utilizar as
como la interconexin que existen entre ellos.

PASOS A SEGUIR EN EL DISEO DE CIRCUITOS COMBINACIONALES.

1. Estudio de las especificaciones iniciales.

Para entender realmente qu es lo que hay que disear. Este punto puede parecer una
trivialidad, sobre todo en el entorno acadmico donde las especificaciones son muy claras. Sin embargo,
en la realidad, es muy difcil llegar a comprender o entender qu es lo que hay que disear.
En este punto inicial es muy importante realizar un Diagrama en Bloques Funcionales del
Sistema a disear. En el cual el diseador exponga sus ideas tericas acerca de las unidades de
constituirn el sistema a disear y explique la funcin que cumplen cada una de estas unidades.

2. Obtencin de las Tablas de Verdad y expresiones booleanas necesarias, bien sea en forma de
MINTERMS o de MAXTERMS.
En el entorno acadmico este suele ser el punto de partida. Nos describen qu funcin ( o
funciones especificas ) es ( o son ) la (s) que se quiere (n) implementar y lo hacemos. En este aspecto,
en cada bloque funcional, se debern establecer las variables de entrada y las funciones de salida y as
obtener sus respectivas Tablas de Verdad y luego las funciones booleanas de salida en las formas de
FUNCIONES MINTERMS o de MAXTERMS, segn sean la cantidad de 1 0 que contenga la
tabla de verdad respectiva.

3. Simplificacin de las funciones booleanas.

Este punto es importantsimo!!! No basta con implementar una funcin y ya est. Somos
ingenieros!!. Hay que implementar la mejor funcin, de manera que obtengamos el mejor diseo
posible, reduciendo el nmero de compuertas lgicas empleadas, el nmero de circuitos integrados o
minimizando el retraso entre la entrada y la salida.

En este punto, la optimizacin ( o minimizacin ) de las funcin ( o funciones ) de salida (s) se

realiza mediante tres mtodos: El Algebraico ( Usando los Postulados. Leyes y Teoremas del Algebra
Booleana), El mtodo Grfico de Karnaugh y el mtodo Numrico de Quine McCluskey.

4. Implementacin de las funciones booleanas utilizando compuertas lgcas circuitos

integrados con tecnologa MSI.
Aqu podemos tener restricciones, como veremos. Puede ser que por especificaciones del
diseo slo se dispongan de puertas tipo NAND. Segn las consideraciones de diseo, puede ser que
slo podamos utilizar puertas lgicas con el mnimo nmero de entradas o tambin utilizar circuitos
integrados MSI VLSI. En estos casos, segn sea el utilizado, habr que tomar la funcin ms

TRABAJO DE LABORATORIO N01. DISEO DE SISTEMAS LOGICOS EN BAJA ESCALA DE

INTEGRACIN (SSI). ANDRES HERRERA. UNEXPO, JUNIO 2017 Pgina 9
simplificada y modificarla para adaptarla a este tipo de puertas o de circuitos integrados. El resultado de
esto es la obtencin de un esquema o plano del circuito.

5. Simulacin.
Una vez culminada la implementacin y minimizacin de la funcin booleana de salida y
obtenido el circuito lgico que la ejecuta, lo ms recomendable es realizar la Simulacin del Circuito
Lgico, para asi verificar que se ajusta a las especificaciones y consideraciones del diseo, previamente
establecidas. Se pueden utilizar cualquiera de los Programas Computacionales existentes en el mercado
para el diseo y la simulacin electrnica, tales como Proteus, Eagle, Liveware, PCB World, Electronic
Wokbench, Autocad, etc.

6. Construccin.
El penltimo paso es llevar ese plano o circuito a la realidad, construyendo fsicamente el
diseo. Esto se estudia en el laboratorio de esta asignatura, utilizando tecnologa TTL CMOS, segn
sean las caractersticas tcnicas consideradas en el diseo.

7. Explicacin del funcionamiento y aplicaciones del sistema diseado

Una vez montado y probado el circuito en el Protoboard, el paso siguiente es explicar
detalladamente su funcionamiento y establecer las aplicaciones para sus usos en procesos industriales y
en beneficio de la humanidad. En este punto es muy importante hacer un diagrama funcional en
bloques, explicando detalladamente la funcin de cada uno de los bloques. Esto con la finalidad de
aclarar las dudas que a bien se pudiesen generar.

1. Revise los Postulados, Teoremas y Leyes del Algebra de Boole y Repase cuidadosamente los Mtodos
de Minimizacin de funciones algebraicas, Mtodo Algebraico, Mtodo Grafico de los Mapas de
Karnaugh.

2. Investigue y explique en que consiste el Mtodo de Minimizacin de funciones algbricas de Quine

Mc Cluskey. Elabore un cuadro comparativo de ambos mtodos.

3. Consulte un Manual TTL, revise el DATA SHEE de los Circuitos Integrados enunciados en el aparte
RECURSOS PARA EL APRENDIZAJE de este Laboratorio y estudie sus caractersticas tcnicas y la
configuracin de Pines de cada integrado.

4. Se desea controlar el encendido y apagado de una lmpara localizada en el pasillo principal de un

apartamento, desde cuatro puntos distintos, utilizando interruptores de dos posiciones. a) Disee el
circuito lgico de control utilizando 4 interruptores bipolares. b) Disee el circuito lgico de control
utilizando compuertas lgicas de dos entradas. c) Simule en PROTEUS este diseo y mustrelo a su
Instructor.

QU ES UNA SONDA LGICA?

Una sonda lgica es un instrumento utilizado en electrnica digital para determinar el nivel lgico en los
distintos puntos de un circuito, siempre que las variaciones en los mismos sean relativamente lentas. En
caso contrario, en lugar de indicar estado lgico Alto o Bajo, indicar Oscilacin o tren de pulsos.

Consta de una punta metlica que se pondr en contacto con el punto del circuito digital cuyo nivel se
desea conocer. El nivel lgico se suele indicar mediante LED's de distinto color, generalmente rojo para
el alto y verde para el bajo. Algunos modelos disponen adems de dos tonos acsticos diferenciados
para cada nivel.

TRABAJO DE LABORATORIO N01. DISEO DE SISTEMAS LOGICOS EN BAJA ESCALA DE

INTEGRACIN (SSI). ANDRES HERRERA. UNEXPO, JUNIO 2017 Pgina 10
La sonda lgica se alimenta a partir de la propia tensin de alimentacin del circuito con el que se
trabaje. Para ello dispone de dos pinzas tipo caimn o de cocodrilo, una de color rojo que deber
conectarse al positivo y otra de color negro que ir al negativo.

5. A continuacin se muestra una SONDA LGICA CON VISUALIZADOR 7 SEGMENTOS.

Analice el funcionamiento del circuito y obtenga su Tabla de Verdad y la funcin de salida. Justifique su
respuesta. El visualizador es de nodo comn y todas las resistencias son de W de potencia. Cuando la
Punta de prueba toca uno de los puntos del circuito digital que estamos ensayando, segn el estado lgico
que tenga dicho punto, supongamos un nivel lgico bajo ( Low ), entonces se tendr el encendido de tres
segmentos del visualizador, los cuales formarn la letra L, indicando que el nivel es bajo, sea 0
lgico. De manera similar, s el nivel lgico es alto ( High ) se encendern cinco segmentos formando la
letra H.

En ausencia de seal se leer la letra H y con seales pulsatorias se tiene una superposicin de las letras
H y L, por lo que aparecer el simbolo H. El circuito mostrado u otro de su preferencia, puede ser
montado en un recipiente de forma longitudinal, por ejemplo una inyectadora de 10 20 ml, de manera
que pueda ser colocada en el bolsillo de la camisa para su fcil uso. El diseo del dispositivo se deja en
manos del lector a fin de que ponga en juego su ingenio y creatividad.

3.3 K

a
150 68
f b
Punta
< g >
de SN74LS00 e c
Prueba
d
220
100

6. Disee terica y experimentalmente una Sonda Lgica que permita visualizar en diodos leds ( Verde,
Ambar y Rojo ) los niveles de tensin Alto ( 3.5 @5V), nivel de tensin de Transicin ( 2.6 @3.4V) y
nivel de tensin Bajo ( 0 @2.5V) respectivamente. Este diseo debe ser realizado estrictamente con
compuertas lgicas.

7. i) Considere la funcin algebraica siguiente: F1 = ( A.B.C ) + B.C( C + 1 ) + A.B.C ( A + A )

Utilizando los postulados y teoremas del Algebra de Boole, y el mtodo de Quine McCluskey minimice la
funcin F1.

ii) Complemente y simplifique la siguiente funcin algebraica: F2 = A (B + C) + D, siendo A = x.y.z,

B = x.y.z, C = x.y.z, y D = x.y.z

Obtenga en cada caso, el Diagrama de Tiempo y la respectiva Tabla de Verdad.

8. El funcionamiento de un Motor elctrico est controlado por cuatro interruptores A, B, C y D. Cuando

tres interruptores estn activados, el motor funciona, pero se enciende una lmpara azul indicando un
mal funcionamiento. Si se activan dos interruptores, el motor tambin funciona, pero se enciende una
alarma indicando un mal funcionamiento del motor. El motor deja de funcionar cuando un interruptor
est activado, pero se enciende una lmpara roja indicando que el motor esta apagado. El motor no
funciona si los cuatros interruptores estn desactivados. El motor funciona correctamente al activarse
los cuatro interruptores. a) Disee tericamente el circuito lgico con interruptores que permita
controlar adecuadamente el funcionamiento del Motor. b) Disee un circuito lgico utilizando
compuertas que permita controlar el buen funcionamiento del motor. Obtenga la funcin optimizada

TRABAJO DE LABORATORIO N01. DISEO DE SISTEMAS LOGICOS EN BAJA ESCALA DE

INTEGRACIN (SSI). ANDRES HERRERA. UNEXPO, JUNIO 2017 Pgina 11
mediante el Mtodo grfico de Karnaugh. Monte el circuito en un Protoboard y compruebe su
funcionamiento.

1. Considere los circuitos lgicos mostrados. i) Obtenga su respectiva Tabla de Verdad. Ii) Aplicando los
Teoremas y Postulados del Algebra de Boole obtenga la funcin Booleana en forma de Minterms y
Maxterms de manera que la funcin de salida se pueda generar nicamente con compuertas NAND o
con compuertas NOR. Justifique su respuesta.

Circuito 1: a) Implementar con Circuito 2: a) Implementar con

compuertas NAND. b) Implementar compuertas NAND. b) Implementar
con compuertas NOR con compuertas NOR

2. Aplicando los Postulados, Leyes y Teoremas del Algebra Booleana, implementar las siguientes
funciones mediante el uso exclusivo de compuertas NOR de compuertas NAND de dos entradas. Use
solamente un tipo de compuerta por funcin.

i) F1 = (A+BC)(AC+DB)(ABCD) ii) F2 = (ABC + ABC )(AB + CD)(A+E)

3. Se desea disear un Sistema de Control Domtico con el que se pretende mejorar el confort
trmico y luminoso de una oficina lujosa. El sistema deber operar segn las condiciones siguientes:

a) Si hay personas en la oficina y la temperatura es inferior a 20 C, se encender un calefactor,

siempre que la ventana est abierta.
b) Si hay personas en la oficina y oscurece debido a las nubes o a que atardece, se encender una
lmpara para dar claridad a la habitacin.
c) Si hay `personas en la oficina y la temperatura es superior a 25C, se encender un aire
acondicionado, siempre que la ventana no est abierta.
d) Si no hay personas en la oficina, el sistema deber mantener la lmpara apagada y la temperatura
entre 20C < T < 25%C, siempre que la ventana est cerrada.

I) Disear, explique y simule el Proteus ( sin omitir ningn paso del proceso) el sistema de control
domtico optimizando las funciones de salidas ( Minterms y Maxterms) mediante el mtodo
algebraico( Algebra de Boole), mtodo grfico ( Mapas de Karnaugh) y mtodo numrico( Quine Mc
Cluskey) utilizando solamente compuertas lgicas de dos entradas.

II) Obtenga en Livewire o PCWorld el diagrama fsico del montaje del Sistema Domtico ( tal cual
quedara montado en el Protoboard en una placa impresa) .
0 1 2 3
4. Se dispone del teclado mostrado en la figura, el cual posee
4 5 6 7
una lnea de salida por cada dgito. Disear un circuito
combinacional que convierta la salida decimal del teclado a 8 9 A B
decimal codificado en binario (BCD). C D F Espace

5. Se desea disear un Sistema de Seguridad para una Institucin Educativa, que permita avisarle a los
vigilantes en su puesto de mando, el lugar donde se encuentren los intrusos. Utilice los sensores de
precisin para proteger aquellas zonas importantes que requieren de un buen resguardo.

TRABAJO DE LABORATORIO N01. DISEO DE SISTEMAS LOGICOS EN BAJA ESCALA DE

INTEGRACIN (SSI). ANDRES HERRERA. UNEXPO, JUNIO 2017 Pgina 12
6. El sistema deber responder a las condiciones siguientes:
a) El sistema deber tener por lo menos 6 sensores ( tctil, movimiento, luminoso, interruptor
on/off, peso, sensores magnticos, obstculos, etc) y varios dispositivos de accin: alarmas, lmparas,
motores de riego, indicadores luminosos en silencio, etc..).
b) La institucin posee un sistema de sensores al tacto para impedir la penetracin de los intrusos
a la institucin y posee un sistema de riego automtico, que se activan por peso, movimiento, deteccin
de obstculos, luminosidad, tctil, etc.. Estos sensores pueden comandar cualquier dispositivo de accin
que permita indicar la presencia de intrusos dentro del recinto educativo.
c) Los laboratorios, la oficina del Director y el Departamento de Contabilidad estn protegidos por
sensores de peso, movimiento e interruptores al tacto.
d) La Biblioteca, Control de Estudios, Comedor, Servicio Mdico y DOBE estn protegidos por
sensores de luminosidad, magnticos, detectores de obstculos, etc..

Cuando algn intruso penetra a la institucin educativa, volando los sensores tctiles, se activar una
alarma silenciosa/luminosa en el puesto de comando indicando a los vigilantes la presencia de un
intruso.

Cuando el intruso es encuentre en los jardines adyacentes a los Laboratorios, la Direccin, Control de
Estudios, Comedor, Contabilidad y DOBE, debern activarse los motores de riego y se activar la alarma
silenciosa indicando la posicin del intruso y se activar una lmpara de un determinado color para
mostrar el lugar donde est el intruso.

El Sistema de Seguridad deja de funcionar cuando se desactiven por lo menos tres(03) sensores. En
todos los casos, en el puesto de comando, se mostrar siempre el funcionamiento o no del sistema.

Se deja libertad al diseador para imponer las condiciones necesarias y suficientes para el
funcionamiento adecuado del sistema de acuerdo a sus expectativas y experiencias, a manera de
mejorar y optimizar su funcionamiento, as como tambin disponer de los tipos de sensores a activar en
cualquier accin y los departamentos u oficinas, que de acuerdo a su responsabilidad, sean necesarias
resguardar. A objeto de detectar la oficina en riesgo, es importante asignar un color de lmpara leds a
cada una de ellas.

I) Disear, explique y simule el Proteus ( sin omitir ningn paso del proceso) el sistema de control
domtico optimizando las funciones de salidas ( Minterms y Maxterms) mediante el mtodo
algebraico( Algebra de Boole) y mtodo grfico ( Mapas de Karnaugh) utilizando solamente
compuertas lgicas de dos entradas.

II) Obtenga en Livewire o PCWorld el diagrama fsico del montaje del Sistema de Seguridad ( tal
cual quedara montado en el Protoboard en una placa impresa) .

7. Se tiene una banda transportadora de latas, la cual se pone en marcha mediante la accin
simultnea de cuatro interruptores P1, P2, P3 y P4, cada uno de los cuales es de un solo contacto. Si se
activan dos pulsadores cualesquiera, la banda transportadora se pondr en funcionamiento, pero se
activar una alarma indicando su mal funcionamiento. Cuando se pulse un interruptor la banda no
funcionar, pero se activar una lmpara amarilla y la alarma indicando que la banda esta paralizada.
Cuando se activen tres interruptores, la banda transportadora funcionar, pero se activar una luz verde
indicando un funcionamiento correcto. Cuando se activen cuatro interruptores, la banda transportadora
funcionara, pero se activaran la alarma y una luz roja indicando un funcionamiento forzado.

i). Disear un circuito lgico que permita garantizar el funcionamiento correcto de la banda
transportadora de acuerdo con la lgica establecida. ii) Obtenga las funciones canonicas Minterms y
Maxterms, para cada funcin de salida y simule en Proteus el circuito lgico de control diseado.

8. La salida de un sistema digital consiste en palabras de 4 bits que han de transmitirse a otro sistema
alejado fsicamente. Para proteger la informacin enviada ante errores introducidos en la transmisin,
se ha determinado aadir un bit de paridad en la transmisin de cada palabra.

TRABAJO DE LABORATORIO N01. DISEO DE SISTEMAS LOGICOS EN BAJA ESCALA DE

INTEGRACIN (SSI). ANDRES HERRERA. UNEXPO, JUNIO 2017 Pgina 13
 a) Escribir la tabla de verdad para el circuito combinacional capaz de generar dicho bit de paridad, el
cual deber ser 1 cuando el nmero de unos 1 presentes en la palabra de informacin sea par o
cero, y 0 en caso de que el nmero de 1 sea impar. b) Simule en Proteus, su diseo. c) Dibuje los
respectivos diagramas de tiempos para cada una de las seales de entrada y e salida.

9. Un edificio tiene seis pisos y un interruptor por cada piso para controlar el encendido y
apagado de la luz. Si todos los interruptores estn apagados la luz est apagada, pero deber
permanecer encendida una luz de emergencia externa para que el edificio no permanezca en
la oscuridad. Si se produce cualquier cambio, la luz se enciende.

a) Obtenga una ecuacin matemtica de conmutacin simplificada del sistema combinacional

que controla la luz interna y externa del edificio.
b) Realice un circuito de control, basado en interruptores de dos posiciones que permite
controlar este sistema.
c) Utilizando compuertas de tres estados ( theree state), disee un circuito lgico que permita
controlar el funcionamiento de la luz del edificio.
d) Utilizando compuertas de dos entradas, simule en Proteus el funcionamiento de este
circuito.

10.Disear un circuito generador de paridad de datos de cuatro bits (ve figura), de tal forma
que una seal de control C permita elegir entre paridad par o impar. As, si la seal de control
es C = 0, el dato de salida, D4 D3 D2 D1 D0 debe tener paridad par y si C = 1, el dato de salida
debe tener paridad impar. Implemente con compuertas OR-EX. Suponga que D4 es el bit de
paridad agregado. Utilizando compuertas de dos entradas, simule en Proteus el
funcionamiento de este circuito. Justifique su respuesta.

11. Una mquina expendedora de cigarrillos, proporciona varias marcas Consul (C), Belmont
(B), Record (R), Marboro (M) y Vicerroy (V), de precios 100, 200, 300, 500 y 1000 Bolivares
respectivamente. Para comprar un paquete se debe introducir solo una moneda de 100, 200,
500 o 1000 Bolvares. La mquina devuelve solo una moneda en caso de hubiera vuelto. En
aquellos casos en que no pueda proporcionar el cambio correcto, la mquina devuelve la
moneda introducida y no proporciona el producto. a) Disear un circuito combinacional que
implemente esta mquina. b) Simule en Proteus, el circuito lgico diseado. c) Obtenga en
Livewire o PCWorld el diagrama fsico del montaje del Sistema de Control de la Maquina de
Cigarrillos ( tal cual quedara montado en el Protoboard en una placa impresa) .

12. Cierta cerradura se abre con la combinacin de entrada 6AC es decir, es necesario
digitar el nmero 6 y las letras A y C para que la cerradura se active (se abra). Para ingresar
el nmero se cuenta con un teclado de nueve dgitos {0 @9} y para digitar la letras se dispone
de un teclado con las letras {A, B, C y D }. Se pide disear la lgica de control que implemente
la apertura de la cerradura. El sistema a disear deber mostrar en pantalla en tres
visualizadores 7 Segmentos, solamente la clave cuando esta sea introducida correctamente al
sistema. En caso contrario solo mostrar las letras ERR indicando que la clave introducida es
incorrecta.

TRABAJO DE LABORATORIO N01. DISEO DE SISTEMAS LOGICOS EN BAJA ESCALA DE

INTEGRACIN (SSI). ANDRES HERRERA. UNEXPO, JUNIO 2017 Pgina 14
13. Se desea disear un sistema combinacional que
permita regular la temperatura de un invernadero,
segn el diagrama adjunto. La temperatura llega desde
un sistemas de sensores mediante un cdigo en binario
natural de tres bits, en el que un incremento de cdigo
supone un incremento de temperatura de 5 Celsius o
Centgrados (Cdigo 0 si la temperatura est entre 0 y
4, cdigo 1 si la temperatura est entre 5 y 9, cdigo
2, entre 10 y 14 y as sucesivamente).
En cuanto a las salidas el comportamiento del sistema, tendr que cumplir con las condiciones
el siguientes:
a) Las temperaturas entre 25 y 34 generan la activacin del ventilador.
b) Las temperaturas por debajo de 25 generan la activacin de la calefaccin.
c) Las temperaturas sobre 34 generan la activacin del aire acondicionado.
I) Obtenga la tabla de verdad que describe el comportamiento del circuito.
II) Obtenga las expresiones mnimas, utilizando mapas de Karnaugh.
III) Dibuje y simule en Proteus, el circuito mnimo que garantiza el funcionamiento
correcto del sistema.
IV) Obtenga en Livewire o PCWorld el diagrama fsico del montaje del Sistema de Control
del Invernadero ( tal cual quedara montado en el Protoboard en una placa impresa) .

14. Disear un circuito combinacional que tiene como entradas un cdigo BCD y cuya salida
es 0 para las potencias de dos mas una unidad y 1 para los nmeros primos del cdigo. Las
entradas del cdigo BCD que no representan un dgito vlido nunca aparecen en la entrada. El
sistema deber mostrar la salida en un visualizador 7 segmentos y deber activar una alarma
cuando ambos nmeros cumplan con las dos condiciones.

15. Una Alarma en un departamento est diseada de manera que sensa cuatro lneas de
entrada. La lnea A viene de un interruptor de control secreto; la lnea B de un sensor de
presin ubicado bajo una caja fuerte de acero, que se encuentra dentro de un closet; la lnea C
de un reloj alimentado con una bateria y la lnea D est conectada a la puerta del closet.

Las siguientes condiciones producen un 1 lgico de salida.

A: El interruptor de control est cerrado. B: La caja fuerte est en su posicin normal en el
closet. C: El reloj est entre las 10,00 y 14,00 Hrs. Y D: La puerta del closet est cerrada.

Disear la lgica de control para la alarma de este departamento de manera que genere un 1
lgico (suena un timbre) cuando la caja fuerte es movida y el interruptor de control est
cerrado o cuando la puerta del closet es abierta fuera del rango horario antes sealado o
cuando el closet es abierto con el interruptor de control abierto.

16. Una forma de detectar errores simples en un sistema de comunicaciones se conoce con el
nombre de deteccin por bit de paridad. Este sistema consiste en agregar un bit adicional a
cada palabra de cdigo de bits que es transmitido. El bit adicional puede ser "1" o "0". Se dice
que se construye un detector de bit de paridad par, si el bit agregado a cada palabra es tal que
hace par el nmero de unos de la palabra, incluyendo el propio bit agregado. Se dice que es
paridad impar si el bit agregado hace impar el nmero total de bits.

TRABAJO DE LABORATORIO N01. DISEO DE SISTEMAS LOGICOS EN BAJA ESCALA DE

INTEGRACIN (SSI). ANDRES HERRERA. UNEXPO, JUNIO 2017 Pgina 15
Por ejemplo, si una palabra de cdigo es 1001101 (cuatro unos), al agregar paridad impar la
palabra queda: 10011011. Disear un circuito combinacional que permita detectar errores en
una comunicacin mediante la deteccin de paridad. Justifique su respuesta.

17. Disear un circuito combinacional que detecte un error en la representacin de un dgito

decimal codificado en binario (BCD). En otras palabras obtener un diagrama lgico cuya salida
sea 1 cuando la entrada contiene una combinacin no vlida en BCD.

18. La figura siguiente muestra un sistema de control de una

electrovlvula y un motor. Como seales de entrada se
disponen de tres finales de carrera y un detector de
proximidad, detectores que actan un contacto al ser
activados. Simule en Proteus su diseo.
Especificaciones:
a) Si se activa el detector A o B, slo se activa la electrovlvula (motor detenido).
b) Si se activan simultneamente los detectores A y B, slo se activa el motor (electrovlvula
desactivada).
c) Si se activan todos los detectores a la vez, se activa el motor y la electrovlvula.

19. Una bscula utiliza dos sensores. Estos sensores son idnticos y estn pesando la misma
pieza, aunque su medida puede diferir. Las dos medidas se entregan a un sistema digital
codificadas cada una con 2 bits (A1 A0) para el sensor 1 y B1B0 para el sensor 2).

Para visualizar la medida se dispone de dos displays de

7 segmentos. En uno de ellos se visualizar la
diferencia entre los sensores y en el otro la menor de
las medidas en el caso de que no coincidan las lecturas
de los dos sensores.

Disear el circuito lgico que permite controlar el funcionamiento de la Bascula, utilizando

bloques combinacionales estndares (multiplexores, decodificadores, sumadores,
comparadores). Simular en Proteus y montar el circuito en Protoboard. Este montaje debe
ser evaluado por el profesor.

20. Disear un circuito que permita convertir el Cdigo Hexadecimal a Visualizador 7

Segmentos. Establezca su Tabla de Verdad. Dibuje el circuito en Proteus y simule su
funcionamiento. Monte el circuito en el Protoboard y compruebe su funcionamiento.

21. Disear un circuito que permita sumar y restar dos nmeros de cuatro bits cada uno
mediante los convenios complementos a uno a dos. y visualizar el resultado de la operacin
en un Display de 7 segmentos. Simular su funcionamiento en Proteus.

22. a) Implementar un Circuito Comparador de Magnitudes de 3 bits, utilizando las compuertas

lgicas necesarias. b) Implemente un comparador de magnitudes de 4 bits utilizando el
integrado 74LS85. Simular en Proteus. Explique qu aplicaciones le dara Usted a este circuito
en un proceso industrial.

23. Implementar un Circuito lgico que permita sumar 3 nmeros binarios de 4 bits en BCD. El
circuito deber mostrar en visualizadores 7 segmentos, tipo ctodo comn el resultado de la
operacin.
TRABAJO DE LABORATORIO N01. DISEO DE SISTEMAS LOGICOS EN BAJA ESCALA DE
INTEGRACIN (SSI). ANDRES HERRERA. UNEXPO, JUNIO 2017 Pgina 16
24. Implementar un circuito lgico que permita restar dos nmeros binarios de cuatro bits. a)
En forma directa. b) en Complemento a 1. c) En Complemento a 2. d) En BCD Natural y e) En
BCD Exc 3.

25. Para el cdigo BCD, construir un circuito combinacional cuya salida sea el complemento a 9
de la entrada con un bit de signo. El sistema deber mostrar la salida en un visualizador 7
segmentos.

26. Se desea disear un Sistema de Riego

Automtico como el mostrado en la figura. El
circuito deber accionar la bomba en las
siguientes condiciones:
i) El circuito accionar la bomba solamente
cuando la tierra est seca, pero antes debe
comprobar las siguientes condiciones:
Para evitar que la bomba se estropee por
funcionar en vaco, nunca se accionar la bomba
cuando el depsito de agua est vaco.

Si hay restricciones en el riego (poca de verano), slo se podr regar de noche.

En el resto del ao (si no hay restricciones) se podr regar de da y de noche (si la tierra est
seca).
Para la implementacin del circuito se dispone de las siguientes entradas:
S: Seal que indica si la tierra est seca. Si S = 1 la tierra est seca y si S = 0, tierra hmeda.
R: Seal que indica si hay restricciones en el riego (es verano): Hay restricciones: R=1 No hay
restricciones: R=0.
D: Seal que indica si es de da o de noche: Da: D=1 ; Noche: D=0
V: Seal que indica si el depsito de agua est vaco: Vaco: V=1 ; Hay agua: V=0
Y la salida B, que accionar la bomba para regar: Bomba activa B = 1 ; Bomba apagada B = 0.
Con esta informacin se debe:
a) Elaborar la tabla de verdad del circuito
b) Obtener la ecuacin en la primera y segunda forma canonica
c) Aplicar los mtodos de los Mapa de Karnaugh y de Quine Mc Cluskey para obtener la
ecuacin simplificada en suma de productos o productos de suma
e) Realizar los diagramas de tiempo para cada una de las variables de entrada y de salida.
f) Obtenga en Livewire o PCWorld el diagrama fsico del montaje del Sistema de Control del
Sistema de Riego. ( tal cual quedara montado en el Protoboard en una placa impresa).

27.Se quiere disear un circuito lgico que reciba un nmero BCD-exc3 de 4 bits y muestre en
un display la letra 'P' si el nmero recibido es primo, y muestre una 'NP' si no lo es. Se
considerar el nmero 1 como nmero primo. El cero no es un nmero primo. En ningn caso
el circuito recibir nmeros que no estn codificados en BCD-exc3. En este caso mostrar la
letra E.

28.Disee tericamente y simule en Proteus una Sonda Lgica para tecnologa TTL o CMOS que
permitan visualizarse en un Display o en diodos leds ( Verde, Ambar y Rojo ) los niveles de

TRABAJO DE LABORATORIO N01. DISEO DE SISTEMAS LOGICOS EN BAJA ESCALA DE

INTEGRACIN (SSI). ANDRES HERRERA. UNEXPO, JUNIO 2017 Pgina 17
tensin Alto, nivel de tensin de Transicin y nivel de tensin Bajo respectivamente. Este
diseo debe ser realizado estrictamente con compuertas lgicas.

29. Un sistema sencillo de votacin secreta utiliza un circuito combinacional, cuyas entradas
estn controladas por interruptores que puedan accionar los miembros del jurado. La salida
del circuito ser 0 o 1 , en funcin de cmo hayan puesto los interruptores la mayora de
los miembros del jurado. El sistema debe contener tres tribunales X, Y y Z. El tribunal X tiene
cinco miembros (A, B, C ,D y E), el tribunal Y tiene cuatros miembros ( E, F, G y H ) y el tribunal
Z posee tres miembros ( I, J y K ) El veredicto deber ser:

- El del tribunal X en caso de que en este no se produzcan empate

- Si se produce empate en el tribunal X, el veredicto ser el del tribunal Y.
- El del tribunal Z en el caso que los tribunales X e Y estn empatados.
El sistema deber mostrar en un Display el total de votos obtenidos en cada tribunal y el total
de votos obtenidos.

30. En la figura se muestra la interaccin de una autopista

principal con un camino de acceso secundario. Se colocan
sensores de deteccin de vehculos a lo largo de los
carriles C y D (camino principal) y en los carriles A y B
(camino de acceso). Las lecturas (o salidas) del sensor son
bajas (0), cuando no pasa ningn vehculo, y alta (1)
cuando pasa algn vehculo.
El semforo del crucero se controlar de acuerdo con la
siguiente lgica:
a) El semforo E-W estar en luz verde siempre que los carriles C y D estn ocupados.
b) El semforo E-W estar en luz verde siempre que los carriles C o D estn ocupados pero A
y B no lo estn.
c) El semforo N-S estar en luz verde siempre que los carriles A y B estn ocupados pero C y
D no lo estn.
d) El semforo N-S estar en luz verde cuando A y B estn ocupados en tanto que C y D estn
vacantes.
e) El semforo E-W estar en luz verde cuando no haya vehculos transitando.

e) Cuando aparezca una Ambulancia por cualquiera de los carriles, los semforos debern
ponerse en rojo e intermitentes, indicando que existe una emergencia y asi evitar que algn
vehculo se ponga en marcha cuando est pasando la ambulancia. El momento de aparicin
de la ambulancia ser aleatorio y estar dada por la funcin lgica obtenida a partir de los
digitos de su expediente seguidos de los digitos de su cdula de identidad plasmados en un
Mapa de Karnaugh, segn los valores numricos de las casillas del mapa. Es obligatorio que el
sistema de control le d prioridad a la ambulancia por tratarse de una emergencia.

31. De acuerdo con los planteamientos anteriores, genere la luz amarilla a partir de la roja y la
verde, cuya secuencia deber ser Verde, Amarilla y Rojo. Cuando haga su aparicin la
ambulancia, el semforo deber poner todas las luces en amarillo e intermitentes. Disee el
circuito de control para este semforo.

TRABAJO DE LABORATORIO N01. DISEO DE SISTEMAS LOGICOS EN BAJA ESCALA DE

INTEGRACIN (SSI). ANDRES HERRERA. UNEXPO, JUNIO 2017 Pgina 18
Simule el funcionamiento del circuito en Proteus, Monte el circuito en el Protoboard y
compruebe su funcionamiento.

AYUDA: Dibuje los diagramas de tiempo de aparicin de las seales Verde y Rojo y a partir de
aqu genere la luz Amarilla.

32. Disee un circuito lgico que permita convertir niveles de tensin analgicos de 0V @ 15 V
en niveles de tensin digitales.

33. Disee una Bascula Digital que permita pesar objetos desde 5 gramos a 10 Kgs, la cual
deber mostrar en los displays el peso y el precio del objeto. Realice inicialmente un diagrama
en bloques de la bascula y luego implemente el circuito lgico de control de la bascula.

34. a)Implementar un circuito lgico que permita sumar y restar dos nmeros de en
hexadecimal. b)Implementar un circuito lgico que permita multiplicar y dividir dos nmeros
en octal. c) Implementar un circuito lgico que permita multiplicar y dividir dos nmeros en
hexadecimal. Simular en Proteus.

35. Se quiere disear un circuito para activar la alarma de incendios (A) para la evacuacin de
un edificio. Para ello se tiene un sensor de gases (G), un sensor de humos (H), y dos seales
procedentes de un termmetro que indican si la temperatura es mayor de 45C (T45) y si la
temperatura es mayor de 60C (T60).
Debido a que a veces los sensores detectan humos y gases que no siempre proceden de
incendios (por ejemplo de los cigarrillos o las cocinas), para evitar falsas alarmas, la seal A se
activar cuando se cumplan las siguientes condiciones:
- Si la temperatura es mayor de 60C siempre se activar la alarma
- Si la temperatura est entre 45C y 60C se activar la alarma slo si han detectado
gases o humos (o ambos).
- Si la temperatura es menor de 45C se activar la alarma slo si se detectan gases y
humos
Resumiendo, las 4 seales binarias de entrada y la salida:
- G: vale '1' si se detecta GAS resultante de la combustin. H: vale '1' si se detecta
HUMO. T45: vale '1' si la temperatura es superior a 45C. T60: vale '1' si la temperatura es
superior a 60C
La seal de salida A (alarma) se activar a nivel alto.
a) Obtenga y realice la tabla de verdad de la seal de alarma (A) a partir de las seales de
entrada (G, H, T45, T60) .
b) Obtener la expresin reducida en suma de productos y producto de sumas.
c) Dibujar el esquema del circuito de control. Simule el funcionamiento del circuito en
Proteus, Monte el circuito en Liveware o Pc World y compruebe su funcionamiento.

Andrs Herrera
UNEXPO, 03 Junio 2017

TRABAJO DE LABORATORIO N01. DISEO DE SISTEMAS LOGICOS EN BAJA ESCALA DE

INTEGRACIN (SSI). ANDRES HERRERA. UNEXPO, JUNIO 2017 Pgina 19