Академический Документы
Профессиональный Документы
Культура Документы
47K
U1 VCC
5.0V
OPAMP_3T_VIRTUAL
U3
7
1
8
3 R9
6
1k U2
D1 2
BPV10NF
AD620AN R3 R2 R1
4
5
VSS
1k 1k 1k OPAMP_3T_VIRTUAL
U2 -5V R10
R4 R8 R7 R5 R6
2k
2k 2k 2k 2k 2k
OPAMP_3T_VIRTUAL
R2
47K
Figura 1 Figura 2
3. Un transductor entrega un voltaje entre 1.1 y 1.9 voltios cuando la variable que transduce
vara de 0 a 100% de su rango, disee e implemente un circuito de acondicionamiento que
entregue un voltaje entre 0 y 4.096 voltios ante esta variacin.
4. Un convertidor digital/analgico de 4 bits, conocido como de red R-2R tiene el circuito
esquemtico de la Figura 2. Las resistencias R4, R8, R7 y R5 reciben las entradas digitales
(0 o 5 voltios segn el nivel lgico). Responda las siguientes preguntas:
a. Cul de las resistencias (R4 o R5) debera recibir el bit ms significativo? Puede
averiguarlo probando en cul de las resistencias un nivel alto tiene mayor efecto
sobre el voltaje de salida del Op.Amp manteniendo las otras entradas en cero.
b. Halle el voltaje de salida para una entrada todos ceros (0000).
c. Halle el voltaje de salida para una entrada todos unos (1111).
5. Se desea filtrar una seal con un filtro pasa-alto de 2do orden con una frecuencia de corte
de 0.2 Hz. Disee el filtro Sallen-Key correspondiente y dibuje el circuito esquemtico. Se
sugiere que las capacitancias tengan una relacin de 1 a 5 y que ninguna de ellas sea
mayor de 300 nF.
6. Un circuito de muestreo y retencin debe llegar a 0.1% en 10 us (ante un escaln de
1voltio); calcule la capacitancia de retencin y la mxima corriente de bias que se puede
aceptar en el operacional para que en la fase de retencin que dura 100us la tensin en el
circuito caiga menos de 0.1%. Asuma que la resistencia en estado encendido del
conmutador es de 100 Ohmios y es muy alta en estado apagado.
7.