1.

Dadas las siguientes funciones:

= (, , , , , , , )

= (, , , , , , , )

= (, , , , , , , , , )

= (, , , , , , , )

a) Simplificar por el mtodo de Quine.

Se trabajara en funcin de los minterminos la expresin 1 ser la siguiente:

1 = (0,1,2,3,8,10,12,14)

m 1era Dif. 2da Dif.

0 0 0-1 (1) 0-1-2-3 (1,2)
0-2 (2) 0-2-8-10 (2,8)
0-8 (8)
8-10-12-14 (2,4)
1 1-3 (2)
1 2 2-3 (1)
8 2-10 (8)
8-10 (2)
8-12 (4)

3 10-14 (4)
2 10 12-14 (2)
12
3 14
1 = 0 1 2 3 = 0 0 _ _
2 = 0 2 8 10 = _ 0 _ 0
3 = 8 10 12 14 = 1 _ _ 0

1 = + = +
+
b) Simplificar por el mtodo de Q-M.

Como 2 esta en funcin de sus maxterminos lo expresamos en minterminos.

2 = (1,2,5,6,9,10,13,14)

Tabla de implicantes primos:

m 1era Dif. 2da Dif.

1 1-5 (4) 1-5-9-13 (4,8)
1
2 1-9 (8) 2-10-6-14 (8,4)
2-6 (4)
5 2-10 (8)
6
2
9 5-13 (8)
10 6-14 (8)
9-13 (4)
13 10-14 (4)
3
14

1 = 1 5 9 13 = _ _ 0 1
2 = 2 10 6 14 = _ _ 1 0

2 = 1 + 2 = +
=

c) Simplificar por el mtodo del tabulado o numrico.

Se trabajara en funcin de los minterminos la expresin 3 ser la siguiente

3 = (0,4,8,10,11,12)

Aplicando el mtodo del tabulado o numrico:

m 1era Dif. 2da Dif.

0 0-4 (4) 0-4-8-12 (4,8)
0
0-8 (8)
4
1
8 4-12 (8)
8-10 (2)
10 8-12 (4)
2
12
10-11 (1)
3 11 12-11 (1)
 Tabla de implicantes primos:

0 4 8 10 11 12
IP1 * *
IP2 * *
IP3 * *
IP4 * * * *

Como se observa en el grafico los implicantes primordiales son el IP2 e IP4 debido
que esos dos cubren a todos los bits de los Minterminos.

Entonces la reduccin de la funcin ser:

3 = +

d) Simplificar por el mtodo de Karnaugh.

CD
00 01 11 10
AB
00 1 1
01 1 1
11 1 1
10 1 1

Simplificamos de la siguiente manera:

Cada cantidad de uno es una potencia de 2 as se debe indicar en este caso 20 ese
cero nos indica que ninguna variable se va a eliminar ahora para cada color ya que
ninguna esta adyacente de manera horizontal o vertical

4 = +
+
+ + +
+ +

e) Implementar la funcin simplificada usando solo NAND.

1 = +

1 =


 Su tabla de verdad ser:

A B D F1
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0

f) Implementar la funcin simplificada usando solo NOR.

La grafica que tendremos en funcin de NOR ser reduciendo el sistema:

2 = +

2 = +

2 =
+

+
2 ==
+ +

Su tabla de verdad ser:

C D F2
0 0 0
0 1 1
1 0 1
1 1 0
g) Implementar la funcin simplificada usando solo AOI.

3 = +

Para Graficar en funcin de AOI se har:

Su tabla de verdad ser:

A B C D F3
0 0 0 0 1
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 1
1 0 0 1 0
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0

h) Implementar la funcin simplificada usando solo XOR.

Lo reducimos de la siguiente manera

4 = + +
+ + + + +


4 = ( + ) + ( + ) + ( + ) + ( + )
4 = ( + )( + ) + ( + )( + )

4 = ( )( ) + ( )( )
4 = ( ) ( )
 Su tabla de verdad es:

A B C D F4
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 1
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0

i) Comprobar experimentalmente el funcionamiento en el laboratorio.

2. Simplifique e implemente en el laboratorio, la funcin incompletamente especificada,
simplificada por el mtodo del tabulado o numrico a cuatro literales. Determinar adems
IPE, IPES, IPNE y trminos opciones, si los hay.

(, , , , ) = (, , , , , , , , , , , ) + (, , , , )

A B C D E F
0 0 0 0 0 0 X
1 0 0 0 0 1 1
2 0 0 0 1 0 0
3 0 0 0 1 1 X
4 0 0 1 0 0 1
5 0 0 1 0 1 1
6 0 0 1 1 0 X
7 0 0 1 1 1 1
8 0 1 0 0 0 0
9 0 1 0 0 1 0
10 0 1 0 1 0 0
11 0 1 0 1 1 0
12 0 1 1 0 0 1
13 0 1 1 0 1 0
14 0 1 1 1 0 1
15 0 1 1 1 1 0
16 1 0 0 0 0 0
17 1 0 0 0 1 1
18 1 0 0 1 0 0
19 1 0 0 1 1 X
20 1 0 1 0 0 1
21 1 0 1 0 1 1
22 1 0 1 1 0 1
23 1 0 1 1 1 1
24 1 1 0 0 0 0
25 1 1 0 0 1 0
26 1 1 0 1 0 0
27 1 1 0 1 1 0
28 1 1 1 0 0 1
29 1 1 1 0 1 0
30 1 1 1 1 0 X
31 1 1 1 1 1 0
 Aplicando el Mtodo de Quine McCluskey obtenemos el siguiente resultado.

0 0 0-1(1) 0-1-4-5(1,4) 0-1-4-5(1,4) 1-3-17-19-5-7-21-23(2,16,4) 1-3-5-7--17-19-21-23(2,4,16)

1 0-4(4) 0-4-1-5(4,1) 1-3-17-19(2,16) 1-3-5-7--17-19-21-23(2,4,16) 4-5-6-7-20-21-22-23(1,2,16)
1
4 1-3(2) 1-3-17-19(2,16) 1-3-5-7(2,4) 1-5-17-21-3-7-19-23(4,16,2) 4-6-12-14-20-22-28-30(2,8,16)
3 1-5(4) 1-3-5-7(2,4) 1-5-17-21(4,16) 4-5-6-7-20-21-22-23(1,2,16)
5 1-17(16) 1-5-3-7(4,2) 4-5-6-7(1,2) 4-5-20-21-6-7-22-23(1,16,2)
6 4-5(1) 1-5-17-21(4,16) 4-5-20-21(1,16) 4-6-12-14-20-22-28-30(2,8,16)
2
12 4-6(2) 1-17-3-19(16,2) 4-6-12-14(2,8) 4-6-20-22-5-7-21-23(2,16,1)
17 4-12(8) 1-17-5-21(16,4) 4-6-20-22(2,16) 4-6-20-22-12-14-28-30(2,16,8)
20 4-20(16) 4-5-6-7(1,2) 4-12-20-28(8,16) 4-12-20-28-6-14-22-30(8,16,2)
7 3-7(4) 4-5-20-21(1,16) 3-7-19-23(4,16)
14 3-19(16) 4-6-5-7(2,1) 5-7-21-23(2,16)
19 5-7(2) 4-6-12-14(2,8) 6-7-22-23(1,16)
3
21 5-21(16) 4-6-20-22(2,16) 6-14-22-30(8,16)
22 6-7(1) 4-12-6-14(8,2) 12-14-28-30(2,16)
28 6-14(8) 4-12-20-28(8,16) 17-19-21-23(2,4)
23 6-22(16) 4-20-5-21(16,1) 20-21-22-23(1,2)
4
30 12-14(2) 4-20-6-22(16,2) 20-22-28-30(2,8)
12-28(16) 4-20-12-28(16,8)
17-19(2) 3-7-19-23(4,16)
17-21(4) 3-19-7-23(16,4)
20-21(1) 5-7-21-23(2,16)
20-22(2) 5-21-7-23(16,2)
20-28(8) 6-7-22-23(1,16)
7-23(16) 6-14-22-30(8,16)
14-30(16) 6-22-7-23(16,1)
19-23(4) 6-22-14-30(16,8)
21-23(2) 12-14-28-30(2,16)
22-23(1) 12-28-14-30(16,2)
22-30(8) 17-19-21-23(2,4)
28-30(2) 17-21-19-23(4,2)
20-21-22-30(1,2)
20-22-21-23(2,1)
20-22-28-30(2,8)
20-28-22-30(8,2)

1 4 5 7 12 14 17 20 21 22 23 28
0-1-4-5 x x x
1-3-5-7-17-19-21-23 x x x x x x
4-5-6-7-20-21-22-23 x x x x x x x
4-6-12-14-20-22-28-30 x x x x x x

IPE:
(1 3 5 7 17 19 21 23) = (_0_ _1) =
(4 6 12 14 20 22 28 30) = (_ _ 1_0) =
 IPNE:
0 1 4 5 = 00_ 0_ =

4 5 6 7 20 21 22 23 = _ 01_ _ =

Trminos opcionales no hay.

Luego la funcin mnima queda dado por los IPE + (trminos opcionales):

= +

Graficando obtenemos.

Su tabla de verdad es:

B C E F
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 0

3. Simplificar e implementar en el laboratorio, la funcin incompletamente especificada, por

el mapa-k a cuatro literales.

(, , , , ) = +
+
+
+ (


+

+

+

)

1 = ( + ) + ( + ) + ( + ) + ( +
)

1 = ( + ) + ( + ) + ( + + ) + ( + + )
1 = ( + ) + ( + ) + ( + ( + ) + ( + ) ) + (

+ ( + ) ) )
+ ( +

Operando y reemplazando en obtenemos la funcin en su forma cannica:

= + + + + + +
+


+ + + ( + + + )
 CDE
000 001 011 010 110 111 101 100
AB
00 1 1 1 1 x
01 x 1 1 1 x
11 1 1
10 x 1

= +

Su tabla de verdad es la siguiente:

A B C D F
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 0
0 1 0 1 0
0 1 1 0 1
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 1
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 1
1 1 1 1 0
4. Disee e implemente en el laboratorio los siguientes circuitos que sern
controlados mediante la tabla de funcin:

El circuito debe de tener 4 entradas y 4 salidas las cuales deben de visualizarse en

LED, utilice compuertas de tres estados para manejar datos de 4bits.

En total tenemos 13 salidas como muestra la siguiente tabla.

COMPLEMENT P. GRAY - BINARIO-

CODIGO BINARIO
O2 IMPAR BINARIO GRAY
Decimal A B C D W X Y Z Z W X Y Z W X Y Z
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 1 1 1 1 1 1 0 0 0 1 0 0 0 1
2 0 0 1 0 1 1 1 0 1 0 0 1 1 0 0 1 1
3 0 0 1 1 1 1 0 1 0 0 0 1 0 0 0 1 0
4 0 1 0 0 1 1 0 0 1 0 1 1 1 0 1 1 0
5 0 1 0 1 1 0 1 1 0 0 1 1 0 0 1 1 1
6 0 1 1 0 1 0 1 0 0 0 1 0 0 0 1 0 1
7 0 1 1 1 1 0 0 1 1 0 1 0 1 0 1 0 0
8 1 0 0 0 1 0 0 0 1 1 1 1 1 1 1 0 0
9 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 0 1
10 1 0 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1
11 1 0 1 1 0 1 0 1 1 1 1 0 1 1 1 1 0
12 1 1 0 0 0 1 0 0 0 1 0 0 0 1 0 1 0
13 1 1 0 1 0 0 1 1 1 1 0 0 1 1 0 1 1
14 1 1 1 0 0 0 1 0 1 1 0 1 1 1 0 0 1
15 1 1 1 1 0 0 0 1 0 1 0 1 0 1 0 0 0

Aplicando el mapa-K obtendremos los siguientes resultados.

Una vez que tenemos implementado el circuito conversor de cdigo, procedemos a

controlar las salidas con compuertas de tres estados, que a la vez se regirn por la
siguiente tabla de funcin:
 S0 S1 COMPLEMENTO 2 P. IMPAR GRAY-BINARIO BINARIO-GRAY
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1

Donde los niveles altos corresponden a la activacin de la compuerta de tres estados.

De la tabla anterior podemos concluir que las funciones que describen este
comportamiento son de la forma:

. 2 = 0 1
0 1
. =
. = 0 1
. = 0 1

Para este circuito se puede utilizar compuertas AND e inversores, sin embargo, como
sobran compuertas de los respectivos integrados que se utilizaran para armar el circuito
conversor de cdigo, se harn uso de ellas, con el fin de utilizar la menor cantidad de
integrados, as usando dichas compuertas adems de un integrado NAND, se obtiene:

Para cada salida de las 13 se le conecta una compuerta Tri-State, la cual dejar pasar la
seal de salida, cuando se le accione mediante otra seal de nivel alto.

Con A1 como seal de entrada, dejar pasar la seal A1 a Y1cuando la entrada C1 sea de
nivel alto.
5. Disee un circuito lgico combinacional, cuya entrada es un nmero codificado en binario
de 4 bits y cuya salida es la representacin en cdigo BCD del nmero binario de entrada.
Se pide lo siguiente:

a) La tabla de combinaciones.
b) Las funciones de salida, simplificadas por el mtodo del mapa-k.
c) La implementacin del circuito en el laboratorio, usando cualquier compuerta, las
salidas deben visualizarse en LEDs.

Tabla de combinaciones:

Numero en binario BCD(decenas) BCD(unidades)

A B C D F W X Y Z
0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 1
0 0 1 0 0 0 0 1 0
0 0 1 1 0 0 0 1 1
0 1 0 0 0 0 1 0 0
0 1 0 1 0 0 1 0 1
0 1 1 0 0 0 1 1 0
0 1 1 1 0 0 1 1 1
1 0 0 0 0 1 0 0 0
1 0 0 1 0 1 0 0 1
1 0 1 0 1 0 0 0 0
1 0 1 1 1 0 0 0 1
1 1 0 0 1 0 0 1 0
1 1 0 1 1 0 0 1 1
1 1 1 0 1 0 1 0 0
1 1 1 1 1 0 1 0 1

Aplicando el mapa-k.

CD CD
00 01 11 10 00 01 11 10
AB AB
00 00
01 01 1 1 1 1
11 11 1 1
10 1 1 10

= = +

CD CD
00 01 11 10 00 01 11 10
AB AB
00 1 1 00 1 1
01 1 1 01 1 1
11 1 1 11 1 1
10 10 1 1

= + =
 CD
00 01 11 10
AB
00
01
11 1 1 1 1
10 1 1
= +

6. Disear e implementar en el laboratorio, un circuito detector de cdigo, que nos permita

visualizar en diodos LED, el equivalente binario del cdigo que se intenta detectar, que se
muestre en la tabla. La entrada binaria es un nmero binario de cuatro bits (generado en
forma manual, o a travs de un circuito contador), la salida debe ser el cdigo detectado y
deben tener un visualizador (LEDs de distintos colores). Por otro lado, si ocurre una
entrada invalida del cdigo detectado, los LED de salida deben apagarse.

S1 S0 FUNCION DE SALIDA
0 0 EXCESO 3 GRAY (LED VERDE)
0 1 AIKEN (LED AMARILLO)
1 0 84-2-1 (LED ROJO)
1 1 BCD (LED ANARANJADO)
CODIGO BINARIO EXCESO 3-GRAY AIKEN 84-2-1 BCD
Decimal A B C D W X Y Z W X Y Z W X Y Z W X Y Z
0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 1 1 0 0 0 0 1 0 1 1 1 0 0 0 1
2 0 0 1 0 0 1 1 1 0 0 1 0 0 1 1 0 0 0 1 0
3 0 0 1 1 0 1 0 1 0 0 1 1 0 1 0 1 0 0 1 1
4 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0
5 0 1 0 1 1 1 0 0 1 0 1 1 1 0 1 1 0 1 0 1
6 0 1 1 0 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0
7 0 1 1 1 1 1 1 1 1 1 0 1 1 0 0 1 0 1 1 1
8 1 0 0 0 1 1 1 0 1 1 1 0 1 0 0 0 1 0 0 0
9 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 0 0 1
10 1 0 1 0 1 0 1 1 0 0 0 0 1 1 1 0 0 0 0 0
11 1 0 1 1 1 0 0 1 0 0 0 0 1 1 0 1 0 0 0 0
12 1 1 0 0 1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0
13 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
14 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Aplicando el mapa-k para cada cdigo obtenemos los siguientes resultados.

EXCESO 3-GRAY.

= + + +
= + + +

= +
+ + +


= +

AIKEN.

= + +
= + +
= + +

= +

84-2-1.

=
+ ( + ) +
=
+ ( + )
= ( )( + )
= +

BCD.

=
=
=
= +
Una vez que tenemos implementado el circuito conversor de cdigo, procedemos a
controlar las salidas con compuertas de tres estados, que a la vez se regirn por la
siguiente tabla de funcin:

S0 S1 EXCESO 3 GRAY AIKEN 84-2-1 BCD

0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1
Donde los niveles altos corresponden a la activacin de la compuerta de tres estados.

De la tabla anterior podemos concluir que las funciones que describen este
comportamiento son de la forma:

3 = 0 1

= 0 1
84 2 1. = 0 1
= 0 1
7. Un cdigo BCD se transmite a un receptor lejano. Los bits son 3 , 2 , 1 , 0 con 3 como
MSB. El circuito receptor contiene un detector de errores BCD que examina el cdigo
recibido y prueba si es BCD legal (es decir 1001). Disee e implemente el circuito en el
laboratorio, utilizando compuertas NOR, de modo que se produzca un nivel alto en
cualquier condicin de error.

F
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1

Aplicando el mapa-K.
1 0
00 01 11 10
3 2
00
01
11 1 1 1 1
10 1 1

= 3 2 + 3 1
 Su tabla se reduce a lo siguiente:

F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

8. Disee e implementar en el laboratorio un conversor de cdigo, que convierta el cdigo

EXCESO 3 GRAY al cdigo AIKEN, emplee en el diseo compuertas X.OR de dos entradas y
otras compuertas. Visualizar las salidas en LEDs.

EXCESO 3 GRAY AIKEN

A B C D W X Y Z
0 0 0 0 x x x x
0 0 0 1 x x x x
0 0 1 0 0 0 0 0
0 0 1 1 x x x x
0 1 0 0 0 1 0 0
0 1 0 1 0 0 1 1
0 1 1 0 0 0 0 1
0 1 1 1 0 0 1 0
1 0 0 0 x x x x
1 0 0 1 x x x x
1 0 1 0 1 1 1 1
1 0 1 1 x x x x
1 1 0 0 1 0 1 1
1 1 0 1 1 1 0 0
1 1 1 0 1 1 1 0
1 1 1 1 1 1 0 1

Aplicando el mapa-k.

CD CD
00 01 11 10 00 01 11 10
AB AB
00 x X X 00 x X X
01 01 1
11 1 1 1 1 11 1 1 1
10 x x x 1 10 x x x 1

= =
+ + = + ( + )
=
( + )
 CD CD
00 01 11 10 00 01 11 10
AB AB
00 x X X 00 x X X
01 1 1 01 1 1
11 1 1 11 1 1
10 x x x 1 10 x x X 1
+ =
= =
+ + + +

=

9. Disear e implementar en el laboratorio un circuito combinacional con cuatro lneas de

entrada que representen un digito decimal en BCD y cuatro lneas de salida que generen
el complemento de 9 del digito de entrada. Visualice la salida en un display de 7 segmentos.

BCD COMPLEMENTO 9
A B C D W X Y Z
0 0 0 0 1 0 0 1
0 0 0 1 1 0 0 0
0 0 1 0 0 1 1 1
0 0 1 1 0 1 1 0
0 1 0 0 0 1 0 1
0 1 0 1 0 1 0 0
0 1 1 0 0 0 1 1
0 1 1 1 0 0 1 0
1 0 0 0 0 0 0 1
1 0 0 1 0 0 0 0
 CD CD
00 01 11 10 00 01 11 10
AB AB
00 1 1 00 1 1
01 01 1 1
11 x x x x 11 x x x x
10 x x 10 x x

= = + =

CD CD
00 01 11 10 00 01 11 10
AB AB

00 1 1 00 1 1
01 1 1 01 1 1
11 x x x x 11 x x x x
10 x x 10 1 x x

=
=

COMPLEMENTO 9 DISPLAY
W X Y Z a b c d e f g
1 0 0 1 1 1 1 0 0 1 1
1 0 0 0 1 1 1 1 1 1 1
0 1 1 1 1 1 1 0 0 0 0
0 1 1 0 1 0 1 1 1 1 1
0 1 0 1 1 0 1 1 0 1 1
0 1 0 0 0 1 1 0 0 1 1
0 0 1 1 1 1 1 1 0 0 1
0 0 1 0 1 1 0 1 1 0 1
0 0 0 1 0 1 1 0 0 0 0
0 0 0 0 1 1 1 1 1 1 0

Aplicando el mapa-k.

= + + +

(
= + + ) +

= + +
= + + +

= +
= + + +


= + + +
BIBLIOGRAFIA.

SISTEMAS DIGITALES, LUIS ROMERO GOYTENDIA.

FUNDAMENTOS DE SISTEMAS DIGITALES