You are on page 1of 5

Estudo de retificadores SEPIC trifsicos com elevado fator de potncia(1)

Flabio Alberto Bardemaker Batista(2); Jssica Ramos Ribeiro (3) ; Marcos Vincius Dutra (3) ;
Roberto Vinicius Seidler (3) ; Carlos Henrique Illa Font (4) .

Resumo Expandido
(1)
Trabalho executado com recursos do Edital Universal de Pesquisa n 12/2012/PRPPGI da PR-REITORIA DE
PESQUISA, PS-GRADUAO E INOVAO.
(2)
Professor; INSTITUTO FEDERAL DE EDUCAO, CINCIA E TECNOLOGIA DE SANTA CATARINA; Florianpolis, Santa
Catarina; flabio@ifsc.edu.br.
(3)
Estudante; INSTITUTO FEDERAL DE EDUCAO, CINCIA E TECNOLOGIA DE SANTA CATARINA;
(4)
Professor; UNIVERSIDEDE FEDERAL TECNOLGICA DO PARAN; Ponta Grossa, Paran.

RESUMO: O projeto tem como objetivo o estudo de retificadores SEPIC trifsicos com elevado fator de
potncia utilizando tcnicas de controle digital. Entre os principais problemas a serem abordados,
considera-se as questes relacionadas com o rendimento dos conversores de energia, reduo de peso e
volume, baixa taxa de distoro harmnica para as correntes de entrada e elevado fator de potncia. Estas
caractersticas so bastante afetadas pela escolha do conversor de energia e pelos sistemas de controle e
modulao que so os focos de estudo neste projeto. Neste aspecto, os conversores SEPIC se mostram
como solues atrativas por apresentarem estruturas de estgio nico, e a possibilidade de atuarem como
estruturas abaixadoras e elevadoras de tenso. Com isso, foram desenvolvidas atividades relacionadas
com o projeto de um retificador visando a montagem e testes do estgio de potncia e a realizao das
tarefas de programao dos sistemas de controle digital e modulao. Na etapa final do projeto ser
realizada a integrao das diferentes partes do sistema e a implementao de um prottipo para
verificao experimental dos conceitos estudados.

Palavra Chave: Qualidade de Energia, Conversores CA-CC; Single-Ended Primary-Inductor Converter.

INTRODUO retificadores PWM permite a obteno de correntes


de entrada praticamente senoidais e em fase com
O desenvolvimento de circuitos retificadores as tenses de alimentao e reduzidas taxas de
trifsicos com elevado fator de potncia tem distoro harmnica.
merecido grande ateno por parte de engenheiros grande o nmero de topologias de
e pesquisadores da rea de eletrnica de potncia conversores trifsicos PWM unidirecionais
(BATISTA, 2010; FRIEDLI, 2011; KOLAR, 1997; apresentados na literatura, quando comparadas
STUPAR, 2012), visando melhoria de desempenho com os retificadores do tipo Boost, as topologias
em caractersticas como: fator de potncia, SEPIC (Single-Ended Primary-Inductor Converter)
rendimento, densidade de potncia, regulao da apresentam as vantagens de operar como
tenso de sada, esforos de tenso e corrente nos abaixadoras/elevadoras de tenso e de possuir
semicondutores, etc. circuitos de partida mais simples.
No que se refere ao fator de potncia (FP), os Em sistemas que utilizam aerogeradores,
retificadores convencionais apresentam distores estes retificadores contribuem para o aumento do
nas correntes drenadas da rede e um reduzido fator rendimento do alternador e utiliza-se um menor
de potncia. nmero de conversores para a adequao da
Como consequncias destas caractersticas, energia a ser armazenada nos bancos de baterias.
surgem distores nas tenses de alimentao, Em artigo apresentado no INDUSCON 2012
aumentam as perdas nas redes de distribuio e (BATISTA, 2012) prope-se um estudo terico
interferncias eletromagnticas, prejudicando o sobre retificadores SEPIC. Neste projeto d-se
funcionamento de outros equipamentos. continuidade a este estudo, visando a anlise de
Desta forma, estes retificadores no outras estruturas de retificadores SEPIC trifsicos
conseguem atingir o desempenho satisfatrio para com elevado fator de potncia e implementao de
atender normas internacionais que definem os um prottipo de retificador PWM.
limites recomendados para o contedo harmnico
dos sinais de corrente em equipamentos METODOLOGIA
eletrnicos.
Para o estudo de retificadores SEPIC
Por outro lado, nos retificadores com elevado
trifsicos com elevado fator de potncia e a
fator de potncia (PFC) que utilizam a modulao
implementao do prottipo do conversor de
por largura de pulso (Pulse Width Modulation -
PWM), o comando adequado dos interruptores nos potncia considerou-se as seguintes etapas:
Reviso bibliogrfica sobre conversores
SEPIC e retificadores PWM; Nesta figura, tambm observa-se a presena
Definio de parmetros e especificaes do circuito de condicionamento de sinais,
de desempenho para o sistema; responsvel pelo tratamento e distribuio dos
Projeto e simulao do estgio de potncia sinais das diferentes partes do sistema.
do conversor;
Definio de esquemtico, Elaborao de
layout e montagem das (PCIs) ;
Anlise de dispositivos de controle digital
Estudo de tcnicas de controle digital;
Elaborao de programas de controle do
conversor ;
Ensaios do conversor;
Documentao e redao do resumo e
artigo final.

Inicialmente prope-se o estudo sobre


conversores SEPIC e retificadores PWM. Neste
estudo foram analisadas e propostas estruturas de
retificadores SEPIC trifsicos com correo de fator
de potncia operando no modo de conduo
contnua. Figura 1 Diagrama em blocos do retificador PWM.

Depois, foi realizada a escolha de parmetros A figura 2 mostra o estgio de potncia do


e especificaes de desempenho para o sistema. retificador a ser implementado.
Definidos estes itens, partiu-se para o projeto
e simulao do estgio de potncia do conversor.
Na sequncia, foi realizada a definio de
esquemtico, a elaborao de layout das placas de
circuito impresso (PCIs). Em paralelo est sendo
realizada a anlise de dispositivos de controle
digital e o estudo de tcnicas de controle digital e
modulao.
Em uma prxima etapa, sero montadas as
placas de circuito impresso e elaborados
programas de controle do conversor, sendo
testadas as tcnicas de controle e modulao
integradas com o estgio de potncia do conversor.
Em uma etapa final, sero realizados ensaios
com todo sistema e analisados os parmetros de
desempenho do sistema, bem como a Figura 2 Estgio de potncia do retificador trifsico
documentao e redao de artigos. SEPIC PWM.

Com estas avaliaes podero ser feitas Como principais caractersticas dos
correes principalmente no que se refere aos retificadores SEPIC pode-se citar (TIBOLA, 2011;
critrios de controle da tenso de sada, fator de BATISTA, 2012):
potncia e rendimento da estrutura.
Operao com correo do fator de
potncia;
RESULTADOS E DISCUSSO
Tenso de sada regulada;
A estrutura sistema para implementao do Operao em estgio nico;
prottipo do retificador SEPIC com correo de Operao como elevador e abaixador de
fator de potncia representada pelo diagrama em tenso;
blocos da figura 1. Utilizao de apenas trs interruptores
Neste diagrama identifica-se as principais ativos de potncia;
partes componentes do sistema como: o estgio de Reduo dos filtros de interferncia eletro
potncia, os circuitos de sensoriamento de tenso e magntica (EMI) na entrada devido
corrente, as fontes auxiliares, os circuitos de caracterstica Boost de entrada;
sincronismo, os circuitos de comando dos No h necessidade de circuitos de
interruptores de potncia (drivers) e o controlador proteo para sobrecorrentes na partida.
de sinais digitais (DSC).
Observa-se na figura 5, que durante o
transitrio de partida, o sistema no est sujeito
Resultados de Simulao elevados picos de corrente ou tenso.

Na figura 3, na figura 4 e na figura 5 so O Controlador de Sinais Digitais


apresentados os principais resultados da simulao
do estgio de potncia do retificador PWM O retificador trifsico ser monitorado por um
utilizando os parmeros propostos para o projeto. dispositivo Controlador de Sinais Digitais (DSC).
Verifica-se pelas formas de onda das Neste projeto foi utilizado o kit de desenvolvimento
correntes de entrada que estas possuem formato TMDSPREX28335, apresentado na figura 6.
praticamente senoidal, com reduzida taxa de Este kit utiliza o processador TMS320F28335
distoro harmnica e o sistema apresenta elevado da Texas Instruments e permite que sejam testadas
fator de potncia. vrias caractersticas dos perifricos deste
processador.
Neste sistema possvel desenvolver e testar
I(RL 1 a ) I(RL 1 b ) I(RL 1 c) Vo

10
partes da programao no kit de desenvolvimento e
depois utilizar o carto de controle ('control card') no
5 prottipo construdo, atravs da utilizao de um
conector DIMM100.
0

-5

-10

0 .16 0 .1 7 0.1 8 0 .1 9
T i m e (s)

Figura 3 Correntes de entrada do retificador PWM.

I(RL1a ) Vo V1fase
Figura 6 Kit de desenvolvimento com
60 TMS320F28335.
Fonte: http://www.ti.com/tool/tmdsprex28335
40

20 A arquitetura interna deste processador conta


com uma unidade de ponto flutuante, permitindo
que sejam realizadas tarefas de controle em tempo
0

-20 real, sendo este processador amplamente utilizado


em aplicaes de eletrnica de potncia.
-40

-60 Condicionamento de Sinais


0.16 0.17 0.18 0.19

Inicialmente, desenvolveu-se uma placa de


T im e (s)

Figura 4 Tenso e corrente em uma das fases do testes para analisar o funcionamento dos circuitos
retificador PWM e tenso de sada.
de condicionamento dos sinais do conversor a ser
estudado. A figura 7 mostra uma foto da placa de
I(RL 1 a ) I(RL 1 b ) I(RL1 c) Vo testes montada.
50

40

30

20

10

-10

0 0.0 5 0 .1 0 .1 5 0.2 0.25 0 .3


Figura 7 Placa de testes.
T im e (s)

Figura 5 Transitrio de partida: Correntes de Nesta placa esto includos os circuitos de


entrada e tenso de sada. sincronismo, amostragens de tenso e corrente e as
fontes auxiliares, bem como os circuitos de
adequao destes sinais para o controlador de
sinais digitais. sistema, projeto e simulao do estgio de potncia
Na figura 8 apresentado o sistema de testes do conversor, definio de esquemtico, elaborao
utilizando o alternador de um gerador elico para a de layout da placa de condicionamento de sinais e
gerao dos sinais de alimentao. da placa com sensores de corrente.
Tambm foram analisados os dispositivos de
controle digital e testados os programas de
amostragens dos sinais de sincronismo, tenses e
correntes do conversor.
Restam ainda para serem desenvolvidas as
atividades de estudo de tcnicas de controle digital,
a elaborao de programas de controle do
conversor e os ensaios do conversor.
Como principais fatores que influenciaram no
atraso do desenvolvimento do projeto, considera-se
as dificuldades na confeco e testes de placas de
Figura 8 Sistema de testes com alternador. circuito impresso, com a interrupo da operao
da fresadora disponvel no laboratrio de prottipos
A figura 9 e a figura 10 apresentam os e a falta de recursos para a aquisio de
resultados de um ensaio para a medio de componentes e para a confeco de PCIs fora da
grandezas senoidais e dos sinais de sincronismo. instituio.
Os circuitos e programas testados at o
momento apresentaram resultados satisfatrios e
espera-se que o sistema completo venha a
apresentar as caractersticas desejadas e
evidenciadas no estudo terico.

AGRADECIMENTOS

Os autores agradecem ao Instituto Federal de


Educao, Cincia e Tecnologia de Santa Catarina
(Edital Universal de Pesquisa n 12/2012/PRPPGI)
Figura 9 Medio de grandezas senoidais e e FAPESC (Chamada Pblica 04/2012 - T.O.
sinais de sincronismo (osciloscpio). 11.340/2012-9) pelo apoio financeiro para o
desenvolvimento do projeto.

REFERNCIAS

BATISTA, F. A. B., BARBI, I. Space vector modulation for


two-level unidirectional PWM rectifiers. IEEE
Transactions on Power Electronics, vol. 25, 2010, pp.
178-187, 2010.

BATISTA, F. A. B. ; ILLA FONT, C. H., Proposal of


Three-phase Two-level Unidirectional SEPIC PWM
Rectifiers with High Power Factor, In: X Conferncia
Figura 10 Medio de grandezas senoidais e sinais Internacional de Aplicaes Industriais, Fortaleza.
de sincronismo (aquisio com o DSC). INDUSCON 2012, v. X. p. 01-06, 2012.

Aps os testes nesta placa, foram definidas FRIEDLI, T., KOLAR, J.W., The essence of three-phase
algumas modificaes nos circuitos e elaborado um PFC rectifier systems, in IEEE 33rd International
novo layout para a confeco de uma nova placa. Telecommunications Energy Conference (INTELEC),
Esta placa est em fase de montagem e pp. 1 27, 2011.
prev a realizao de todas as amostragens
necessrias para o projeto (sincronismo, correntes e KOLAR, J. W., SREE, H., DROFENIK, U., MOHAN, N.,
tenses), bem como os circuitos de adequao dos ZACH, F. C, A novel three-phase three-switch three-level
sinais para o controlador de sinais digitais, o conetor high power factor SEPIC-type AC-to-DC converter, in
para o DSC e circuitos de pr-tratamento dos sinais Twelfth Annual Applied Power Electronics Conference
de comando para os drivers. and Exposition - APEC '97, VOL. 2, PP. 657 665,
1997.
CONCLUSES
STUPAR, A., FRIEDLI T., MINIBOCK J., KOLAR, J. W.,
At o presente momento foram realizadas as Towards a 99% efficient three-phase buck-type PFC
rectifier for 400-V DC distribution systems, IEEE
tarefas de reviso bibliogrfica, definio de
Transactions on Power Electronics, VOL. 27, NO. 4,
parmetros e especificaes de desempenho para o PP. 1732 1744, 2012.
TIBOLA, G., BARBI, I., Analysis and design of a three-
phase high power factor rectifier based on the SEPIC
converter operating in discontinuous conduction mode, in
Brazilian Power Electronics Conference (COBEP), pp.
26 31, 2011.