Problema 8

Verifique mediante los grafos de Euler el Layout mostrado

Circuito esquemtico de transistores

La funcin lgica seria:

= ( +
)
Tabla de funcionamiento:

D C B A F

0 0 0 0 1

0 0 0 1 0

0 0 1 0 1

0 0 1 1 0

0 1 0 0 1

0 1 0 1 0

0 1 1 0 0

0 1 1 1 0

1 0 0 0 1

1 0 0 1 0

1 0 1 0 0

1 0 1 1 0

1 1 0 0 1

1 1 0 1 0

1 1 1 0 0

1 1 1 1 0

Diseo en Layout
Simulacin

Frecuencia max:
1
= = 7.93
126
Problema 6

VI. Disear en cascada la funcin G mediante la funcin F, usando el estilo Dinmico CMOS
DOMIN. Use el DT (*) dado.

Funcin F(x1, x2) = X1 xor X2

X1 X2 F
0 0 0
0 1 1
1 0 1
1 1 0

Funcin G(X1, X2, X3) = F xor X3