> Laboratorio N2: Diseo de Circuitos Logicos Combinacionales, Grupo: 01 Subgrupo: 02 Puesto 3
Informe N2
Diseo de Circuitos Logicos Combinacionales
Subgrupo: 02 Puesto: 3
Juan Miguel Daz Dussn
20152142266
Andrs Felipe Hinestroza Garca
20152140727
ResumenEn esta prctica, se realiza el diseo de un circuito
lgico combinacional que suma dos nmeros de dos bits cada uno
y su salida se obtenga en binario natural complementado,
comprobando una de las aplicaciones bsicas de los circuitos
usando compuertas, implementando un diseo y verificando su
funcionamiento
Palabras clavesDiseo, Circuito lgico combinacional,
binario naturla complementado.
I. OBJETIVOS
Objetivo General:
Disear un circuito lgico combinacional usando
nicamente compuertas, las cuales constituyen la base
del diseo lgico. Esto permite adquirir el suficiente
nivel prctico para desenvolverse eficazmente en
cuestiones fundamentales como el anlisis de circuitos
digitales, la simplificacin de funciones lgicas y
diseo
Objetivos Especificos:
Comprobar el funcionamiento del circuito lgico
combinacional aplicando todas las combinaciones
necesarias.
Implementar un Circuito Lgico Combinacional,
segn la gua de laboratorio utilizando el menor
numero de integrados.
Comprobar la implementacin de circuitos cuya
funcin booleana es obtenida mediante el uso del
mtodo de mapa de karnaugh para la simplificacin
del problema previo descrito en la gua de
laboratorio.
II. JUSTIFICACIN
Los circuitos lgicos combinacionales, son la base del diseo
en electrnica digital, a fin de que el estudiante adquiera el
conocimiento prctico y mejore su nivel en el diseo de este
tipo de circuitos, se plantea esta prctica con fin de aplicar los
conocimientos adquiridos en las horas tericas, buscando
1
obtener un circuito combinacional con el menor numero de
integrados posibles mediante los diferentes mtodos de
simplificacin de funciones booleanas, reconociendo las
distintas ventajas de lograr estos diseos como ahorrar espacio
de trabajo y reducir los costos de implementacin a la hora de
realizar el diseo ya simplificado.
III. MARCO TERICO
Los circuitos lgicos combinacionales, estan formados por
funciones lgicas elementales como son (AND, OR, NOT,
NAND, NOR, XOR) y como su nombre lo sugiere es un
circuito cuya salida depende nicamente de una combinacin
del estado de sus entradas, como se podr observar, en estos
circuitos no se almacena o se guarda ningna combinacin de
entrada para su uso posterior con otras combinaciones, es decir,
no tienen memoria, todas las compuertas estn conectadas a las
entradas del sistema y esta .
Estos circuitos representan una funcin booleana obtenida de
un problema inicial, el cual describir una tabla de verdad, en
cuyas salidas que depender y variar directamente de los
estados de la entrada
IV.MATERIALES UTILIZADOS.
3 Resistencias 330.
Jumpers.
Cables para conexin.
3 Diodos LED color rojo.
2 C.I. (74LS00).
1 C.I. (74LS08).
1 C.I. (74LS32).
1 C.I. (74LS04).
1 C.I. (74LS86).
V. DESARROLLO PRCTICO.
Para esta pratica se realiza el montaje de un circuito lgico
combinacional, cuyo objetivo era mostrar en su salida la suma
de dos nmeros binarios de 2 bits cada uno ingresados en la
entrada, basados en la salida para nuestro caso binario natural
complementado.
> Laboratorio N2: Diseo de Circuitos Logicos Combinacionales, Grupo: 01 Subgrupo: 02 Puesto 3
Previamente se realiz el diseo mediante simplificacin por
mapas Karnaugh y procedimos a simplificar ms la expresin
mediante los diferentes teoremas del algebra booleana con los
cuales logramos un menor nmero de circuitos integrados a
usar, siendo el resultado de 6 Circuitos Integrados.
El diagrama del circuito fue el siguiente:
Para los visualizadores se utiliz diodos LED rojos con una
tensin promedio de 2.0V y corriente 8mA, la resistencia
calculada de 330 .
Durante la prctica se comprueba la tabla de verdad del
circuito implementado, verificando el correcto funcionamiento
para todas las combinaciones de entrada, y observando los
niveles de tensin en la salida adems del correcto encendido
de los LEDs que encienden cuando la salida es un bajo (segn
lo estipulado en la gua de laboratorio).
Una vez comprobado el funciomiento del circuito, se
procedi a mirar los niveles de tensin en los LEDs cuando
estaban encendidos y apagados en las distintas salidas con todas
las combinanciones, y por ultimo se miden los valores de las
resistencias para el posterior anlisis y bsqueda de margen de
error.
Los resultados se las prcticas se condensan en el documento
posterior a la prctica entregado a la monitora.
IV. DESARROLLO ANALITICO.
Por qu cuando el LED est apagado, el Voltaje del LED no
es igual a Vcc?
Debido a la configuracin usada para el visualizador, como
estamos diseando con salidas complementadas, el LED no se
enciende cuando la salida de la compuerta 74LS est en alto
(VOH=2.7V), resulta que si se observa esta tensin es
comparable con VCC, por lo cual la tensin que caera en el
LED y la corriente que fluir en la malla del visualizador ser
muy poco, en otras palabras, el LED si est polarizad o en
directa, pero la potencia necesaria para encender el LED NO
es suficiente.
Para la obtencin de corrientes en Bajo, se realiza la malla de
salida:
2
() ()
=
Utilizando los valores medidos.
Siendo los resultados:
I(Bit3) =7.9mA
I(Bit2) =8.09mA
I(Bit1) =8.08mA
Como se puede observer, para esta configuracin de
visualizador, la corriente en las salidas esta dentro o muy
cercana al perfil de corriente que da el fabricante, por lo cual
no se est forzando a la compuerta, esto nos da a reconocer
una ventaja del diseo con salidas complementadas, pues para
conectar a cargas que demandan ms corriente, es una buena
alternativa.
VI.CONCLUSIONES.
La reduccin de una expresin booleana por el
mapa de karnaugh no siempre va a ser la ms
simplificada que asegura est mtodo, no siempre
utiliza el menor nmero de compuertas posibles.
La destreza en el algebra booleana nos permite
analizar una expresion booleana y modificarla
aprovechando diferentes teoremas y operaciones
de otras compuertas, reduciendo el numero de
compuertas y por ende integrados necesarios para
su implementacin adecuada.
Las ventajas de usar el menor numero de
integrados son bastante reconocibles, entre ellas
encontramos, mayor respeto a los perfiles de
tensin y corriente dados por el fabricante que para
nuestro caso trabajamos con la subfamilia 74LS de
la familia TTL, menor gasto econmico, menor
consumo de potencia debido a que se alimentaran
menos circuitos integrados y una ventaja muy a
nivel de prctica, mayor facilidad en la
implementacin del circuito,
Una de las ventajas de disear con salidas
complementadas, claramente se da en que para
usar visualizadores LEDS estas salidas mostraran
el resultado de la salida respeto a la entrada sin
exigir una corriente muy grande que sobrepase los
perfiles de tensin del fabricante y por ende no
forzaremos a las compuertas.
VII.REFERENCIAS
[1] TOCCI, Ronald J. Sistemas digitales, principios y
aplicaciones/por Ronald J. Tocci.Dcima Edicin 1985.
[2] WAKERLY, John F. Diseo digital: principios y prcticas.
Pearson educacin, 2001