UniCEUB

Faculdade de Tecnologia e Cincias

Sociais Aplicadas - FATECS
Curso de Engenharia da Computao
Arquitetura de Computadores II

E/S, Dispositivos e Interligao

(Ref. Livro do Stallings)

Prof. Francisco Javier De Obalda

francisco.javier@uniceub.br
dobaldia@gmail.com
Araquitetura de Computadores II

Grande variedade de perifricos:

Entregando diferentes quantidades de dados.
Em velocidades diferentes.
Em formatos diferentes.
Todos mais lentos que CPU e RAM.
Precisa de mdulos de E/S.

Interface com CPU e memria.

Interface com um ou mais perifricos.
Araquitetura de Computadores II
Araquitetura de Computadores II

Legveis ao ser humano:

Monitor, impressora, teclado.
Legveis mquina:
Monitorao e controle.
Comunicao:
Modem.
Placa de interface de rede (NIC).
Araquitetura de Computadores II
Araquitetura de Computadores II

Controle e temporizao.
Comunicao com CPU.
Comunicao com dispositivo.
Buffering de dados.
Deteco de erro.
Araquitetura de Computadores II

CPU verifica estado do dispositivo do mdulo de E/S.

Mdulo de E/S retorna o estado.
Se estiver pronto, CPU solicita transferncia de dados.
Mdulo de E/S recebe dados do dispositivo.
Mdulo de E/S transfere dados CPU.
Variaes para sada, DMA etc.
Araquitetura de Computadores II
Araquitetura de Computadores II

Ocultar ou revelar propriedades do dispositivo CPU.

Admitir dispositivo mltiplo ou nico.
Controlar funes do dispositivo ou sair para CPU.
Tambm decises do S.O.
P.e., Unix trata de tudo o que pode como arquivo.
Araquitetura de Computadores II

Programada.
Controlada por interface.
Acesso direto memria (DMA).
Araquitetura de Computadores II
Araquitetura de Computadores II

CPU tem controle direto sobre E/S:

Conhecendo o estado.
Comandos de leitura/escrita.
Transferindo dados.
CPU espera que mdulo de E/S termine a operao.
Desperdia tempo de CPU.
Araquitetura de Computadores II

CPU solicita operao de E/S.

Mdulo de E/S realiza operao.
Mdulo de E/S define bits de estado.
CPU verifica bits de estado periodicamente.
Mdulo de E/S no informa CPU diretamente.
Mdulo de E/S no interrompe CPU.
CPU pode esperar ou voltar mais tarde.
Araquitetura de Computadores II

Contorna problema de espera da CPU.

Sem verificao de dispositivo repetida da CPU.
Mdulo de E/S interrompe quando estiver
pronto.
Araquitetura de Computadores II

CPU emite comando de leitura.

Mdulo de E/S recebe dados do perifrico enquanto
CPU faz outro trabalho.
Mdulo de E/S interrompe CPU.
CPU solicita dados.
Mdulo de E/S transfere dados.
Araquitetura de Computadores II
Araquitetura de Computadores II

Emite comando de leitura.

Realiza outro trabalho.
Verifica interrupo ao final de cada ciclo de
instruo.
Se interrompida:
Salva contexto (registradores).
Processa interrupo.
Busca dados & armazena.
Ver notas do sistema operacional.
Araquitetura de Computadores II

E/S controlada por interrupo e programada exige

interveno ativa da CPU.
Taxa de transferncia limitada.
CPU fica amarrada.
DMA a resposta.

Mdulo adicional (hardware) no barramento.

Controlador de DMA toma o comando da CPU para
E/S.
Araquitetura de Computadores II
Araquitetura de Computadores II

CPU diz ao controlador de DMA:

Leitura/escrita.
Endereo do dispositivo.
Endereo inicial do bloco de memria para dados.
Quantidade de dados a serem transferidos.
CPU prossegue com outro trabalho.
Controlador de DMA lida com transferncia.
Controlador de DMA envia interrupo quando terminar.
Araquitetura de Computadores II

Controlador de DMA assume o barramento por um

ciclo.
Transferncia de uma palavra de dados.
No uma interrupo.
CPU no troca de contexto.
CPU suspensa logo antes de acessar o barramento.
Ou seja, antes de uma busca de operando ou dados
ou uma escrita de dados.
Atrasa a CPU, mas no tanto quanto a CPU fazendo
transferncia.
Araquitetura de Computadores II
Araquitetura de Computadores II

Que efeito tem a memria caching sobre o DMA?

E a cache da placa?
Dica: o quanto os barramentos do sistema esto
disponveis?
Como atua o Sistema Operacional?
Araquitetura de Computadores II

nico barramento, controle de DMA separado.

Cada transferncia usa barramento duas vezes.
E/S para DMA, depois DMA para memria.
CPU suspensa duas vezes.
Araquitetura de Computadores II

nico barramento, controlador de DMA integrado.

Controlador pode aceitar mais de um dispositivo.
Cada transferncia usa barramento uma vez.
DMA para memria.
CPU suspensa uma vez.
Araquitetura de Computadores II

Barramento de E/S separado.

Barramento aceita todos dispositivos habilitados para
DMA.
Cada transferncia usa barramento uma vez.
DMA para memria.
CPU suspensa uma vez.
Araquitetura de Computadores II

Dispositivos de E/S se tornam mais sofisticados.

P.e., placas grficas 3D.
CPU instrui controlador de E/S a realizar transferncia.
Controlador de E/S realiza transferncia inteira.
Melhora velocidade.
Retira carga da CPU.
Processador dedicado mais rpido.
Araquitetura de Computadores II
Araquitetura de Computadores II

Conexo de dispositivos.
Bit de fio?
Processador dedicado/memria/barramentos?
P.e., FireWire, InfiniBand.
Araquitetura de Computadores II

Barramento serial de alto desempenho.

Rpido.
Baixo custo.
Fcil de implementar.
Tambm sendo usado em cmeras digitais, VCRs e
TV.
Araquitetura de Computadores II

Daisy chain.
At 63 dispositivos em nica porta.
Na realidade, 64, dos quais um a prpria interface.
At 1022 barramentos podem ser conectados com
pontes.
Configurao automtica.
Sem terminaes de barramento.
Pode ser estruturada em forma de rvore.
Araquitetura de Computadores II
Araquitetura de Computadores II

Fsica:
Meio de transmisso, caractersticas eltricas e de
sinalizao.
Enlace:
Transmisso de dados em pacotes.
Transao:
Protocolo requisio-resposta.
Araquitetura de Computadores II
Araquitetura de Computadores II

Taxas de dados de 25 a 400Mbps.

Duas formas de arbitrao:
Baseado na estrutura em forma de rvore.
Raiz atua como rbitro.
Primeiro a chegar, primeiro a ser atendido.
Prioridade natural controla requisies simultneas.
Ou seja, quem est mais prximo da raiz.
Arbitrao imparcial.
Arbitrao urgente.
Araquitetura de Computadores II

Dois tipos de transmisso:

Assncrono:
Quantidade varivel de dados e vrios bytes de dados
de transao transferidos como um pacote.
Para endereo explcito.
Confirmao retornada.
Iscrono:
Quantidade varivel de dados em sequncia de pacotes
de tamanho fixo em intervalos regulares.
Endereamento simplificado.
Sem confirmao.
Araquitetura de Computadores II

Especificao de E/S voltada para servidores de ponta.

Unio da Future I/O (Cisco, HP, Compaq, IBM) e Next
Generation I/O (Intel).
Arquitetura e especificao para fluxo de dados entre
processador e dispositivos de E/S inteligentes.
Pretende substituir PCI nos servidores.
Maior capacidade, facilidade de expanso,
flexibilidade.
Araquitetura de Computadores II

Armazenamento remoto, rede e conexo entre servidores.

Conecta servidores, armazenamento remoto, dispositivos de
rede estrutura central de comutadores e conexes.
Maior densidade de servidores.
Central de dados expansvel.
Ns independentes acrescentados conforme a necessidade.
Distribuio de E/S do servidor at:
17m usando cobre.
300m usando fibra ptica multimodo.
10km usando fibra ptica de modo nico.
At 30Gbps.
Araquitetura de Computadores II
Araquitetura de Computadores II

16 canais lgicos (pistas virtuais) por enlace fsico.

Uma pista para gerenciamento, restante para dados.
Dados no fluxo de pacotes.
Pista virtual dedicada temporariamente a transferncia
fim a fim.
Comutador mapeia trfego da pista de entrada para
pista de sada.
Araquitetura de Computadores II
Araquitetura de Computadores II

Pesquisa:
Grupo 1: Procure por Universal Serial Bus (USB), todos os
padres e caractersiticas. Compare com outros padres de
comunicao, p.e., Ethernet.
Grupo 2: Arquitetura IEEE 1394 FireWire e evoluo. Explore
as camadas e funes.
Grupo 3; Arquitetura InfiniBand e evoluo. . Explore as camadas
e funes.
Data: Prxima aula