8 Combinacionales

Sistemas digitales
circuitos
COMBINACIONALES
Clasificacin de los Circuitos
Digitales.
Los circuitos digitales segn su funcionamiento los
podemos dividir en combinacionales y secuenciales:
1. Los sistemas combinacionales son aquellos en los

cuales la salida slo depende de la combinacin de las
entradas.
2. En los sistemas secuenciales la salida depende no

slo de la combinacin de las entradas sino tambin del
estado anterior. Son sistemas con memoria.
Clasificacin de los Circuitos
Digitales.
Sistemas Combinacionales
Por tanto, un circuito o un sistema lgico combinacional
es :
La realizacin ("implementacin") de una funcin lgica
tal como hemos visto con anterioridad.
Los sistemas o circuitos combinacionales pueden ser

representados mediante una tabla de verdad o mediante
las expresiones ya vistas anteriormente (formas cannicas,
como suma de productos o producto de sumas).
Toda funcin lgica puede implementarse en un circuito

o sistema combinacional.
Dos son pues los aspectos a tratar de los sistemas
combinacionales:
Anlisis del circuito: dado el esquema circuital obtener

sus ecuaciones para simplificarlas y obtener la
especificacin literal de su funcionamiento.
Debe conducir a una SOLUCIN NICA.
Sntesis o diseo del circuito: Dada una especificacin

literal, obtener un circuito que la satisfaga (generalmente
bajo unos criterios de optimizacin).
Varios circuitos pueden satisfacer la misma tabla de
verdad SOLUCION no UNICA.
Circuitos Combinacionales
Subsistema: todo circuito integrado cuya complejidad supere al

de una simple puerta lgica. Se caracterizan fundamentalmente por
su capacidad de reutilizacin
Un subsistema puede verse como una caja negra con mltiples
entradas y salidas:
Las lneas de entrada y salida pueden clasificarse en:

- Lneas de datos: llevan la informacin original o procesada
por el subsistema
- Lneas de control: indican al subsistema qu operacin
realizar o permiten al subsistema indicar al usuario el estado
resultante de la operacin
Las lneas de control se clasifican segn su nivel de activacin en:

- Activas a nivel alto o activas en alta: es decir, con nivel de
activacin = 1
- Activas a nivel bajo o activas en baja: es decir, con nivel
de activacin = 0
Una de las entradas de control ms comunes es Enable (habilitacin):

- Enable activo: el subsistema opera normalmente
- Enable inactivo: el subsistema entra en un estado de reposo
Enable (E) o entrada de habilitacin activa a nivel alto:
Enable (E) o entrada de habilitacin activa a nivel bajo:

Estos subsistemas se crean con los circuitos de tipo MSI
ya que son de aplicacin General.
Multiplexores
Circuitos de Codificadores
Comunicacin Decodificadores (Demultiplex.)
Convertidores de cdigo
Circuitos MSI
Comparadores
Circuitos Sumadores
Aritmticos Restadores
Multiplicadores
CODIFICADORES
Un codificador es un circuito combinacional que posee
n salidas y 2 entradas, de tal forma que, al accionarse

una de sus entradas, en la salida aparece la combinacin
binaria correspondiente al nmero decimal asignado a esa
entrada.
Los codificadores pueden ser sin prioridad o con
prioridad.
CODIFICADORES
En los codificadores sin prioridad no puede activarse

ms de una entrada al mismo tiempo.
Si se activan simultneamente varias lneas de entrada se
genera un cdigo errneo en la salida, de acuerdo al
nmero de entradas excitadas con el respectivo valor.
La solucin de este conveniente se logra empleando
codificadores con prioridad de modo que respondan a
una sola seal de entrada activa.
codificadores sin prioridad
CODIFICADOR DE OCTAL A BINARIO (8:3) SIN PRIORIDAD
Su cometido es la generacin de un nmero binario

sobre sus n salidas que identifique cul de las entradas
est activada.
En la figura observamos un codificador de octal a

binario sin prioridad, cuya tabla de verdad es:
De la tabla de verdad, podemos extraer las expresiones

lgicas para las tres salidas.
A2 = ( 4 +5 + 6 + 7 )
A1 = ( 2 +3 + 6 + 7 )
A0 = ( 1 +3 + 5 + 7 )
El circuito se puede construir simplemente con

puertas OR de la siguiente forma :
No se necesita una entrada para I0 (las salidas estn

todas a nivel bajo cuando no hay entradas a nivel
alto).
CODIFICADOR DE DECIMAL A BCD (10:4) SIN PRIORIDAD
Para realizar
esta codificacin
(de 0 a 9 en
decimal)
necesitamos 4
dgitos binarios.
En la figura
observamos la
tabla de verdad de
un codificador de
Decimal a BCD sin prioridad :
El codificador a Decimal a BCD posee 10 entradas,

correspondientes cada una a un digito decimal y cuatro
salidas en cdigo BCD (8421). El diagrama de bloques de la
figura muestra la disposicin de entradas y salidas .
A3 = ( 8 + 9 )
A2 = ( 4 +5 + 6 + 7 )
A1 = ( 2 +3 + 6 + 7 )
A0 = ( 1 +3 + 5 + 7 + 9)
El circuito se puede construir simplemente con cuatro

puertas OR de la siguiente forma :
No se necesita una
entrada para el dgito
0, ya que las salidas
BCD estn todas a
nivel bajo cuando no
hay entradas a nivel
alto.
codificadores con prioridad
Los ms utilizados son los codificadores con

prioridad, en los que si se produce una accin
simultnea de varias de sus entradas, en la salida se
presentar el cdigo de aquella entrada que tenga
asignada mayor peso especfico, que normalmente es
la de mayor valor decimal.
Funcionan codificando la entrada activa de mayor

valor decimal sin tener en cuenta las dems).
CODIFICADOR 74148
El circuito integrado 74LS148 es un codificador con prioridad.
Posee 8 lneas de activacin, un habilitador de entradas, una
salida de codificacin de tres bits, un habilitador de salidas y
una salida de sealizacin de grupo.
Todas las
entradas y
salidas se activan
en el nivel lgico
bajo (0).
La tabla de
verdad para este
circuito se
muestra en la
siguiente figura .
CODIFICADOR 74148
Este circuito codifica ocho lneas de datos (indizadas de 0 a 7)
en tres lneas binarias.
Posee seales para expansin de
la codificacin EI (Enable Input) y
EO (Enable Output).
La lnea 7 es la de mayor
prioridad y la lnea 0 es la de
menor prioridad.
Las salidas A2, A1, A0 indican la
lnea activada de mayor prioridad.
A2 es el MSB, A0 es el LSB.
El valor de la salida debe
validarse con el estado de GS
(debe ser 0 para que la salida
codificada se lea correctamente).
CODIFICADOR 74148
EI. - La entrada EI (Enable Input) es una entada de inhibicin que

hace que el dispositivo codifique cuando est en un nivel bajo. Si el
nivel es alto, sea cual sea el estado de las entradas, el circuito no
codifica.
EO. - La salida EO (Enable Output) indica mediante un nivel bajo

que ninguna de las entradas est activa, habilitando al dispositivo
para codificar. Si alguna de las entradas est activada o EI a nivel
alto, EO tendr un nivel alto.
GS. - La salida GS (Group Signal) muestra un nivel bajo cuando

alguna entrada est activada, y un nivel alto cuando todas las
entradas estn inactivas o el circuito inhibido (EI = High).
DIAGRAMA
LOGICO
DE
UN
CODIFICADOR
74148
Codificador con prioridad de
16 a 4 lneas
Para poder codificar nmeros decimales del 0 al 15, son necesarias
16 entradas diferentes, por eso es necesario utilizar dos codificadores.
Las entradas de menor peso (nmeros 07) se conectarn al primer

codificador para que convierta los nmeros digitales en binario. La
salida EO del segundo codificador, se conectar a la entrada EI del
primer codificador, para que mientras que no haya un nivel alto en
las entradas de este codificador, la salida EO permanezca a nivel
bajo, permitiendo al primer dispositivo codificar los nmeros del 0 al
7.
As, para conseguir un codificador de prioridad de 16 entradas y 4

salidas basta con efectuar el siguiente montaje:
16 a 4 lneas
10 11 12 13 1 2 3 4 5 10 11 12 13 1 2 3 4 5
0 1 2 3 4 5 6 7 EI 0 1 2 3 4 5 6 7 EI
74148 (a) 74148 (b)
EO 1 2 4 GS EO 1 2 4 GS
15 9 7 6 14 15 9 7 6 14
A0 A1 A2 A3
16 a 4 lneas
El funcionamiento de este mdulo esta compuesto
de 3 bloques.
En el primero codifica los 8 bits menos significativos
con el componente 74148(a).
El segundo utiliza las restantes entradas para
codificarlas mediante el modulo 74148(b).
El tercer bloque esta compuesto por un circuito
combinacional que relaciona las salidas de los dos
bloques anteriores para as obtener la salida de 4 bits y
el valor GS, este Bit se activa siempre que en la entrada
haya alguna entrada activa.
Esta funcin viene implementada en los circuitos
estndares 74148.
16 a 4 lneas
Si hay alguna peticin de servicio a travs del codificador de mayor
prioridad, el (b), su salida EO se pondr en alta, desactivando el
codificador de menor prioridad.
La entrada de habilitacin del codificador de mayor prioridad EI es

ahora la entrada de habilitacin (activa en baja) de todo el circuito.
La seal GS(b) acta como cuarta salida A3 , ya que sta debe

ponerse en baja siempre que haya una peticin de servicio por el
codificador de mayor prioridad.
La seal GS(a) y GS(b) nos da la seal de grupo GS del circuito

entero, ya que sta estar en baja cuando al menos una de las
anteriores lo est, indicando que existe alguna peticin de servicio. A
este tipo de seales se les suele denominar indicador o bandern
(flag), que se activa indicndonos la existencia de alguna peticin de
servicio.
DECODIFICADORES
Un Decodificador es un circuito combinacional que
posee 2 salidas y n entradas, de tal forma que, la
configuracin binaria presente en las entradas forma el
nmero binario i entonces se activa la salida i-sima.
Segn esto el funcionamiento de un decodificador es
el opuesto al de un codificador.
DECODIFICADORES
Tanto las entradas como las salidas, principalmente
estas ltimas, pueden ser:
ACTIVAS A NIVEL ALTO: la salida activa es 1 y la no
activa 0.
ACTIVAS A NIVEL BAJO: la salida activa es 0 y la no
activa 1.
Adems el nmero de entradas de habilitacin puede ser
de una o ms, y pueden estar activas a nivel alto o bajo.
Podemos encontrar decodificadores de muy diversos
tamaos:
De 2 a 4 lneas
De 3 a 8 lneas (bin a oct)
De 4 a 16 lneas (bin a hex)
Convertidores de cdigos: BCD/decimal y BCD/7-seg
DECODIFICADORES
DECODIFICADOR 3:8 3 LINEAS DE ENTRADA Y 8 DE SALIDA
Por ejemplo este es un circuito decodificador completo

de 3 a 8 lneas, permitira la activacin de un dispositivo
al proporcionarle la direccin de dicho dispositivo.
Dispone de una entrada de HABILITACIN (enable)

que conecta o desconecta (coloca todas sus salidas al
nivel no activo) el dispositivo. En este caso dicha entrada
es activa a NIVEL BAJO, ya que el dispositivo se activa
cuando dicha entrada recibe un 0 lgico.
Si slo se activa una salida se denomina decodificador

completo
DECODIFICADORES
DECODIFICADOR 3:8 3 LINEAS DE ENTRADA Y 8 DE SALIDA
La tabla de verdad es la que se muestra

DECODIFICADORES
DECODIFICADOR 7447 - CONVERTIDOR DE CODIGO
El Decodificador 7447, es un caso especial ya que en el

no se cumple la norma de que n entradas = 2 salidas ,
esta especificidad otorga al 7447 el sobrenombre de
convertidor de cdigo.
El circuito 74X47 es un convertidor de BCD a 7-
segmentos (de 4 a 7 lneas).
Permite visualizar en un display de 7 segmentos el
dgito decimal correspondiente al BCD.
DECODIFICADORES
Los visualizadores estn formados por siete LEDs (Light

Emitter Diode), que son dispositivos que emiten luz
cuando la corriente que los atraviesa excede de un cierto
valor (al igual que un diodo normal conduce cuando se
supera una determinada tensin entre sus bornes).
Existen dos tipos de visualizadores

con LEDs principalmente. Los de
nodo comn y los de ctodo comn.
Los primeros se usan cuando el
decodificador tiene salidas activas a
nivel bajo, mientras que los segundos
son para los decodificadores con
salidas activas a nivel alto.
DECODIFICADORES
El circuito TTL 7447 con cuatro entradas (A, B, C y D) en

cdigo binario BCD produce siete salidas (a, b, c, d, e, f y g)
activas a nivel bajo (0V) capaces de suministrar corriente a
los leds de un display de 7 segmentos.
Tienen adems las siguientes
entradas de control:
LT: prueba de lmpara
RBI: entrada de propagacin de

borrado activa a nivel bajo (0V)
BI/RBO: borrado prioritario a

nivel bajo (0V)
DECODIFICADORES
LT: (lamp text) si se activa la lnea (nivel bajo) todos los

segmentos se activan para comprobar su buen
funcionamiento. Siempre que BI est a nivel alto (5V).
RBI: (Riple Blanking input) estando activo, apaga todos los

segmentos del Display aplicando un nivel alto a las salidas,
cuando todas las entradas A, B, C y D estn a nivel bajo.
Solo afecta si la entrada es 0000. Si RBI esta activa , el cero

no se visualizara, al contrario si RBI es uno si se visualizara.
Adems, pone la salida RBO a nivel bajo (0V) para que se
pueda propagar el borrado.
DECODIFICADORES
BI/RBO: (Blanking input/Riple Blanking output) esta

lnea puede comportarse como entrada o salida. Si se
activa BI (nivel bajo) todos los segmentos se desactivan,
sea cual sea la entrada. Como salida RBO se activa (nivel
bajo) cuando estando RBI a cero, la entrada es 0000; Acta
tambin como salida indicadora de apagado del display
RBO.
Esta lnea se utiliza para la conexin en cascada.
DECODIFICADORES
DECODIFICADOR USANDO EL 74LS47 Y UN DISPLAY ANODO COMUN

DECODIFICADORES
La tabla de verdad es la que se muestra

DECODIFICADORES
Asignacin numrica de las entradas y resultado de la visualizacin

DECODIFICADORES
Cada display de 7 segmentos

est formado realmente por 8
leds, ya que adems de cada una
de las barritas que forman el
dgito numrico, hay un led
adicional para el punto decimal.
Cada segmento se suele
nombrar con una letra, segn el
siguiente diagrama:
El pinout de los displays de 7 segmentos es el siguiente:

MULTIPLEXORES
Los MULTIPLEXORES son circuitos combinacionales que

tienen varias entradas, una sola salida y varias lneas de
seleccin.
Su funcionamiento podra asemejarse a un conmutador
de varias posiciones que simularan las entradas y el
terminal comn, la salida; la conmutacin se realizara por
medio de la lnea de seleccin, de tal modo que las seales
presentes en las entradas aparecern en la salida en el
orden indicado por la lnea de seleccin; es decir, un
multiplexor permite el envo por una sola lnea de los datos
presentes en varias lneas
Se pueden hallar multiplexores de 2 a 1 lneas, de 4 a 1, de
8 a 1,etc..
MULTIPLEXORES
Los multiplexores se han utilizado como circuitos para comprimir
informacin.
Incorporan en una nica seal varas seales de entrada en paralelo,
que viaja a travs de la red telefnica y una vez en destino un
demultiplexor se encarga de volver a separarlas para que cada seal
llegue a su destino.
MULTIPLEXORES
APLICACIONES DE LOS MULTIPLEXORES
Los multiplexores pueden ser utilizados como:
Selectores de datos,
Convertidores de datos paralelo - serie
Generadores de funciones lgicas.
MULTIPLEXORES
Selectores de datos
En un mux 4:1, puede seleccionar una de entre cuatro

palabras binarias, cada una de ellas, con un tamao de 4
bits.
Esta aplicacin puede servir para mostrar uno de cuatro
procesos realizados con sas palabras y dichos procesos
pueden ser operaciones lgicas o aritmticas.
MULTIPLEXORES
Convertidores de datos paralelo serie
Los datos que entran simultneamente a un MUX salen

por un solo canal y este es, precisamente, la salida del
circuito integrado. Por lo cual, todo esto, se traduce en
una lnea serial de datos.
Por otra parte, las lneas de seleccin deben ser
conmutadas para colocar cada entrada, una por una, en la
salida del multiplexor.
MULTIPLEXORES
Las funciones lgicas de conmutacin se pueden

generar con multiplexores; esto se obtiene relacionando
cada variable de la funcin, con las entradas y lneas de
seleccin del circuito integrado especfico.
Cada minterms Maxterms se pueden obtener con la

combinacin binaria de las lneas de seleccin, Sin
embargo, la cantidad de variables puede ser mayor que el
nmero de lneas de seleccin del multiplexor.
MULTIPLEXORES
Atendiendo al nmero de variables y lneas de

seleccin, necesarias para generar funciones con circuitos
integrados multiplexores, se toman en cuenta tres casos:
1. .La cantidad de variables es igual al nmero de lneas

de seleccin.
2. .Una variable excede al nmero de lneas de seleccin.
3. .Dos variables exceden al nmero de lneas de
seleccin.
multiplexores
Dispone de 2 entradas, n seales de control y una
salida: MUX 2 x 1.
Su funcin es seleccionar la entrada indicada por las
seales de control.
ENTRADA DE ACTIVACION
ENTRADA DE ACTIVACION
ENTRADAS
ENTRADAS
SALIDA
SALIDA
CONTROL
CONTROL
multiplexores
Ambos MUX tienen 4 canales de entrada de datos y para
ello se necesitan 2 bit de Selector de datos (2 = 4, para
poder seleccionar los 4 canales posibles).
Sin embargo,
el del lado
izquierdo tiene
2 bit de
entrada por
canal y 2 bit de
salida, el de la
derecha tiene 1
bit de entrada
por cada canal
y un bit de
salida.
MULTIPLEXORES
Forma de utilizar los multiplexores:
- Empleando multiplexores de igual nmero de entradas

de seleccin que de variables a implementar.
- Empleando multiplexores con nmero de entradas de

seleccin inferior al de las variables a implementar.
Las seales de seleccin S seleccionarn un canal de

entrada, el cual ser el correspondiente a la combinacin
binaria presente en estas seales. Este canal seleccionado ser
conectado a la salida, mientras que el resto estarn
desconectados.
MULTIPLEXORES
MUX 4x1 ; 4:1
Smbolos
representativos
de un
multiplexor
4x1
La primera lnea nos dice que cuando C1, C0 y E0 valen cero, la salida
S vale cero; independientemente del valor del resto de entradas.
Tablas de
verdad
completa y
simplificada.
La primera lnea nos dice que cuando C1
y C0 valen 0 la salida toma el valor de la
entrada E0.
MULTIPLEXORES
MUX 4X1 ; 4:1
Cuando tenemos una tabla de verdad como la

mostrada , en el que la salida depende de una serie de
entradas, la forma de obtener la expresin lgica es
multiplicar el minitrmino asociado a la fila por la
entrada que aparece en la columna de la salida para
dicha fila. As, la expresin lgica del multiplexor de
4 a 1 es:
La salida toma el valor de una

de las entradas, segn el valor que
tome la entrada de seleccin.
Multiplexores_expansion
La idea es poder conseguir tener multiplexores ms grandes
a partir de otros ms pequeos.
La extensin puede ser bien aumentando el nmero de
entradas, bien aumentando el nmero de bits por cada canal
de datos o bien ambos a la vez.
Se pueden implementar multiplexores mas grandes
usando multiplexores mas pequeos en cascada.
Seales de control B y C simultneamente

seleccionan una de I0, I1, I2, I3 y una de I4,
I5, I6, I7. IMPLEMENTACIN
Seal de control A elige cual de los outputs ALTERNATIVA
de los muxs se enva a Z.
CONEXIN EN
CASCADA CON MUX
2x1
Las salidas toman el

valor de una de las
entradas,
segn el valor que
tome la entrada de
seleccin.
Implementacin de funciones:
con multiplexores
Los multiplexores tambin se utilizan como generadores de
funciones. En un multiplexor de 4 entradas de informacin y 2 de
seleccin su salida respondera a la funcin:
Ejemplo para implementar funciones con multiplexores cuyo

nmero de entradas de seleccin es inferior al de las variables
- Elijo multiplexor con m-1 entradas de control

(m=n de variables de la funcin a implementar)
- Escribo la funcin de forma que aparezcan
todas las combinaciones posibles de las
variables asignadas a las entradas de control.
- Asigno un valor o la variable a las entradas de
informacin.
con multiplexores
Por ejemplo, la funcin :
- Necesito un multiplexor de 2 entradas de control. Asigno A y B a

las entradas de seleccin, por lo que la funcin quedara de la
siguiente forma:
- Luego
; y por tanto el diagrama sera:
con multiplexores
Caso 1
Con un nico Mux 8x1
1 0
0 1
F(A,B,C) = (m0 + m2 + m6 + m7) 1 2 F
n variables = seales de control 0 3 8:1
0 4 MUX
A B C F 0 5
0 0 0 1 1 6
C 1 7 S2 S1 S0
0 0 1 0
0 1 0 1 A B C
C
0 1 1 0
1 0 0 0
1 0 1 0
0 Con un nico Mux 4x1
1 1 0 1 C 0
1
1 1 1 1 C 1 4:1 F
0 2 MUX
n variables > seales de control 1 3
S1 S0
ojo con el orden de las variables!!! A B

Caso 1
+Ucc Funciones lgicas con multiplexores

A B C f(A,B,C)
E0 Implementamos
E1
E2 la funcin con 3 0 0 0 1
MPX
E3
E4 entradas de 0 0 1 0
E5
E6 seleccin en un 0 1 0 1
E7
mux de 8x1 0
1
1
0
1
0
0
1
GND S0 S1 S2
1 0 1 0
1 1 0 0
1 1 1 1
CBA
Caso 1
Implementamos la funcin con 2 entradas de
seleccin en un mux de 4x1
A B C f(A,B,C)
E0
AB 0 0 0 1
E1
MPX C 00 01 10 11
E2 0 0 1 0
E3 0 1 1 1 0
0 1 0 1
1 0 0 0 1 0 1 1 0
S0 S1
1 0 0 1
1 0 1 0
C B A Coincide con C
1 1 0 0
Coincide con C
1 1 1 1
A B C D F
Caso 2
con multiplexores
0 0 0 0 1
0 0 0 1 1
B=0, C=0 B=0, C=1 B=1, C=0 B=1, C=1
0 0 1 0 0
A D E0 A D E1 A D E2 A D E3
0 0 1 1 1
0 0 1 0 0 0 0 0 1 0 0 0
0 1 0 0 1
0 1 1 0 1 1 0 1 1 0 1 0
0 1 0 1 1
1 0 0 1 0 0 1 0 1 1 0 1
0 1 1 0 0
1 1 0 1 1 1 1 1 0 1 1 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
Implementar
1 0 1 0 0
F con un
1 0 1 1 1 nico Mux
1 1 0 0 1 4x1
1 1 0 1 0
1 1 1 0 1
1 1 1 1 0
con puertas lgicas
I0
I1
I2
I3
S1 S0 I3 I2 I1 I0 Y
0 0 X X X F F
0 1 X X F X F
1 0 X F X X F
1 1 F X X X F
multiplexores
FORMAS COMERCIALES
Multiplexores 8 canales (74x151, 4051)

Multiplexores de 2 y 4 canales (mltiples)
Dobles de 4 canales (4 lneas a 1) (74x153, 4052)
Cudruple de 2 canales (2 lneas a 1) (74x157)
Triples de 2 canales (4053)
Multiplexores
Multiplexor 74151
Posee una entrada de habilitacin activa en baja (cuando E =1,

las salidas son Z = 0, Z = 1). La entrada direccionada por los bits
S2 S1 S0 aparecer a la salida Z. A travs de la salida Z obtenemos
su complemento.
Multiplexor
74151
(8 entradas)
Tabla
De
Verdad
completa
Multiplexores
Multiplexor 74151
Ejemplo de implementacion de una funcion con el C.I. 74151
Dada la funcion F(a, b, c) = (0, 2, 3, 5, 7)
Primero obtenemos la tabla de la verdad
A continuacion implementamos la
funcion con el mux 74151 realizando el
siguiente montaje.
Poniendo en cada canal un cero o un
uno segn la tabla de verdad de la
funcin, obtendremos dicha funcin en
la salida.
FIN

8 Combinacionales

Загружено:

Сведения о документе

Оригинальное название

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

8 Combinacionales

Загружено:

Авторское право:

Доступные форматы

Sistemas digitales

1. Los sistemas combinacionales son aquellos en los

2. En los sistemas secuenciales la salida depende no

Los sistemas o circuitos combinacionales pueden ser

Toda funcin lgica puede implementarse en un circuito

Anlisis del circuito: dado el esquema circuital obtener

Sntesis o diseo del circuito: Dada una especificacin

Subsistema: todo circuito integrado cuya complejidad supere al

Las lneas de entrada y salida pueden clasificarse en:

Las lneas de control se clasifican segn su nivel de activacin en:

Una de las entradas de control ms comunes es Enable (habilitacin):

Enable (E) o entrada de habilitacin activa a nivel alto:

Enable (E) o entrada de habilitacin activa a nivel bajo:

n salidas y 2 entradas, de tal forma que, al accionarse

En los codificadores sin prioridad no puede activarse

Su cometido es la generacin de un nmero binario

En la figura observamos un codificador de octal a

De la tabla de verdad, podemos extraer las expresiones

El circuito se puede construir simplemente con

No se necesita una entrada para I0 (las salidas estn

El codificador a Decimal a BCD posee 10 entradas,

El circuito se puede construir simplemente con cuatro

Los ms utilizados son los codificadores con

Funcionan codificando la entrada activa de mayor

EI. - La entrada EI (Enable Input) es una entada de inhibicin que

EO. - La salida EO (Enable Output) indica mediante un nivel bajo

GS. - La salida GS (Group Signal) muestra un nivel bajo cuando

Las entradas de menor peso (nmeros 07) se conectarn al primer

As, para conseguir un codificador de prioridad de 16 entradas y 4

74148 (a) 74148 (b)

La entrada de habilitacin del codificador de mayor prioridad EI es

La seal GS(b) acta como cuarta salida A3 , ya que sta debe

La seal GS(a) y GS(b) nos da la seal de grupo GS del circuito

Por ejemplo este es un circuito decodificador completo

Dispone de una entrada de HABILITACIN (enable)

Si slo se activa una salida se denomina decodificador

La tabla de verdad es la que se muestra

El Decodificador 7447, es un caso especial ya que en el

Los visualizadores estn formados por siete LEDs (Light

Existen dos tipos de visualizadores

El circuito TTL 7447 con cuatro entradas (A, B, C y D) en

RBI: entrada de propagacin de

BI/RBO: borrado prioritario a

LT: (lamp text) si se activa la lnea (nivel bajo) todos los

RBI: (Riple Blanking input) estando activo, apaga todos los

Solo afecta si la entrada es 0000. Si RBI esta activa , el cero

BI/RBO: (Blanking input/Riple Blanking output) esta

DECODIFICADOR USANDO EL 74LS47 Y UN DISPLAY ANODO COMUN

La tabla de verdad es la que se muestra

Asignacin numrica de las entradas y resultado de la visualizacin

Cada display de 7 segmentos

El pinout de los displays de 7 segmentos es el siguiente:

Los MULTIPLEXORES son circuitos combinacionales que

Los multiplexores pueden ser utilizados como:

En un mux 4:1, puede seleccionar una de entre cuatro

Convertidores de datos paralelo serie

Los datos que entran simultneamente a un MUX salen

Generadores de funciones lgicas.

Las funciones lgicas de conmutacin se pueden

Cada minterms Maxterms se pueden obtener con la

Generadores de funciones lgicas.

Atendiendo al nmero de variables y lneas de

1. .La cantidad de variables es igual al nmero de lneas