Академический Документы
Профессиональный Документы
Культура Документы
MARCOS
Universidad del Per, DECANA DE AMRICA
PREVIO N1
TEMPORIZADORES
Cdigo : 14190090
2017
INFORME PREVIO N1
CUESTIONARIO PREVIO:
1. Analizar el funcionamiento interno del CI. LM555. Describir el uso de sus
terminales
Funcionamiento:
La salida del comparador "A" y la salida del comparador "B" estn conectadas al
Reset y Set del FF tipo SR respectivamente, la salida del FF-SR acta como seal
de entrada para el amplificador de corriente (Buffer), mientras que en la
terminal 6 el nivel de tensin sea ms pequeo que el nivel de voltaje contra el
que se compara la entrada Reset del FF-SR no se activar, por otra parte
mientras que el nivel de tensin presente en la terminal 2 sea ms grande que
el nivel de tensin contra el que se compara la entrada Set del FF-SR no se
activar.
TA = 0.693 * (R1+R2) * C1
TB = 0.693 * (R2*C1)
Donde TA es el tiempo del nivel alto de la seal y TB es el tiempo del nivel bajo
de la seal.
Estos tiempo dependen de los valores de R1 y R2. Recordemos que el periodo
es = 1/f.
La frecuencia con que la seal de salida oscila est dada por la frmula: f = 1/
(0.693 * C1 * (R1 + 2 * R2))
Circuito monoestable:
En este caso el timmer 555 en su modo monoestable funcionar como un circuito
de un tiro. Dentro del 555 hay un transistor que mantiene a C1 descargado
inicialmente. Cuando un pulso negativo de disparo se aplica a terminal 2, el flip-flop
interno se setea, lo que quita el corto de C1 y esto causa una salida alta (un high)
en el terminal 3 (el terminal de salida).
La salida a travs del capacitor aumenta exponencialmente con la constante de
tiempo:
t = R1 * C1
Cuando el voltaje a travs de C1 iguala dos tercios de Vcc el comparador interno
del 555 se resetea el flip-flop, que entonces descarga el capacitor C1 rpidamente y
lleva al terminal de salida a su estado bajo (low). El circuito e activado con un
impulso de entrada que va en direccin negativa cuando el nivel llega a un tercio de
Vcc. Una vez disparado, el circuito permanece en ese estado hasta que pasa el
tiempo de seteo, aun si se vuelve a disparar el circuito.
Reinicio (normalmente la 4): Si se pone a un nivel por debajo de 0.7 Voltios, pone la
patilla de salida a nivel bajo. Si por algn motivo esta patilla no se utiliza hay que
conectarla a alimentacin para evitar que el temporizador se reinicie.
Observar que es necesario que la seal de disparo, sea de nivel bajo y de muy corta
duracin en el PIN # 2 del circuito integrado para iniciar la seal de salida.
74L121 y 74L122 ICS. El diagrama pasador funciona cualquier cualquier 74xx121 estilo
o 74xx122 chips DIP, pero los grficos de temporizacin solamente son vlidos para las
familias TTL indicados.
Para utilizar la resistencia de temporizacin interna conectar Rint a Vcc. Nota del 74121
utiliza una resistencia interna 4k, mientras que el 74122 utiliza una resistencia de 20k.
Un condensador de temporizacin externo puede ser conectado entre Cext y Rext /
Cext. Para precisas anchos de pulso repetibles conectar una resistencia externa entre
Rext / Cext y Vcc dejando Rint abierta [ajena]. Para obtener anchos de pulso variables
conectan una resistencia variable entre Rint o Rext / Cext y Vcc.
La Tabla de verdad 74L121 abajo mientras que la Tabla de verdad 74L122 se muestra a
la derecha se muestra. Cmo leer los Cuadros lgica de la verdad:
APLICACION
Para este circuito la lgica de entrada es ms simple que para el caso del 74121.
Es un chip de 16 pines con dos circuitos iguales dentro de l, las entradas son: A , B
y R , su salidas siguen siendo Q y Q .
Su circuito, su tabla de verdad y sus formas de onda se muestran en la siguiente figura.
FUNCIONAMIENTO:
T = A x B x R (S)
MONOESTABLE REDISPARABLE.
El ancho del pulso para este circuito se encuentra determinado por la siguiente
ecuacin:
T = 0,33 x R X C. (S)
Por ejemplo si en el circuito tenemos una pila de 9V (voltios), nivel alto ser cerca de
9V y nivel bajo ser 0V.
El circuito slo saldr del estado estable (0V) cuando desde la patilla de disparo (la 2)
se provoque el cambio a estado inestable (V de alimentacin), pero ojo, transcurrido
un tiempo, volver al estado anterior.
Cuando la patilla 2 est en nivel alto, que es su estado normal de reposo, la salida 3
se mantiene a nivel bajo (estado normal de reposo de 3). Si llevamos por un instante la
patilla de disparo (2) a nivel bajo (0V), la patilla 3 o salida se pondr a nivel alto (V
alimentacin). Transcurrido un tiempo, vuelve la salida vuelve a nivel bajo. Para que
vuelva alcanzar el nivel alto necesitamos volver activar la patilla de entrada (2),
ponindola a nivel alto, como ya vimos.
Fjate en la curva de funcionamiento:
Control de
3
Voltaje A
5 Salida A
9 Salida B
Control de
11
Voltaje B