Академический Документы
Профессиональный Документы
Культура Документы
en FPGAs para
instrumentacin
Interfaces de usuario y
comunicacin
Marta Ruiz Llata
Introduccin
Sistema de instrumentacin: esquema de bloques
Procesamiento de
datos:
Almacenamiento
Acond. Visualizacin
Transductor A/D Comunicacin
seal
Tratamiento de
datos
Extraccin de
informacin
Tarjeta de adquisicin de
datos + SW
2
Introduccin
Adquisicin de seales
Seales analgicas
Seales digitales peridicas
Comunicaciones serie
Buses locales
Redes locales
3
Figura de Spartan-3E FPGA Starter Kit Board User Guide Xilinx
4
Indicadores y displays
5
Indicadores y displays: Leds
+V
RLIMIT RLIMIT
6
Indicadores y displays: displays de 7 segmentos
Cuantas patas?
7(8) LEDS: 7 segmentos del dgito (+ punto)
8
Codificacin y refresco mediante SW
9
Codificacin y refresco mediante HW
Interfaz serie
10
Indicadores y displays: LCDs grficos
Incorporan interfaz serie o paralelo con el procesador, el display LCD y circuitos
drivers, memoria y controlador. El micro enva comandor (borrar, posicionar el
cursor) y los datos a representar.
11
Sistema de visualizacin en FPGA
Adquisicin
Control
y procesado Memoria
display
12
Placa de desarrollo Spartan 3E: Display LCD
datos LCD
Controlador
FPGA (ej: HD44780)
control Driver
Interfaz paralelo
Datos (comandos y caracteres): D7:D4 (interfaz de 4 bits)
Control: E, RS, RW
Otras entradas: VDD, VSS, VADJ
13
Comandos en controlador de display alfanumrico HD44780
14
Codificacin de datos en controlador de display alfanumrico
15
Placa de desarrollo Spartan 3E: Interfaz de video VGA
16
Seales VGA
Adquisicin
Controlador
y Memoria
VGA
procesado
20
Interruptor (dos estados) Pulsador
Eliminacin de rebotes
(alternativas HW y SW)
+V
RPULL-UP
21
Teclados matriciales
22
Teclados matriciales
Inicio
Columnas = 0
Leer filas
Si No hay tecla
F0 filas = 1?
pulsada
F1
No
F2 Filas = 0
F3
Leer columnas
C3 C2 C1 C0
Decodificar
Fin
tecla
23
Teclados y ratones: Interfaz serie PS/2
25
Captura de datos
26
Conversin A/D: Fundamentos
x(t)
y[n]
A/D
11001010
- Discretizacin temporal
- Cuantificacin de amplitud
27
Muestreo de una seal continua en el tiempo
Clk, fm=1/Tm
|X(jw)|
x(t) x[n]
-BW BW f
x(n*Tm)=x[n]
x(t) |X(ejw)|
n
t -1 -2 -0.5 0.5 1 2
Tm=periodo de muestreo
f/fm
111
Vin Cdigo Binario (N bits) 2N niveles 110
A/D 101
Vref*Cdigo=Vinerror 100
Vref 011
-1/2 VLSB error<1/2 VLSB 010
001
Tamao del escaln: VLSB=Vref/ 2N 000
Vin
29
Discretizacin de amplitud, error de cuantificacin
1 LSB
N 1
111
Vin = VQ bk 2 k +
Cdigo de salida binario
110
k =0
101
Error
100
011
010 Resolucin Relacin seal a ruido
001 6 bits 37.9 dB
000 8 bits 49.9 dB
0 Vref Vref 3Vref
Vref
4 2 4 10 bits 62.0 dB
Vin (V) 12 bits 74.0 dB
0 16 bits 98.1 dB
- LSB
30
Discretizacin de amplitud (RESOLUCION):
La tensin se representa con un nmero de bits N, dando lugar a 2N combinaciones distintas que nos
permite representar 2N valores discretos de tensin
Rango de tensiones
analgicas posibles
Rango de tensiones
analgicas convertibles
0 FS
VREF- VREF+
(Cuantificacin)
31
Captura de seales digitales
Sensor
Salida f Microcontrolador
Salida PWM
En el dominio de la frecuencia:
Frecuencia de una seal peridica
El nmero de eventos en un determinado periodo de tiempo
32
Medida de periodos
Seal de
periodo
conocido
Resolucin ?
33
Medida de frecuencias
Seal
desconocida
34
Generacin de seales
Conversin DA
0
TON
T TON
DC = 100 (%)
T
PWM = Pulse Width Modulated (Modulacin por ancho de pulso)
DC = Duty Cycle (ciclo de trabajo)
Temporizadores
35
Control de motores de corriente continua
motor V
1
Funcin
0 interruptor
Controlador
Dispositivos externos
Q1 Q3 Q1 Q3
motor motor
Q2 Q4 Q2 Q4
V- V-
Medio puente en H
Periodo (T)
DC
1
Q4 0
1
Q3 0
1
Q2 0
1
Q1 0 37
Comunicacin serie
38
Arquitectura del sistema
Dispositivo
externo SPI
I2C
Dispositivo
externo
Bus local
39
Buses locales
40
Interfaces de comunicacin serie sncronas
Maestro Esclavo/s
CLK
41
Interfaz SPI: Caractersticas
Seales:
SCK (Serial Clock)
SDI (Serial Data In) Maestro Esclavo
SDO (Serial Data Out) SCK SCK
SS (Slave Select) SDO SDI
(MOSI) (MOSI)
SDI SDO
(MISO) (MISO)
SS SS
42
Interfaz SPI: Conexiones
43
Interfaz SPI: Modos de funcionamiento
Dependen de:
Polaridad de la seal de reloj
Estado inactivo a nivel bajo
Estado inactivo a nivel alto
Fase del reloj
Bit en SDO antes del primer flanco de reloj
Bit en SDO tras el primer flanco de reloj
44
Interfaz I2C: Caractersticas Bsicas
Caractersticas
45
Definiciones bsicas
Maestro Esclavos
(Cada uno se identifica por su direccin)
SCL
SDA
1 2 3 n
2,2K - 1K Fast/HighSpeed
4,7K Standard
0 valor dominante
1 valor recesivo
START STOP
(S) (P)
49
TRANSFERENCIAS Acknowledge
50
Formato de los mensajes (direcciones de 7 bits)
51
Bus Arbitration
52
Redes locales
53
Protocolos Standard de Comunicacin Serie
54
RS232 Standard (EIA-232)
Tx Tx
DTE DCE DCE DTE
Rx Rx
RS232 RS232
55
Norma RS-
RS-232: Niveles lgicos
57
Norma RS-
RS-232: Formato de los mensajes
carcter
Direccin
Nombre Funcin Comentario
DTE DCE
TD Transmitted data
Par de Datos
RD Received Data
RTS Request to Send
Par de Handshake
CTS Clear to Send
59
Norma RS-
RS-232: Conexin null
null--modem (para anular control de flujo)
DTE DTE
60
SDI-12: serial data interface at 1200 baud
www.sdi-12.org
61
SDI-12: serial data interface at 1200 baud
62
Comandos y respuestas (caracteres ASCII)
63
Deberes
64