UNIVERSIDAD NACIONAL DE SAN ANTONIO ABAD DEL

CUSCO
DEPARTAMENTO DE INGENIERIA ELECTRONICA
ESCUELA PROFESIONAL DE INGENIERIA ELECTRONICA

CURSO: LABORATORIO DE SISTEMAS DIGITALES I

DOCENTE: Ing. FACUNDO PALOMINO

TEMA: EXPERIENCIA N 1

ALUMNOS: Leonidas Pelaez Tapia

Ferdy Casaverde Lopez

CUSCO- PERU

2014
I PARTE:

Se tiene 3 nmeros binarios de 4 bits cada uno, disear e implementar un circuito que sume los
dos mayores.
- Para implementarlo hemos requerido 2 comparadores (7485) y 2 multiplexores (74157) y un
sumador (7483), todos de 4 bits.

-En el 1er comparador ingresan 2 nmeros de las 3 entradas se elige aleatoriamente y estos mismos
entran al 1er multiplexor. La salida COMANDO del comparador determinara el mayor de los 2
nmeros ingresados, este cdigo ingresa al COMANDO del 1er multiplexor quien hace pasar al
mayor y pasa al sumador de 4 bits.

- En el 2do comparador ingresan el 3er nmero sobrante ms otros cualesquiera, y se repite el

proceso anterior pero para el segundo multiplexor.

- Al final el sumador suma a los 2 nmeros mayores de 4 bits y los mostraremos en los leds
correspondientes.
DIAGRAMA PICTORICO

II PARTE

Sea = (, , , , , , , ) + (, , ). Implemente esta funcin con nico

demultiplexor 1:8, una puerta NAND de ocho entradas y puerta NAND de dos entradas.
 # A B C D E FC
0 0 0 0 0 0 0
1 0 0 0 0 1 1
2 0 0 0 1 0 0
3 0 0 0 1 1 1
4 0 0 1 0 0 0
5 0 0 1 0 1 X
6 0 0 1 1 0 0
7 0 0 1 1 1 0
8 0 1 0 0 0 0
9 0 1 0 0 1 0
10 0 1 0 1 0 0
11 0 1 0 1 1 1
12 0 1 1 0 0 0
13 0 1 1 0 1 1
14 0 1 1 1 0 0
15 0 1 1 1 1 0
16 1 0 0 0 0 0
17 1 0 0 0 1 0
18 1 0 0 1 0 0
19 1 0 0 1 1 X
20 1 0 1 0 0 0
21 1 0 1 0 1 1
22 1 0 1 1 0 0
23 1 0 1 1 1 1
24 1 1 0 0 0 0
25 1 1 0 0 1 1
26 1 1 0 1 0 0
27 1 1 0 1 1 X
28 1 1 1 0 0 0
29 1 1 1 0 1 0
30 1 1 1 1 0 0
31 1 1 1 1 1 1

SIMULACION:
DIAGRAMA PICTORICO

III PARTE:

Disear un decodificador BCD a 7 segmentos que forme el nmero de su carnet universitario y

su nombre de cada integrante de grupo, usando el display ctodo comn y nodo comn.

- Contando el nmero de dgitos del carnet universitario y DNI, se contabilizo 8

combinaciones.
1 0 - 0 1 - 1 7 n
d I G I t A L E S
- Asignaremos para el display CTODO COMUN el DNI.
 - Asignaremos para el display NODO COMUN el cdigo de matricula

Tabla de verdad para el display Ctodo comn (10-01-17n).

Realizando mapas de karnaugh obtenemos los siguientes:

Q3 Q2 Q1 Q0 a b c d e f g
0 0 0 0 0 0 1 1 0 0 0 0 1
1 0 0 0 1 1 1 1 1 1 1 0 0
2 0 0 1 0 0 0 0 0 0 0 1 -
3 0 0 1 1 1 1 1 1 1 1 0 0
4 0 1 0 0 0 1 1 0 0 0 0 1
5 0 1 0 1 0 0 0 0 0 0 1 -
6 0 1 1 0 0 1 1 0 0 0 0 1
7 0 1 1 1 1 1 1 0 0 1 0 7
8 1 0 0 0 0 0 1 0 1 0 1 n
9 1 0 0 1 X X X X X X X
10 1 0 1 0 X X X X X X X
11 1 0 1 1 X X X X X X X
12 1 1 0 0 X X X X X X X
13 1 1 0 1 X X X X X X X
14 1 1 1 0 X X X X X X X
15 1 1 1 1 X X X X X X X

a= (~ ) + ( )

b=( ) + ( ~) + (~ ~ ~)
C=( ) + ( ~) + (~ ~)

d= (~ )

e=(~ ) +

f = (~ ) + ( )

g= (~ ~) + ( ~ ) +

II Tabla de verdad para el display nodo comn. (dIGItALES)

Q3 Q2 Q1 Q0 a b c d e f g
0 0 0 0 0 1 0 0 0 0 1 0 d
1 0 0 0 1 1 0 0 1 1 1 1 I
2 0 0 1 0 0 1 0 0 0 0 0 G
 3 0 0 1 1 1 0 0 1 1 1 1 I
4 0 1 0 0 1 1 1 0 0 0 0 t
5 0 1 0 1 0 0 0 1 0 0 0 A
6 0 1 1 0 1 1 1 0 0 0 1 L
7 0 1 1 1 0 1 1 O 0 0 0 E
8 1 0 0 0 0 1 0 0 1 0 0 S
9 1 0 0 1 X X X X X X X
10 1 0 1 0 X X X X X X X
11 1 0 1 1 X X X X X X X
12 1 1 0 0 X X X X X X X
13 1 1 0 1 X X X X X X X
14 1 1 1 0 X X X X X X X
15 1 1 1 1 X X X X X X X

a = ( ~) + (~ ) + (~ ~ ~)

b = ( ~) + ( ~) + ( ) +

c = ( ~) + ( )
d = (~C*D)+(~B*D)

e = (~ ) +

f = (~ ~ ~) + (~ )

g= ( ~) + (~ )

IV Parte
"Disear un circuito combinacional que reciba como entrada un nmero de cuatro bits en binario
puro B = 3 2 1 0 y que devuelva dos salidas Y y Z.
Y = 1 cuando B es mltiplo de 3, Y = 0 en caso contrario.
Z = 1 cuando B es mltiplo de 5, Z = 0 en caso contrario.
a) Implementar las funciones de salida Y con decodificadores de 3 a 8.

Para resolver la parte III se usaron 2 decodificadores de 3 a 8 para poder as tener un decodificador
de 4 a 16, las 16 salidas sern nuestras nuevas entradas, se tomaron la convenientes y las sumamos,
para nuestro problema las salidas mltiplos de 3.

# B3 B2 B1 B0 Y Z
(mul 3) (mul 5)
0 0 0 0 0 1 1
1 0 0 0 1 0 0
2 0 0 1 0 0 0
3 0 0 1 1 1 0
4 0 1 0 0 0 0
5 0 1 0 1 0 1
6 0 1 1 0 1 0
7 0 1 1 1 0 0
8 1 0 0 0 0 0
9 1 0 0 1 1 0
10 1 0 1 0 0 1
11 1 0 1 1 0 0
12 1 1 0 0 1 0
13 1 1 0 1 0 0
14 1 1 1 0 0 0
15 1 1 1 1 1 1
V PARTE:

Disear un circuito inversor de cdigo que permita visualizar en el display el valor de la tecla
que se presiones en un teclado hexadecimal (0 a 9, A, b, C, d, E, F) de modo que las salidas
controlen un digito de un display de siete segmentos y exhiban el carcter correspondiente.

F E d C b A 9 8 7 6 5 4 3 2 1 0 A B C D # a b c d e f g
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 1 1 1 1 1 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 0 1 1 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 2 1 1 0 1 1 0 1
0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 1 3 1 1 1 1 0 0 1
0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 4 0 1 1 0 0 1 1
 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 1 5 1 0 1 1 0 1 1
0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 0 6 1 0 1 1 1 1 1
0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 1 7 1 1 1 0 0 1 0
0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 8 1 1 1 1 1 1 1
0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 1 9 1 1 1 1 0 1 1
0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 1 0 A 1 1 1 0 1 1 1
0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 b 0 0 1 1 1 1 1
0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 C 1 0 0 1 1 1 0
0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 1 d 0 1 1 1 1 0 1
0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 E 1 0 0 1 1 1 1
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 F 1 0 0 0 1 1 1

= 8 + 9 + 10 + 11 + 12 + 13 + 14 + 15

= 4 + 5 + 6 + 7 + 12 + 13 + 14 + 15

= 2 + 3 + 6 + 7 + 10 + 11 + 14 + 15

= 1 + 3 + 5 + 7 + 9 + 11 + 13 + 15

1.- = + ( + ) + ( + ) +
2.- = + + + +

3.- = + ( + ) +

4.- = ( ) + ( + ) +

5.- = ( + ) + ( + )

6.- = + +

7.- = ( + ) + ( + ) +

SIMULACION:
DIAGRAMA PICTORICO: