Eletrônica Digital Exercícios-Flip-Flops Prof.: Paulo H. E.

Demantova

EXERCÍCIOS – FLIP-FLOPS
 Para todos os exercícios considere estado inicial: Q=0 e Q’=1

1. Preencha a tabela da verdade abaixo:

2. Para o flip-flop desenhado acima desenhe o diagrama de tempo abaixo:

3. Preencha o diagrama de tempos para um flip-flop RS com clock sensível a nível ‘1’:

Página 1
Eletrônica Digital Exercícios-Flip-Flops Prof.: Paulo H. E. Demantova

4. Preencha o diagrama de tempos para um flip-flop RS com clock sensível a nível ‘0’:

5. Preencha o diagrama de tempos para um flip-flop D com clock sensível a nível ‘1’:

6. Preencha o diagrama de tempos para um flip-flop D com clock sensível a nível ‘0’:

Página 2
Eletrônica Digital Exercícios-Flip-Flops Prof.: Paulo H. E. Demantova

7. Preencha o diagrama de tempos para um flip-flop RS sensível a subida:

8. Preencha o diagrama de tempos para um flip-flop RS sensível a descida:

9. Preencha o diagrama de tempos para um flip-flop D sensível a subida:

Página 3
Eletrônica Digital Exercícios-Flip-Flops Prof.: Paulo H. E. Demantova

10. Preencha o diagrama de tempos para um flip-flop D sensível a descida:

11. Preencha o diagrama de tempos para um flip-flop JK sensível a subida:

12. Preencha o diagrama de tempos para um flip-flop JK sensível a descida:

Página 4
Eletrônica Digital Exercícios-Flip-Flops Prof.: Paulo H. E. Demantova

13. Preencha o diagrama de tempos para um flip-flop T sensível a subida:

14. Deseja-se um registro paralelo de 4 bits implementado com os sinais mostrados a

seguir:

D3 Q3 CS R/W OPERAÇÃO
D2 Q2 Saída de dados desabilitada
D1 Q1 1 0 (sempre em zero)
D0 Q0 Saída de dados desabilitada
1 1 (sempre em zero)
CS
Dados sendo escrito
0 0
R/W
Dados senso lido
0 1

Faça o desenho do circuito com portas lógicas e flip-flops de maneira que aos
condições de sinais de controle apresentados na tabela sejam respeitados.

Página 5