Eletronica Digital

Eletrnica Digital para Todos Notas de aula Itamar Lima
________________________________________________________________________________________________________________________
Introduo aos Sistemas de Digitais
O ser humano lida continuamente com quantidades, nos mais diversos segmentos da cincia, da tecnologia, do
negcio e do comrcio. Quando quantidades em geral so medidas, monitoradas, armazenadas, processadas
aritmeticamente ou observadas, necessrio que a unidade de medida escolhida seja coerente com a magnitude da
medida e que sua representao numrica da medida seja feita de forma precisa e eficiente.
Existem, basicamente, duas formas de representar numericamente quantidades: a analgica e a digital.

Fenmenos fsicos tais como tempo, velocidade, temperatura, tenso, corrente, entre outras, so variveis analgicas
por variarem continuamente dentro de faixas de valores; porm suas representaes numricas dependem da aplicao
da medida, da preciso desejada e das formas de armazenamento e de visualizao.
Na representao analgica, a medida varia continuamente segundo a variao da varivel fsica ou da medida
de um valor mdio. Na representao digital, as medidas variam de forma no contnua. Um relgio digital, por
exemplo, apresenta informao de horas, minutos e segundos na forma de dgitos decimais, atualizando estas
informaes em saltos a cada segundo, a cada minuto e a cada hora, embora o tempo varie continuamente. A
informao, ento, dita mudar em passos discretos. So possveis, ento, as associaes: analgica com medida
contnua e digital com medida discreta ou passo a passo.
A Eletrnica, uma das cincias mais utilizadas na medio dos fenmenos fsicos, pode ser classificada em
duas grandes reas: a Analgica e a Digital. Na Eletrnica Analgica os sinais eltricos possuem comportamento
analgico. Na Eletrnica Digital os sinais eltricos assumem apenas dois nveis, ou valores de tenso de sinais eltricos,
um dito alto e outro baixo. Dependendo da tecnologia empregada na confeco dos circuitos, os valores de tenso
eltrica utilizados entre os nveis alto e baixo so valores bem definidos, assim como as faixas em que podem variar
(nas quais um sinal eltrico considerados "alto" ou "baixo"), entre outros parmetros que caracterizam a famlia de
circuitos integrados (CI's) empregada. Sinnima de padronizao, a especificao de famlias de CIs permitiu que
vrios fabricantes de componentes digitais surgissem e que seus produtos fossem conectveis entre si.
A Eletrnica Digital causou um grande impacto no desenvolvimento tecnolgico. Pode-se dizer que, somente
atravs dela, foi possvel transformar o computador em um equipamento eletrodomstico. Este crescimento resultou do
vertiginoso estudo e aplicao dos materiais semicondutores e das tcnicas de microprogramao. Aplicada
inicialmente nos computadores, a Eletrnica Digital est presente na maioria dos equipamentos de comunicao e de
controle atualmente existentes. Procedimentos de tratamento analgico de sinais e de informao esto continuamente
sendo substitudos por tcnicas digitais ... e tudo comeou com os sistemas de numerao, centenas de anos A.C.
Em um Curso de Eletrnica Digital so apresentadas as ferramentas bsicas para a anlise e projeto de

Sistemas Digitais.
Grandezas e Variveis Lgicas
As variveis de um sistema real podem ser classificadas como analgicas e digitais. As variveis analgicas,
geralmente variam de forma contnua e, teoricamente, possuem infinitos valores entre uma medida e outra (tais como as
medidas da temperatura, do peso, da velocidade, entre outras). Uma varivel digital assume valores discretos e possui
nmero de estados finitos (tal como uma chave que pode estar ligada ou desligada, ou uma lmpada (idem) ... uma porta
(aberta ou fechada), etc.). As figuras abaixo apresentam os grficos de dois sinais que representam uma varivel
analgica e uma varivel / sinal digital:
Temperatura, varivel analgica. Sinal eltrico pulsado, varivel digital.

________________________________________________________________________________________________________________________
Variveis Digitais
As variveis digitais assumem sempre estados discretos. Geralmente, estes estados so em nmero de dois, um
oposto ao outro. O estado de uma lmpada, por exemplo, pode estar ligada ou desligada (no ligada). A energia eltrica
pode estar presente ou ausente (no presente) nos contatos das tomadas. O estudo das variveis lgicas bastante
antigo, o que torna difcil dizer quando surgiu o computador, finalmente. Em verdade, o computador o resultado de
estudos que tiveram incio anos antes de Cristo, tais como o da lgebra e o da geometria, e ganhou impulso nos sculos
XVIII com Leibniz e, posteriormente com os trabalhos de Boole, DeMorgan entre outros pensadores; tornando-se
vivel com a tecnologia dos semicondutores e a integrao em muito larga escala dos componentes eletrnicos.
Boole estabeleceu, em sua teoria, que s existem no universo duas condies possveis ou estados, para
qualquer coisa que se deseje analisar e estes dois estados so opostos. Assim uma lmpada s pode estar acesa ou
apagada, uma torneira s pode estar aberta ou fechada, uma fonte s pode ter ou no ter tenso na sua sada, uma
pergunta s pode ter como resposta verdadeira ou falsa.
Na Eletrnica Digital, um circuito s estar em um entre dois estados possveis, onde h presena de tenso
eltrica ou ausncia do sinal; adequando-se perfeitamente aos princpios da lgebra de Boole (lgebra booleana), que
classifica as informaes em dois tipos: verdadeira e falsa. Atribui-se s informaes verdadeiras o smbolo matemtico
1 e s falsas o smbolo 0. Isto facilita o manuseio matemtico das informaes.
Assim, uma varivel lgica assume apenas os valores 1 ou 0. As variveis lgicas so normalmente
representadas por letras e seu uso permite escrever expresses algbricas, que podem ser manipuladas matematicamente
dentro das regras da lgebra booleana.
A lgebra booleana tem como base trs funes lgicas: E, OU e NO (em ingls AND, OR e NOT), das quais
derivam vrias outras. A partir dessas trs operaes bsicas possvel implementar desde o mais simples circuito
eletrnico at o mais sofisticado computador digital. Na prtica, as variveis lgicas so utilizadas para descrever o
funcionamento de um sistema lgico. Em outras palavras, pode-se traduzir em expresses da lgebra booleana um
circuito digital.
Para ajudar na compreenso da evoluo dos circuitos lgicos e dos computadores, enfim, vamos conhecer
mais sobre a evoluo desde segundo.
Nveis Lgicos
No corrente estudo dos circuitos digitais a presena de uma tenso indicada como 1 ou H (de HIGH, Alto)
enquanto que a ausncia de uma tenso indicada por 0 ou L (de LOW, Baixo). O 0 sempre uma tenso prxima de
zero, enquanto que o nvel lgico 1 assume uma tenso prxima de 5 volts. Estes valores so caractersticas das famlias
TTL e CMOS, descritas adiante.
Durante muito tempo, os circuitos construdos a partir da lgebra booleana foram implementados utilizando-se
dispositivos eletromecnicos: os rels; depois com vlvulas. Nestes, os nveis de tenso correspondentes aos nveis
lgicos variavam de fabricante para fabricante, o que dificultava o uso de circuitos eletrnicos de diferentes fabricantes
em um mesmo projeto. partir do surgimento do transistor, procurou-se padronizar os sinais eltricos correspondentes
aos nveis lgicos. Esta padronizao ocasionou o surgimento das famlias de componentes digitais.
As famlias lgicas diferem basicamente pelo componente principal utilizado por cada uma em seus circuitos.
A famlia TTL (Transistor-Transistor Logic) usa transistores bipolares como seu principal componente, enquanto as
famlias que utilizam a tecnologia MOS (Metal Oxide Semicondutor), usam os transistores unipolares MOSFET
(transistor de efeito de campo construdo segundo a tcnica MOS) como seu elemento principal de circuito. Essas
famlias lgicas sero discutidas com maior aprofundamento, posteriormente.
________________________________________________________________________________________________________________________
1. Sistemas de Numerao
Introduo
A Eletrnica Digital a base para a anlise e projeto de Sistemas Digitais. O exemplo mais comum destes
sistemas o computador digital, o qual largamente utilizado no processamento da informao numrica e textual
codificada por cdigos numricos binrio. Estes cdigos consistem no sistema de numerao binrio, propriamente dito
e por diversos cdigos binrios. Compreender os computadores digitais requer o domnio destes, que possuem dois
smbolos apenas: 0 e 1. Devido ao uso costumeiro do sistema de numerao decimal comum, no incio do curso,
alguma dificuldade no uso de outros sistemas de numerao.
Compreender como os sistemas digitais tratam os sistemas de numerao requer o estudo de como estes
sistemas funcionam e que solues so adotadas para a representao dos milhares de smbolos utilizados na vida real,
tais como os nmeros, as letras, os caracteres grficos e semigrficos, acentos, pontuaes, etc.. , como so
armazenados e processados.
Histrico
Tribos aborgenes emitiram mensagens complexas distncia usando sinais com apenas dois dgitos, centenas
de anos A C., porm estavam sujeitos s ambigidades da lngua, da mesma forma que o cdigo Morse que tambm
utiliza dois dgitos.
Gottfried Wilhelm Von Leibniz (1646 - 1716), idealista e matemtico alemo, acreditava que pela lgica as leis
do pensamento, que estavam sujeitas s diversas modificaes da lngua, poderiam passar de um estado verbal para
uma condio matemtica absoluta. As idias de Leibniz eram avanadas, sendo logo ignoradas pela comunidade
cientifica de seu tempo. Mesmo assim Leibniz prosseguiu com seus estudos atravs da lgica desenvolvendo uma
coletnea de ambigidades tais como: dia e noite; claro e escuro; sim e no; entre outras. Leibniz atribua vida
propsitos discretos, fortalecendo assim o pensamento lgica e, animado com suas idealizaes, comeou a refinar seu
sistema binrio rudimentar (sim ou no; claro ou escuro, etc.), utilizando numerosas combinaes de uns e zeros,
mesmo sem encontrar aplicao no seu tempo.
Leibniz faleceu em 1716 sem realizar o sonho de uma lngua universal matemtica e lgica. Deixou, porm, a
principal idia do sistema numrico binrio, aperfeioada por George Boole 125 anos depois com a Lgica Booleana.
Somente no ano de 1930 foi encontrada uma utilidade para o sistema binrio: John Atanasoff, professor de fsica,
props que a reduo dos dez smbolos do sistema decimal para apenas dois, trariam mais eficincia e velocidade aos
computadores eletrnicos; e no ano de 1939 criou o prottipo do computador utilizando o sistema binrio.
Em aritmtica binaria, uma quantidade existe ou no existe, e este tipo de deciso foi relativamente fcil de
implementar com circuitos a transistor, onde tenso existe ou no na sada, podendo mudar do estado de conduo ao
de corte em menos de um nanosegundo. Na Eletrnica, possvel o desenvolvimento de circuitos que possam
manipular diretamente a informao em decimal, porm os dispositivos fsicos possuidores de dez diferentes estados ou
diferentes nveis de tenso, seriam extremamente complexos e onerosos.
Os Sistemas de Numerao Bsicos
A operao bsica de um sistema de numerao a contagem. Ao se contar o nmero de objetos de uma

coleo, divide-se o conjunto em grupos com um determinado nmero de objetos, denominado base ou raiz do sistema
de numerao. Neste estudo, so de interesse, a priori, os sistemas numricos: Decimal, Binrio, Octal, Hexadecimal e
o BCD.
Existem vrias formas para se representar os nmeros associados s bases. As mais comuns so:
Utilizar uma letra aps o nmero para indicar a base;

Colocar o nmero entre parnteses e a base como um ndice do nmero.
Exemplo: 2763D ou (2763)10 ou 276310

________________________________________________________________________________________________________________________
Sistema Decimal (Base 10)
Muitos anos atrs, o homem sentiu a necessidade de contar, como exemplo, o nmero de animais em seu
rebanho. Ento, o homem comeou a usar algo que estava "mais mo": seus dedos. O que serviu, logo, como base
para a contagem sempre que o que contava ultrapassava nove unidades. possvel imaginar que contava algo como: "...
5 mos e 4 dedos em animais" ... ou o que corresponderia a 5410 animais.
O sistema decimal, ento, utiliza 10 smbolos (algarismos) para representar qualquer quantidade:
0123456789
Para representar quantidades maiores que a base so utilizados pesos para algarismos associadas suas
posies ou casas decimais. Quanto mais esquerda for a posio do algarismo, maior seu peso, o qual 10 vezes
maior que a posio anterior, uma vez que a base 10.
Uma idia aplicada de sistema contagem a do disco do sistema de numerao. Quando contamos, a cada
unidade assumimos uma nova posio no sentido horrio. Quando passamos pelo zero devemos incrementar uma
unidade em outro circulo, o das dezenas, depois o das centenas, e assim sucessivamente. Baseados nesta idia foram
desenvolvidas as primeiras mquinas aritmticas.
0
9 1
8 2
7 3
6 4
5
Crculo de Contagem Decimal
Com a idia de peso dos algarismos surgiram os nomes unidade, dezena, (dez unidades), centena (cem
unidades), milhar (mil unidades), dezena de milhar, centena de milhar, milho, etc. A utilizao do Sistema de
Numerao Decimal est to presente no pensamento humano que, ao trabalhar com nmeros, se age mecanicamente
sem a percepo das convenes usadas: o nmero 2574, por exemplo, composto por 2 milhares, 5 centenas, 7
dezenas e 4 unidades ou 2000 + 500 + 70 + 4 = 2574.
Em resumo:
Decimal
baseado em 10 dgitos (0,1,2,3,4,5,6,7,8.9)
Exemplo:
5264 = (5x1000) + (2x100) + (6x10) + 4x1
5264 = (5x103) + (2x102) + (6x101) + (4x100)
Valores fracionrios:
75,32 = (7x101) + (5x100) + (3x10 -1) + (2x10-2)
De uma forma geral:
X= x 10
i
i
i
onde: x i = (0,1,2,3,4,5,6,7,8,9) e i corresponde a posio do dgito.
Sistema Binrio (Base 2)

________________________________________________________________________________________________________________________
O sistema binrio utiliza dois smbolos (algarismos) para representar qualquer quantidade:
0 1
O sistema binrio segue as mesmas regras do sistema decimal e utiliza os conceitos de peso e posio dos
algarismos. Os termos unidades, dezenas, centenas, etc, so exclusivos do sistema decimal e no h no h semelhantes
no sistema binrio. Cada algarismo ou dgito de um nmero binrio chamado de bit, ou a abreviao de binary digit
(dgito binrio).
Exemplo: 1012 (l-se um-zero-um)
O caracter 1, mais esquerda, corresponde ao caracter mais significativo (Most-Significative-Bit,) e

denominado MSB. O caracter 1, mais direita, corresponde ao caracter menos significativo (Least-Significative-Bit) e
denominado LSB.
Os smbolos manuseados pelo homem podem ser classificados como numricos e no numricos ou
alfanumricos. Estes smbolos, tambm conhecidos como caracteres, quando so introduzidos em um sistemas digital,
so convertidos para sistemas binrios os que obedecem s regras bsicas da matemtica. Quando alfanumricos, so
traduzidos mediante cdigos binrios, de tal modo que o processo inverso restaure a informao armazenada
fidedigmamente.
Em resumo:
Sistema Binrio
baseado em dois dgitos: 0 e 1 (base 2)
Exemplos:
11 = (1x21) + (1x20)
110 = (1x22) + (1x21) + (0x20)
100.101 = 22 + 2-1 + 2-3
Sistema Hexadecimal (Base 16)
O sistema hexadecimal possui 16 smbolos, dos quais os dez primeiros so velhos conhecidos, e os demais so
adotados as letras A, B, C, D, E e F:
0 1 2 3 4 5 6 7 8 9 A B C D E F
Exemplo: 5A316 (l-se cinco-a-trs)
Sistema Octal (Base 8)
O sistema octal apresentausa 8 smbolos:
0 1 2 3 4 5 6 7
Exemplo: 5638 (l-se cinco-seis-trs)
Em resumo:
O nmero de dgitos usado no sistema igual base.

O maior dgito sempre menor que a base.
O algarismo mais significativo est esquerda, e o menos significativo direita.
Em geral se toma a base decimal como referncia.
________________________________________________________________________________________________________________________
Sistema BCD (Binary Code Decimal)
O BCD trata-se da codificao binria dos nmeros decimais dgito a dgito. Neste sistema, associa-se 4 bits
para cada dgito como mostram os exemplos abaixo. Esta codificao utilizada em grandes operaes aritmticas com
nmeros reais representados em ponto flutuante ou notao cientfica. Nesta representao, um nmero possue uma
parte fracionria ou mantissa (que sempre menor do 1 e maior do que 0,1) e uma potncia (de base decimal).
Exemplos de nmeros BCD:
34510 = 00112 01002 01012 = 001101000101bcd

10000010bcd = 10002 00102 = 8210
Converso entre Sistemas Numricos
Para converter uma informao representada em dado sistema de numerao para outro faz-se necessrio
aplicar uma ou duas regras de equivalncia. A tabela a seguir apresenta a equivalncia entre os sistemas j conhecidos:
Decimal Binrio Octal Hexadecimal BCD

0 0 0 0 00000000
1 1 1 1 00000001
2 10 2 2 00000010
3 11 3 3 00000011
4 100 4 4 00000100
5 101 5 5 00000101
6 110 6 6 00000110
7 111 7 7 00000111
8 1000 10 8 00001000
9 1001 11 9 00001001
10 1010 12 A 00010000
11 1011 13 B 00010001
12 1100 14 C 00010010
13 1101 15 D 00010011
14 1110 16 E 00010100
15 1111 17 F 00010101
16 10000 20 10 00010110
17 10001 21 11 00010111
... ... ... ... ...
Sistemas de Numerao mais Comuns
Atravs da tabela, percebe-se que impraticvel mont-la para todos os nmeros ou realizar converses de
uma base para outra sem o uso de uma regra aritmtica. Existem, portanto, trs procedimentos bsicos teis na
converso de um sistema em um outro: a diviso, o polinmio e o agrupamento de bits. A figura abaixo mostra quando
devem ser utilizados:
Mtodos de Converso entre Bases Numricas

________________________________________________________________________________________________________________________
A Diviso
A diviso utilizada quando desejado encontrar o equivalente de um nmero decimal em um outro sistema.
Sejam os quadros abaixo:
1210 bolas 157 bolas
No primeiro quadro h 1210 bolas porque h um conjunto de 10 (que a base) e sobram 2 unidades. No
segundo, h 157 pelo mesmo motivo. O que foi feito foi expressar o mesmo nmero de bolas em dois sistemas de
numerao diferentes. Ento, na converso de um nmero decimal em um sistema de base b, divide-se este nmero por
b e seus resultados consecutivas vezes.
Exemplos:
Converter (125)10 para a base 2. b) Converter (538)10 em hexadecimal
Mtodo da Diviso
A Notao Polinomial ou Posicional (Lei de Formao)
Desde a infncia aprende-se a ler os nmeros segundo o peso do dgito (ou casa decimal) que ocupam os
numerais. O nmero 234, por exemplo, lido como duzentos, trinta e quatro, que corresponde a duas centenas, trs
dezenas e quatro unidades, exatamente. De outro modo, pode-se dizer que 234 igual 2x102 + 3x101 + 4x100, que os
numerais 2, 3 e 4 so elementos do sistema decimal e que 10 a sua base. Sempre l-se ou narra-se um nmero da
esquerda para a direita ou do seu maior peso (ou dgito mais significativo) ao de menor peso (ou dgito menos
significativo).
O nmero 2574 pode ser decomposto da forma:
Decomposio Polinomial de um Nmero
Esta forma de decompor um nmero chamada de Lei de Formao e vlida para qualquer base numrica.
Genericamente, a Lei de Foao escrita na forma:
N = a n b n + a n 1b n 1 + a n 2 b n 2 + ... + a 0 b 0 ,
Onde:
an = algarismo
b = base do nmero
n = quantidade de algarismo - 1
________________________________________________________________________________________________________________________
Para se converter um nmero de um sistema numrico qualquer para o decimal, basta aplicar a lei de formao
substituindo b pela base do nmero a ser convertido e an por seus respectivos algarismos:
Exemplos:
a) converso do nmero (1101)2 para a base 10

(1101)2 = 1 23 + 1 22 + 0 21 + 1 20 = (13)10
b) converso do nmero (3AF7)16 para a base 10

(3AF6)16 = 3 163 + A 162 + F 161 + 6 160 = (15095)10
c) Converso de decimal para binrio:
Parte inteira:
N = 2 x N1 + R1 R1= 0 ou 1
N1 = 2 x N2 + R2 R2= 0 ou 1
N2 = 2 x N3 + R3 R3= 0 ou 1
Assim:
N = 2 x (2 x (2 x N3 + R3 )+ R2 ) + R1 (R1 = 20 x R1 )
N = (23 x N3 ) + (22 x R3 ) + (21 x R2 ) + R1
e assim sucessivamente at Nk = 1.
Parte fracionria:
0.101 = 1x2-1 + 0x2-2 +1x2-3 = 0.625
F = a-1x 2-1 + a-2 x 2-2 + a-3 x 2-3 + ...
onde 0 < F < 1 e a-i 0 ou 1.

2xF = a-1 + a-2 x 2-1 + a-3 x 2-2 + ...
A parte inteira dos dois lados da equao devem ser iguais e como 0 < 2F < 2, a parte inteira do lado esquerdo
da equao deve ser 0 ou 1, ou seja, a-1.
Repetindo o processo podemos encontrar a notao binria de F.
d)
e)
Agrupamento de Bits
O mtodo do agrupamento utilizado nas converses entre sistemas octal e hexa para o binrio (e vice versa).
________________________________________________________________________________________________________________________
Exemplos:
a) (1011110010100111)2 = ( ? )16 b) (A79E)16 = ( ? )2
Agrupamento de Bits
Converso com o binrio
Costuma-se dizer que os sistemas octal e hexa so subconjuntos do binrio. Em verdade, so mltiplos e so
utilizados para facilitar a leitura e a escrita dos nmeros binrios, pois mais fcil (e rpido) falar FADA16 (efe-a-d-a)
do que 11111010110110102 (um-um...zero).
Como 8 = 23 e 16 = 24, fazer converses rpidas destes sistemas para o binrio, significa associar 3 bits ou 4
bits (quando octal ou hexadecimal, respectivamente) e vice-versa. Nos exemplos a seguir, o polinmio utilizado para
mostrar/comprovar estas converses para o binrio:
Exemplos:
a) 2018 = 2x82 +0x81 + 1x80 = 2x (2x2x2)2 + 1
= 27 + 1 = 1x27 + 0x25 + 0x24+ 0x23+ 0x22+ 0x21+ 1x20
= 100000012
b) FADA16 = 15x163 + 10x162 + 13x161 + 10x160

= (8+4+2+1)x(2x2x2x2)3 + (8+2)x(2x2x2x2)2 + (8+4+1)x2x2x2x2 + (8+2)
= 215 + 214 +213 +212 +211 +29 +27 +26 +24 +23 +21
= 11111010110110102
Como visto, os clculos comprovam as relaes entre os sistemas octal e hexa com o binrio. Agilizando:
2018 = 010 000 001 = 100000012

FADA16 = 1111 1010 1101 1010 = 11111010110110102
Em resumo, converte-se da direita para a esquerda para o binrio pores de 3 bits (se octal) ou 4 bits (se
hexa).
A converso octal - hexadecimal no pode ser realizada diretamente, uma vez que no h relao de potncia
inteira entre as bases octal e haxa. Este tipo de converso semelhante converso entre duas bases quaisquer, onde
deve ser usada uma base intermediria. Entretanto, ao invs de usar a base decimal, mais simples usar a base binria
como base de referncia para uma converso em duas etapas:
Primeiramente, o nmero convertido da base octal ( ou hexadecimal) para a base binria.

Em seguida, o resultado intermedirio convertido da base binria para a base hexadecimal (ou octal).
Exemplo: Converter o nmero (11647)8 para a base 16.
Convertendo cada dgito octal separadamente, obtm-se

116478 001 001 110 100 1112
Dividindo o nmero em grupos de quatro bits a partir da direita, e convertendo cada grupo separadamente,
obtm-se:
001 001 110 100 1112 0001 0011 1010 01112 13A716
Concluindo, uma das principais aplicaes dos sistemas octal e hexadecimal simplificar o uso de nmeros
binrios. De fato, nmeros binrios grandes so difceis de serem lidos o que leva a erros de leitura pela facilidade da
troca ou esquecimento de um bit, em uma grande seqncia de bits. Assim, o contedo de registradores ou pores de
memria so lidos em hexadecimal ou octal. Mesmo quando se escreve um nmero binrio, prtica dar um espao
entre grupos de quatro ou trs bits, para facilitar a leitura.
________________________________________________________________________________________________________________________
Converso de Nmeros Fracionrios
At aqui foram vistos os nmeros inteiros em diversas bases. possvel utilizar toda esta teoria para os
nmeros fracionrios. Pode-se, portanto, ampliar a aplicao da Lei de Formao para nmeros fracionrios utilizando-
se, para os algarismos direita da vrgula, expoentes negativos em ordem crescente. Assim, a Lei de Formao
ampliada :
Exemplos:
a) Base 2 para a base 10:

(101,110)2 = 1 22 + 0 21 + 1 20 + 1 2-1 + 1 2-2 + 0 2-3 = (5,75)10
b) Base 10 para a base 2:

(8,375)10 = ( ? )2
Converso para BCD
Neste caso, associa-se 4 bits binrios para cada dgito, como apresentou a tabela no incio deste captulo. Sejam
os exemplos abaixo:
34510 = 00112 01002 01012 = 001101000101bcd

10000010bcd = 10002 00102 = 8210
________________________________________________________________________________________________________________________
2. Operaes Aritmticas
Introduo
As operaes aritmticas na base decimal so facilmente realizveis por dependerem da capacidade da

memorizao das tabuadas de cada operao, ou os conjuntos de relaes que definem as operaes aritmticas de soma
(+), subtrao (-), multiplicao () e diviso ().
As operaes aritmticas so operaes ou relaes binrias definidas para dois argumentos. O computador,
por exemplo, realiza internamente vrias operaes no sistema binrio. Para a compreenso de como isso feito,
necessrio entender o mecanismo das operaes bsicas, adio e subtrao no sistema binrio.
As operaes aritmticas no sistema binrio constituem uma parte do estudo da numerao binria a qual
facilitar a compreenso dos circuitos lgicos aritmticos somadores, subtratores, entre outros, apresentados adiante.
Adio - Sistema Numrico Binrio
Na adio entre dois nmeros de um algarismo cada, pode-se obter resultados com um ou dois dgitos. Em
algumas situaes esta adio leva a um estouro (o maior algarismo do sistema ultrapassado). A este estouro d-se o
nome de carry (transporte) ou vai-um. No sistema binrio o estouro ocorre apenas quando se adiciona uma unidade ao
algarismo 1. Este mesmo mecanismo, portanto, pode ser adotado para nmeros com vrios dgitos. A figura a seguir
apresenta operaes de adio entre dois algarismos A e B na base 2.
Soma Binria
Quando no h estouro, entende-se que carry = 0, caso contrrio carry =1.
Exemplos:
Se feita a converso destes nmeros para o sistema decimal, obtm-se, respectivamente:
Subtrao - Sistema Numrico Binrio
A operao subtrao, tem como mecanismo o inverso do utilizado na adio. Contudo, quando o minuendo
menor que o subtraendo h tambm um estouro e, neste caso, deve-se subtrair uma unidade do minuendo ou somar uma
unidade ao subtraendo da casa seguinte. A este estouro d-se o nome de borrow (emprstimo) ou vem-um.
A operao de subtrao entre dois algarismos no sistema binrio apresentada pela figura abaixo:
________________________________________________________________________________________________________________________
Subtrao Binria
Nesta tabela, pode-se observar que a coluna subtrao tem os mesmos resultados da coluna soma. A diferena
entre os resultados das operaes adio e subtrao no sistema binrio est nas colunas carry e borrow.
Subtrao em Complemento de 2
O mtodo do complemento de 2 (o que falta para 2), que corresponde a somar 1 ao complemento de 1 (o que
falta para 1), o mais indicado para a operao subtrao no sistema binrio, devido sua simplicidade. Exemplos:
a)
Fazendo a verificao no sistema decimal: 14 3 = + 11
Nota-se que, para a complementao do nmero (11)2, foi necessrio acrescentar dois zeros sua esquerda
(0011)2, para que os dois nmeros tenham a mesma quantidade de algarismos para que a operao fique correta.
b)
Logo, o resultado (1001 + 1) = 0111

Fazendo a verificao no sistema decimal: 5 12 = -7
Com os nmeros negativos no vlida a expresso polinomial utilizada para a obteno do correspondente
em decimal. Na realidade, para um computador ou um sistema digital qualquer, no interessa a complementao final
para representar o resultado negativo, pois, pelo carry final ele sabe se o resultado positivo ou negativo. Esta
conveno, mostrando o sinal + ou - , s necessria quando o computador for apresentar o resultado para o usurio,
por exemplo, numa tela ou numa impressora.
Bit de Sinal:
Vrias tentativas de codificar nmeros negativos (que podem ser ditos complementos dos positivos e vice-
versa) foram feitas. Uma delas foi a de colocar um bit esquerda do nmero para indicar que positivo ou negativo, o
que foi complicado para certas aplicaes, devido baixa velocidade de processamento e a dificuldade de se localizar
situaes de estouro ou overflow. No caso de operaes realizadas por software, o programa teria que testar
continuamente a ocorrncia ou no de estouro ou mudana do bit de sinal.
Seja A = 00001010 = +1010, ento A = 10001010 = -1010 .

________________________________________________________________________________________________________________________
Complemento de 1
Outra soluo o complemento de 1: se A um nmero, ~A o seu complemento.
Seja A = 00001010 = +1010, ento A = 11110101 = -1010

Esta soluo tambm exige algumas avaliaes quanto s situaes de overflow e quanto ao valor zero:
Seja A = 00001010, ento A A = A + (-A) = 00001010 + 11110101 = 11111111, que diferente de

00000000, a menos que esta igualdade seja admitida (e corrigida pelo hardware ou software).
Complemento de 2:
O complemento de 2, pela sua velocidade e eficincia o mais utilizado. Ao hardware ou ao software significa
verificar situaes em que as operaes de soma e subtrao apresentam falsos overflows. Sejam os exemplos a
seguir:
Seja A = 00001010 = +1010 ,

ento A = -1010 = 11110101 (complemento de 1) + 1 = 11110110.
Vamos verificar?
A A = A + (-A) = 00001010
11110110
-------------- +
10000000 ( igual a 00000000 ?)
Nos computadores os nmeros (como todos os dados) so limitados segundo regras associadas com os tipos de
dados, o que significa dizer que existem limites e tamanhos em bits para cada tipo de varivel, ou elemento associado
com o dado. No exemplo anterior, foi utilizado um sistema de oito bits onde a passagem de um 1 para um nono bit
no se trata de overflow, porque um nmero positivo somado a um negativo (ou vice-versa) ser sempre um nmero
entre eles. A seguir apresentado o conjunto dos nmeros inteiros codificados em binrio de oito bits em um sistema
que utiliza complemento de 2:
{ 10000001, ..., 11111110, 11111111, 00000000, 00000001, 00000010, ..., 01111111 }

( -127, ..., -2. -1, 0, +1, +2,..., +127 )
Neste caso, o bit mais significativo contm a informao de sinal (0 = positivo e 1 = negativo). Exemplo:
1) Dados os nmeros nas bases decimal e binria em 8 bits, calcule o que se pede:
a) Se X2 = 11110000 - X2 = ? X10 = ?
b) Se Y10 = 4 - Y2 = ?
Soluo:
a) X2 = ~X2 + 1 = 000011112 + 1 = 000100002

000100002 = 1610 , ento X10 = - 16
b) Y10 = 410 = 000001002

- Y10 = - 410 = - Y2 = ~ Y2 = ~000001002 + 1 = 11111011 + 1 = 111111002
2) Realizar as operaes aritmticas a seguir em binrio com 8 bits. Verificar em decimal se os resultados
encontrados so coerentes. No caso (ou no) de overflow, justificar sua resposta:
a) 3210 5410 = ? b) 6710 4210 = ?
Soluo
a) 3210 5410 = 3210 + ( 5410) = 00100000 + ~00110110 + 1 = 00100000

11001001 +
______ 1
11101010
________________________________________________________________________________________________________________________
3210 5410 = 111010102 = - 2210 (?)
Prova:
Se 111010102 + 1 = 00010101 + 1 = 000101102 = 1x24 + 1x22 + 1x21 = 2210
Ento 111010102 = - 2210 (!)
b) 6710 4210 = 01000011 + ~00101010 + 1 = 01000011

11010101 +
1
100011001
6710 4210 = 00011001 (porque no pode haver overflow na soma de nmeros de sinais opostos)
= 24 + 23 +20 = 2510
Deslocamento (Multiplicao e Diviso)
Multiplicao pela Base
Deslocando-se os algarismos de um nmero para a esquerda ou a sua vrgula para a direita, o resultado
corresponde multiplicao do nmero pela sua base. Exemplos:
a) (101,11) 2 2 = (1011,1) 2 (lembre-se de que 2 = 210 = 102)
Verificar este resultado em decimal com (101,11)2 = (5,75)10 e (1011,1)2 = (11,5)10
b) (11,1011) 2 4 = (11,1011) 2 2 2 = (1110,11) 2
Verificar este resultado em decimal com (11,1011)2 = (3,6875)10 e (1110,11)2 = (14,75)10
Multiplicao Binria
Na multiplicao sabe-se que.

00=0 01=1 10=1 11=1
Sejam os clculos abaixo em binrio:
a) 101 b) 1001 c) 1101 d) 101 e) 110

x 100 x 11 x 101 x 101 x 111
-------- ------ -------- ------ ------
1010000 1001 1101 101 110
1001 0000 101 110
--------- 1101 ------- 110
11011 ----------- 11001 ---------
1000001 101010
Em a) uma das parcelas da multiplicao uma potncia exata da base. Ento, repetida a outra parcela e
acrescentado o nmero de 0s presentes na parcela que potncia exata; em b) e em c) procede-se igualmente como
com decimais; em d) foi excludo um resultado parcial nulo (por ser desnecessrio); e em e) a ordem das parcelas no
alterou o produto.
Diviso pela Base
Deslocando-se os algarismos de um nmero para a direita ou a sua vrgula para a esquerda, o resultado
corresponde diviso do nmero pela sua base.
________________________________________________________________________________________________________________________
Exemplos:
(1100,1) 2 2 = (110,01) 2
Conferindo este resultado em decimal com (1100,1)2 = (12,5)10 e (110,01)2 = (6,25)10

(11,01) 2 8 = (0,01101) 2
Verificar este resultado em decimal com (11,01)2 = (3,25)10 , (0,01101)2 = (0,40625)10
Diviso Binria
Ocorre igualmente como nos decimais:
a) 1000 / 10 = 100 b) 1110 / 10 = 111

c) 101010 / 1000 = 101,01 d) 1111001 / 1011 =?
a) e b) apresentam divises por potncias de 102 (210). Em c) uma vrgula foi utilizada para separar a parte
inteira da parte fracionria do resultado; em d) que :
1111001 1011
010000 1011
01011
(0000)
Conferindo ... 10112 = 1110

11110012 = 12110
Notao dos Nmeros Positivos e Negativos
Nesta Seo busca-se resumir a notao utilizada nos sistemas digitais quanto aos nmeros positivos e
negativos:
Nmeros com sinal-magnitude: usa-se o bit mais significativo para expressar um nmero positivo (0) ou
nmero negativo (1); exemplos:
+ 5 10 = 0000 01012
- 1610 = 1001 00002
- 7310 = 1100 10012
Variao dos nmeros com sinal magnitude:
- Nmeros de 8 bits sem sinal 0 a 255

- Nmeros de 8 bits com sinal -127 a + 127
- Nmeros de 16 bits sem sinal 0 a 65.535
- Nmeros de 16 bits com sinal -32.767 a + 32.767
Representao em complemento de dois: bastante utilizada nos circuitos que realizam somas e subtraes;
A tabela a seguir mostra que nesta representao, o nmero negativo mais alto tem uma magnitude uma
unidade maior que o nmero positivo mais alto.
Magnitude Positivo Negativo

1 0001 1111
2 0010 1110
3 0011 1101
4 0100 1100
5 0101 1011
6 0110 1010
7 0111 1001
8 - 1000
________________________________________________________________________________________________________________________
3. As Funes Lgicas Bsicas, Tabela-Verdade e Simbologia
As funes lgicas so operadores que possuem como entrada pelo menos uma varivel lgica e uma sada. O
resultado lgico de uma operao tambm possui um comportamento discreto. Uma funo lgica uma operao da
lgebra booleana aplicada a uma ou mais variveis lgicas.
Em alguns casos, as funes lgicas so extremamente complexas e de difcil anlise. A tabela-verdade uma
representao, em forma de tabela, das funes lgicas que facilita sua representao e anlise.
Tabela-Verdade para trs variveis: A, B e C.
A funo lgica mais elementar a funo identidade ou igualdade, a qual exemplificada pelo circuito
abaixo:
Funo Identidade: Modelo Eltrico
Seja L a varivel que representa o estado da lmpada e C a chave de liga/desliga do circuito. A relao L = C
significa que quando a chave est ligada (ON) a lmpada est iluminando um ambiente (ON); quando a chave est
desligada (OFF), a lmpada no o est iluminando (OFF).
Sero estudadas, tambm, as funes lgicas bsicas OU, E e INVERSORA (OR, AND e NOT ou
INVERTER) e outras derivadas destas (NOR, NAND, XOR e XNOR). As portas lgicas constituem os dispositivos
bsicos dos circuitos digitais e tm como funo a implementar as funes lgicas.
A Funo OU (OR)
Na figura abaixo, um circuito eltrico apresenta quatro estados que podem assumir as duas chaves utilizadas
para controlar uma lmpada:
Funo OR: Modelo Eltrico
A Tabela-Verdade
________________________________________________________________________________________________________________________
As situaes mostradas nas figuras podem ser representadas por uma tabela, a qual expressa o comportamento
da funo, lembrando que L trata-se da lmpada. Se associados os termos no a 0 (zero) e os termos sim a 1
(um), encontra-se a tabela verdade da funo OR.
Para memorizar a funo OR basta lembrar de um avio (no planador), que possui dois motores (entradas),
que permitem o vo (sada) se pelo menos um dos motores estiver funcionando (estado 1) ... caso contrrio, este no
permanecer no ar. Em outras palavras a sada da funo OR FALSA (0) se e somente se todas as entradas forem
FALSAS.
B fechada A fechada L Fechada

no no no
no sim sim
sim no sim
sim sim sim
B A L
0 0 0
0 1 1
1 0 1
1 1 1
Funo OR: Tabela-Verdade
A porta lgica OR (OU) aquela cujo circuito executa a funo lgica OR (OU).
A Funo E (AND)
Da mesma forma, h circuitos com chaves que representam a funo AND. Sejam os quatro estados que
podem assumir duas chaves ligadas em srie usadas no controle de uma lmpada:
Funo AND: Modelo Eltrico
A Tabela-Verdade
Da mesma forma, possvel representar esta funo por tabelas. No caso da funo AND a sada SIM
(verdadeira, 1), se e somente se todas as entradas so SIM.
A funo AND pode ser encontrada no seguinte anunciado: ... se todas as portas e janelas de um avio
estiverem fechadas (em 1), ento este poder ser pressurizado e levantar vo (sada).
B fechada A fechada L Fechada

no no no
no sim no
sim no no
sim sim sim
B A L
0 0 0
0 1 0
1 0 0
1 1 1
Funo AND: Tabela-Verdade

________________________________________________________________________________________________________________________
A porta lgica AND (E) aquela cujo circuito executa a funo lgica AND (E).
A Funo NO (NOT) ou INVERSORA (INVERTER)
A funo INVERSORA complementa o resultado da Funo Identidade. No circuito a seguir, quando a chave
est aberta (NO) a bateria fornece a corrente que ilumina a lmpada (SIM), ou sada. Quando ligada a chave (SIM) a
corrente que antes alimentava a lmpada desviada pelo caminho eltrico de menor resistividade, forando ao NO
iluminao da lmpada.
Funo NOT: Modelo Eltrico
C L
Fechada Ligada
No sim
Sim no
C L
0 1
1 0
Funo NOT: Tabela-Verdade
A porta lgica NOT (NO) aquela cujo circuito executa a funo lgica NOT (NO).
Simbologia das Funes Lgicas
Para a representao de uma funo lgica pode ser utilizada uma expresso lgica que utiliza smbolos no
grficos ou diagramas lgicos que utilizam smbolos grficos. A tabela abaixo apresenta as simbologias adotadas para
as funes j conhecidas:
Funo OR AND NOT

S=A+B S = A.B S = A*
Expresses S=AvB S = AB S= A
S=A^B S = ~A
Smbolo
Lgico
Simbologia das Portas Lgicas Principais
Funes Lgicas NE (No E, NAND), NOU (No OU, NOR), OU Exclusivo (XOR, Exclusive OR) e
NOU Exclusivo (NXOR, Exclusive NOR)
A tabela a seguir apresenta tabelas e smbolos as portas lgicas conhecidas e outras implementadas partir
destas primeiras que, pelo elevado nmero de aplicaes, possuem denominaes e podem ser encontradas em circuitos
integrados digitais.
________________________________________________________________________________________________________________________
Porta Tabela Funo Expresso

Smbolo Usual Verdade Lgica
Assume 1 Quando
Porta E, AND A B S Todas as entradas
0 0 0 forem 1 S = A.B
0 1 0
1 0 0
1 1 1
Porta OU, OR AB S Assume 0 Quando

0 0 0 as entradas
1 0 1 forem 0 S=A+B
0 1 1
1 1 1
Porta No, Not, Complementa o estado da varivel

Inversora, Inverter A S aplicada entrada __
0 1 S=A
1 0
Porta NE, NAND AB S Complemento da

0 0 1 Funo E ____
0 1 1 S = A .B
1 0 1
1 1 0
Porta NOU, NOR AB S Complementoda

0 0 1 Funo OU S=A+B
0 1 0
1 0 0
1 1 0
Porta OU Exclusivo, AB S Assume 1

Exclusive OR, XOR 0 0 0 Quando _ _
0 1 1 as entradas S=A.B+A.B
1 0 1 forem S=A B
1 1 0 diferentes entre si
Porta NOU Exclusivo, AB S Assume 1

Exclusive NOR, NXOR 0 0 1 Quando _ _
0 1 0 Houver S=A.B+A.B
1 0 0 Igualdade entre as entradas S=A B
1 1 1
Portas Lgicas Principais e destas Derivadas mais Comuns

________________________________________________________________________________________________________________________
Obs.: H duas maneiras de indicar a negao ou inverso. Uma usar o smbolo do inversor, o que deve ser
feito sempre que se usar o prprio dispositivo fsico. A outra usar um pequeno crculo na entrada ou na sada de um
bloco funcional para indicar a negao.
Diagramas de Tempo
Costuma-se estudar o comportamento das portas lgicas, tambm, partir da variao temporal de suas sadas,
em funo dos estados de suas entradas. As figuras abaixo apresentam exemplos de diagramas de tempo para as funes
OR e AND. A avaliao deve ser feita sempre na vertical.
Diagrama de Tempo (OR) Tabela Verdade
A A B S
0 0 0
B 0 1 1
1 0 1
S 1 1 1
Funo OR: Diagrama de Tempo
Diagrama de Tempo (AND) Tabela Verdade
A A B S
0 0 0
B 0 1 0
1 0 0
S 1 1 1
Funo AND: Diagrama de Tempo

________________________________________________________________________________________________________________________
4. Formao e Simplificao de Expresses Lgicas
Neste Captulo so abordados os circuitos combinacionais; como possvel obter o circuito lgico a partir da
funo lgica e vice-versa; e so apresentados postulados, propriedades e teoremas que regem a lgebra Booleana,
fundamentais nas operaes de simplificao de expresses lgicas.
Circuitos Combinacionais
Um circuito combinacional aquele que executa uma expresso booleana atravs da interligao das vrias
portas lgicas existentes, de modo que as sadas dependem nica e exclusivamente das entradas. Um circuito
combinacional pode ser representado por um modelo genrico, como mostra a figura abaixo.
Modelo de Circuitos Combinacionais
O circuito combinacional constitui um subsistema digital ou parte de um sistema maior e mais complexo.
Normalmente, o circuito combinacional formado partir de expresses lgicas.
Expresses Lgicas
Uma expresso lgica descreve uma funo ou uma operao a ser concretizada por um sistema lgico (um
circuito eletrnico ou um programa), de forma a resolver um determinado problema.
Exemplo: Dado o circuito a seguir e a definio das variveis, qual a expresso lgica que descreve seu
funcionamento ?
L Lmpada (acesa = 1)
A, B, C, D Chaves A, B, C e D (fechada =1)
Logo, L = A . B + C. D
Expresso Lgica L = A . B + C. D: Modelo Eltrico
Observa-se, pelo exemplo, que a obteno da expresso lgica que representa um sistema muito simples.
Mas, se o nmero de variveis de entrada aumenta, a anlise do problema fica mais complexal. Se o nmero de sadas
tambm aumenta fica claro a necessidade do uso de outros mtodos para se obter a expresso lgica. Esses mtodos
sero descritos a seguir.
Obteno do Circuito Combinacional a partir da Funo Lgica
Dada uma expresso booleana qualquer, pode-se implementar o circuito combinacional correspondente
associando portas lgicas de acordo com as operaes lgicas envolvidas na expresso. Para obtermos o circuito a partir
da expresso utilizamos algumas regras semelhantes s existentes na matemtica: os parnteses representam funes ou
conjunto de funes e esto no topo da hierarquia de privilgios; a funo NOT est em segundo lugar; uma funo
totalmente invertida (tal como a NAND) somente poder ter a funo inversora removida aplicando-se o teorema de De
Morgan (a ser conhecido); em terceiro lugar, a funo AND; e, finalmente, a funo OR.
________________________________________________________________________________________________________________________
Exemplo: Dada a expresso booleana: S = A B + B ( A + C) , obter o circuito correspondente.
Soluo:
Circuito Lgico S = A B + B ( A + C)
Obteno da Funo Lgica a partir do Circuito Combinacional
Dado um circuito combinacional qualquer, pode-se obter sua funo lgica ou expresso booleana
correspondente, associando as variveis de entrada entre si atravs das operaes lgicas envolvidas no circuito.
Para obtermos a expresso lgica a partir do circuito devemos nomear os sinais presentes nas sadas das portas
lgicas, montar a expresso da sada mais direita e depois substituir passo a passo at que a expresso geral esteja
completamente escrita em funo das entradas. Como exemplo, observar o circuito da figura abaixo e os passos dados
para a obteno da expresso geral.
Exemplo:
A partir do circuito combinacional, obter a expresso booleana resultante:
Soluo:
Obteno da Funo Lgica a partir do Circuito Combinacional
Obteno da Tabela-Verdade a partir do Circuito Combinacional
Atribuindo nveis lgicos s variveis de um circuito combinacional, pode-se obter a sua tabela-verdade
completa.
Exemplo: Seja o circuito a seguir, obter sua tabela-verdade.
Soluo:
Circuito com 2 variveis de entrada, sua tabela composta por 4
linhas, cada uma com uma situao de entrada.
Obteno da Tabela-Verdade a partir do Circuito Combinacional

________________________________________________________________________________________________________________________
Simplificao de Expresses Booleanas
Foi visto, que possvel obter um circuito lgico atravs de uma expresso booleana. No entanto, o resultado
obtido nem sempre satisfatrio visto que, s vezes, o circuito resultante pode ser muito complexo ou muito denso.
Neste tpico, sero vistos os mtodos de simplificao de expresses booleanas com o propsito de minimizar o
circuito lgico equivalente.
A simplificao um processo de manipulao algbrica das funes lgicas com a finalidade de reduzir o
nmero de variveis e operaes necessrias para sua realizao.
Postulados, Propriedades e Teoremas
O objetivo do estudo da lgebra booleana a manipulao algbrica das funes lgicas. Em eletrnica digital
e em informtica, esta manipulao visa a simplificao das expresses lgicas. A manipulao algbrica das
expresses feita tomando-se como base os postulados, teoremas e propriedades da teoria desenvolvida por Boole e
Shannon. A seguir, so apresentados estes postulados, propriedades e teoremas.
Se A = 0 ento A = 1
Se A = 1 ento A = 0
A=A
0+0=0 0.0=0
0+1=1 0.1=0
1+0=1 1.0=0
1+1=1 1.1=1
A+A=A A.A=A
A+0=A A.0=0
A+1=1 A.1=A
A +A = 1 A. A =0
Postulados Booleanos
Todos estes postulados podem ser provados de forma imediata, baseados nas funes lgicas bsicas: AND,
OR e NOT.
Comutativa
A.B =B.A
A+B=B+A
Associativa
A . (B . C) = (A . B) . C
A + (B + C) = (A + B) + C
Distributiva
A . (B + C) = A . B + A . C
A + (B . C) = (A + B) . (A + C)
Propriedades Booleanas
Teoremas de De Morgan
A + B= A.B
A.B = A + B
Teoremas da Absoro
A+A.B=A
A + A.B = A + B
Teoremas Booleanos
________________________________________________________________________________________________________________________
Estes teoremas so genricos e vlidos para qualquer nmero de variveis. Eles podem ser facilmente
demonstrados com a ajuda de suas tabelas-verdade.
Simplificao de Expresses atravs dos Postulados, Propriedades e Teoremas
No existe um mtodo ou receita de bolo para realizar simplificaes desta forma. necessrio viso
lgica e a utilizao correta dos postulados, propriedades e teoremas de acordo com a necessidade, visando sempre
reduzir ao mximo o nmero de variveis e operaes lgicas da expresso. Exemplo: Simplificar a expresso:
S = X .Y.Z.W + X. Y.Z.W + X.Y.Z.W
Soluo:
S = X .Y.Z.W + X. Y.Z.W + X.Y.Z.W
S = Y . Z . (X . W + X . W + X . W)
S = Y . Z . [X . W + W . ( X + X)]
S = Y . Z . (X . W + W)
Pelo teorema da absoro, obtm-se: S = Y . Z . (W + X)
A vantagem de se simplificar as expresses lgicas est na simplificao dos circuitos , resultando em menores
custo, consumo, maiores velocidade, facilidade de manuteno e confiabilidade.
Variveis Relevantes e Irrelevantes
Nos sistemas digitais existem situaes em que pelo menos uma varivel de entrada se torna irrelevante na
determinao da sada, isso devido ao estado que pelo menos uma outra varivel assume. Observar o exemplo da
expresso Y = A + B:
a ) se a varivel A assume o estado 1, a sada Y est em 1 independentemente do estado da varivel B,

pode-se, ento, dizer que nesta situao o estado de B irrelevante. Em outras palavras:
Y = A + B = 1 + B = 1 + X = 1 ( X significa estado 0 ou 1) ;
b) se A assume o estado 0, ento, a sada Y depender de B. Em outras palavras:

Y = A + B = 0 + B = B (se A = 0).
A tabela-verdade da funo OR pode ser apresentada, ento, em funo dos estados de suas entradas:
A B Y=A+B
0 X B
1 X 1
X 0 A
X 1 1
Conceitos de Relevncia
Soma de Produtos e Produto de Somas
Como visto, a funo AND representada por um ponto. Por isso, em muitos casos, a funo AND referida
como PRODUTO. A palavra produto perde seu sentido original quando usada para representar a operao AND, e serve
apenas como um smbolo matemtico para esta operao. Da mesma forma, a funo OR representada por um sinal de
SOMA, mas apenas um smbolo. Os termos PRODUTO e SOMA foram introduzidos na lgebra booleana para
facilitar a discusso e a descrio das expresses lgicas.
________________________________________________________________________________________________________________________
So exemplos de expresses lgicas:
Uma SOMA DE PRODUTOS: A . B + A . C + B . C

Um PRODUTO DE SOMAS: (M + N) . (A).(R + W)
Alguns autores utilizam estes termos para expressar as tcnicas de se obter as expresses lgicas partir da
tabela-verdade. Obter uma expresso em termos de soma de produtos obter uma expresso que consiste do OR de
todos os minitermos que levam a sada para 1, onde o minitermo uma combinao AND que a torna verdadeira. O
minitermo encontrado segundo a seguinte conveno: se a varivel de entrada 1, ento ela uma entrada da
funo AND direta, caso contrrio (se 0) ela precisa ser negada (invertida). Seja a funo OR:
A B Y Minitermos
0 0 0 Nenhum
0 1 1 Y1 = A .B
1 0 1 Y2 = A . B
1 1 1 Y3 = A . B
Y = Y1 + Y2 + Y3 = A .B + A. B + A.B = A + B (prova abaixo)

Y = Y1 + Y2 + Y3 = A .B + A. B + A.B + A.B (repetindo A.B)
Y = A.( B + B) + B ( A + A ) = A. 1 + B.1 = A + B
O produto de somas a expresso formada pelo AND de todos os maxitermos que levam a sada para O. O
maxitermo dado pela funo OR de todas as variveis cujos estados a levam a 0 e, consequentemente, levam a
funo principal (0.X = 0). Para encontrar os maxitermos da funo, utiliza-se a seguinte conveno: se a varivel de
entrada 0, ento ela uma entrada da funo OR direta, caso contrrio ela precisa ser negada. Seja a funo AND:
A B Y Maxitermos
0 0 0 Y0 = A + B
0 1 0 Y1 = A + B
1 0 0 Y2 = A + B
1 1 1 Nenhum
Y = Y0 . Y1 . Y2 = (A + B) . (A + B ) . ( A + B)
Prova:
Y = Y0 . Y1 . Y2 = (A + B) . (A + B ) . ( A + B) = (A + B) . (A. A + A.B + B . A + B .B)
= (A + B) (0 +A.B + B . A + 0). = (A.A.B + A. B . A + B.A.B + B. B . A )
= A.B + 0 + A.B + 0 = A.B
Mapas de Karnaugh
________________________________________________________________________________________________________________________
O mapa de Veitch-Karnaugh, ou simplesmente mapa de Karnaugh, uma tabela que visa facilitar o processo de
minimizao das expresses lgicas. Ele formado por 2n clulas, onde n o nmero de variveis de entrada; tendo,
portanto, tantas clulas quanto o nmero de linhas da tabela-verdade. Em um Mapa de Karnaugh, a representao da
relao entre as variveis de entrada e suas sadas correspondentes feita de modo que cada clula corresponda a uma
condio de entrada:
As sadas so indicadas dentro das clulas correspondentes;

A disposio das clulas entre si tal que facilita o enlace entre clulas adjacentes.
Os conceitos de adjacncia e enlace so de fundamental importncia para a compreenso e aplicao do mapa de

Karnaugh:
Adjacncia: duas clulas so adjacentes entre si quando apenas uma de suas variveis de entrada muda de
valor. Exemplo: A tabela verdade de duas variveis (porta OR) pode ser representada por quatro clulas:
AB = 00 0 AB = 01 1 AB = 10 1 AB = 11 1
Pode-se afirmar que:
As clulas AB = 00 e AB = 01 so adjacentes (apenas B muda de valor);

As clulas AB = 00 e AB = 10 so adjacentes (apenas A muda de valor);
As clulas AB = 01 e AB = 10 no so adjacentes (A e B mudam de valor)
Enlace: o agrupamento de clulas adjacentes com sadas iguais, do qual se pode extrair diretamente uma
expresso booleana simplificada. Esta simplificao advm da aplicao do teorema da absoro. Assim,
num enlace entre duas clulas adjacentes, pode-se extrair uma expresso booleana simplificada j que a
varivel que muda de valor desaparece.
Os mapas de Karnaugh consistem de estruturas tabulares e o uso do conceito de vizinhana associada a estados
relevantes e irrelevantes das entradas que tornam uma funo verdadeira. Observar a tabela verdade da funo OR e
suas transformaes:
(B)
B A Y=B+A B A Y=B+A B A Y=B+A 0 1
0 0 0 0 0 0 0 X A (A) 0 1
0 1 1 0 1 1 X 1 1 1 1 1
1 0 1 1 1 1 1 X 1
1 1 1 1 0 1 X 0 B
Construo do Mapa de Karnaugh de 2 Variveis
Na segunda tabela foi modificada a seqncia dos estados. Na terceira, estabelece-se a sada em funo de
valores de A e B (relevncias e no). Na quarta, encontra-se o mapa de Karnaugh para duas variveis preenchido de
modo que sua soluo resulta em Y = B + A. Nos mapas no h necessidade de marcar as clulas em "0".
O conceito de vizinhana est associado com a montagem do mapa, de modo que cada clula est associada
um minitermo da funo e entre as ordens binrias adjacentes apenas variar um bit; a varivel que variar no entra na
expresso. No mapa da funo OR h dois enlaces (ou ilhas): "A em 1 (onde B assume 0 e 1) e "B em 1 (onde A
assume 0 e 1).
________________________________________________________________________________________________________________________
Mapas de Karnaugh de 2 Variveis
Com duas variveis so possveis 16 mapas de Karnaugh:
(B) (B) (B) (B)

0 1 0 1 0 1 0 1
(A) 0 1 (A) 0 1 (A) 0 (A) 0
1 1 1 1 1 1
B .A B. A B.A B .A
(B) (B) (B) (B)

0 1 0 1 0 1 0 1
(A) 0 1 1 (A) 0 1 (A) 0 (A) 0 1
1 1 1 1 1 1 1 1
A B A B
(B) (B) (B) (B)

0 1 0 1 0 1 0 1
(A) 0 1 (A) 0 1 (A) 0 1 1 (A) 0 1 1
1 1 1 1 1 1 1 1 1 1
A+B A+ B A + B A +B
(B) (B) (B) (B)

0 1 0 1 0 1 0 1
(A) 0 1 (A) 0 1 (A) 0 1 1 (A) 0
1 1 1 1 1 1 1 1
AB AB 1 0
Mapa de Karnaugh de 3 Variveis
Os mapas com trs variveis possuem a estrutura abaixo: as variveis mais significativas so colocada
esquerda e acima (no exemplo C e B) e a menos significativa ao lado (A). Os exemplos, a seguir, apresentam alguns
possveis enlaces:
(CB)
00 01 11 10
(A) 0
1
(CB) (CB) (CB)

00 01 11 10 00 01 11 10 00 01 11 10
(A) 0 1 (A) 0 1 1 (A) 0 1 1
1 1 1 1
C.B B. A B .A
________________________________________________________________________________________________________________________
(CB) (CB) (CB)

00 01 11 10 00 01 11 10 00 01 11 10
(A) 0 1 1 (A) 0 1 1 1 (A) 0 1 1
1 1 1 1 1 1 1 1 1 1
B C+B B
(CB) (CB) (CB)
00 01 11 10 00 01 11 10 00 01 11 10
(A) 0 1 1 1 1 (A) 0 (A) 0 1 1 1 1
1 1 1 1 1 1 1 1 1 1 1
A A 1
Os mapas com quatro variveis possuem a estrutura abaixo; as duas variveis mais significativas ficam acima
(nas colunas, no exemplo, D e C) e as menos significativas ao lado (linhas, B e A). Os exemplos abaixo apresentam
algumas das possveis vizinhanas
(DC)
00 01 11 10
(BA) 00
01
11
10
(DC) (DC)
00 01 11 10 00 01 11 10
(BA) 00 1 1 1 (BA) 00 1 1 1
01 1 1 1 01 1 1 1
11 1 11 1
10 1 10 1
D . B + D. C C. B + D. B + D . C .B
(DC) (DC)
00 01 11 10 00 01 11 10
(BA) 00 1 1 (BA) 00 1 1 1 1
01 01 1 1 1 1
11 11 1 1
10 1 1 10 1 1
C . A + B. A D +B
(DC) (DC)
00 01 11 10 00 01 11 10
(BA) 00 1 1 (BA) 00 1
01 1 1 01 1
11 1 1 11
10 1 1 10
C. A + C .A D . C . B . A + D.C. B .A
Mapas de Karnaugh acima de 4 variveis

________________________________________________________________________________________________________________________
Como visto os mapas de Karnaugh possuem estruturas simples, porm para nmero de variveis acima de
quatro, faz-se necessrio a construo de mltiplos mapas de quatro variveis e a visualizao de ilhas entre mapas.
Mapas de Karnaugh de 5 variveis Y = f (M, N, O, P, Q):
Um mapa de 5 variveis pode ser implementado com dois mapas de quatro, geralmente formados por quatro
das variveis e identificados pela quinta varivel. Seja o exemplo abaixo:
OP\MN OP\MN
00 01 11 10 00 01 11 10
00 1 1 00
01 1 1 01
11 1 11 1
10 10 1
(Q=0) (Q=1)
Neste mapa obtm-se um enlace de quatro clulas no primeiro mapa (Q=0), um enl;ace de duas clulas
presente em ambos os mapas e um enlace de uma clula apenas no segundo (Q=1). Considerando esta ordem, a soluo
encontrada dada pela expresso:
Y = M . O . Q + M. N .O.P + M .N.O. P .Q
Mapas de Karnaugh de 6 variveis Z = f (M, N, O, P, Q, R):
No exemplo com cinco variveis, a varivel Q foi utilizada para identificar os mapas de quatro variveis Q=0 e
Q=1. Se um enlace existe nos dois mapas em enlaces correspondentes s mesmas combinaes, ento a varivel de
identificao de mapas (Q) no est presente na expresso correspondente ao enlace.
No mapa de seis variveis so construdos quatro mapas de quatro variveis os quais so endereados pelas
duas outras variveis:
OP\MN OP\MN
00 01 11 10 00 01 11 10
00 1 00 1 1
01 1 01 1
11 1 11 1
10 10 1
(Q=0, R=0) (Q=1, R=0)
OP\MN OP\MN
00 01 11 10 00 01 11 10
00 1 00 1
01 1 01 1
11 1 11 1
10 10 1
(Q=0, R=1) (Q=1, R=1)
Neste mapa h um enlace com oito clulas formado por enlaces de 2 clulas presentes em todos os mapas de
quatro; ainda, da mesma forma, um enlace de quatro clulas formado por clulas de tamanho 1; um enlace de 2
________________________________________________________________________________________________________________________
clulas, onde uma se encontra em (Q,R) = (0,1) e outra em (Q, R) = (1, 1) e; finalmente, um enlace de uma clula
presente em (Q,R) = (0,1). Considerando-se esta ordem, a soluo para este papa dada pela expresso:
Z = M N O + M N OP + M NO P R + MN O P Q R
Observa-se que quanto maior a ilha menor a expresso simplificada e esta a idia principal do uso dos mapas
de Karnaugh. Ainda, que:
Um enlace envolvendo uma nica clula no permite simplificao, salvo se houver correspondentes em
outros mapas auxiliares (se houver vizinhana entre mapas, no caso dos mapas com mais de quatro
variveis);
Dois enlaces podem ter uma ou mais clulas em comum;
Quanto menor o nmero de enlaces, menos termos tem a expresso booleana resultante;
A soluo de um mapa com enlaces maiores do que possvel ou com enlaces desnecessrios resulta,
tambm, em uma expresso booleana correta, porm, no totalmente simplificada;
Nas aplicaes em que estado de uma clula pode assumir qualquer valor (adota-se a letra X) a esta deve
atribudo um (1 ou 0) de modo que os enlaces formados sejam os maiores possveis, resultando, ento, em
maior simplificao.
________________________________________________________________________________________________________________________
5. Representao Convencional e ABNT/IEEE
As portas lgicas so implementadas em circuitos integrados (CI's) com tecnologias diversas tais como a TTL
e a CMOS. Portas lgicas AND, OR, NAND e NOR podem ser encontradas comercialmente com duas, trs, quatro ou
oito entradas.. A tabela abaixo apresenta alguns CI's antigos da famlia tecnolgica TTL:
Uma tecnologia de circuitos integrados estabelece diversas especificaes que definem famlias de CI's, tais
como tenso eltrica de alimentao, correntes e tenses mnimas e mximas de operao, velocidades de resposta da
sada em funo dos nveis lgicos de entrada, disposio das portas lgicas nos CI's, entre outras.
As figuras, a seguir, apresentam alguns exemplos de CI's nas representaes convencional e nas adotadas pela
ABNT - Associao Brasileira de Normas Tcnicas. Os diagramas ABNT so recomendaes IEEE e adotadas em
mais de uma centena de pases membros do Instituto dos Engenheiros Eltricos e Eletrnicos (IEEE), rgo
internacional composto por mais de 300.000 membros entre organizaes, profissionais e estudantes de Engenharia
Eltrice e Eletrnica e das Cincias da Computao. Ser um membro IEEE importante se se deseja atualizao e
competitividade no mundo globalizado atual. Maiores informaes podem ser encontradas em http:\\www.ieee.org.
DIAGRAMA DE CONEXO 74H00PC DIAGRAMA DE CONEXO 7404PC

________________________________________________________________________________________________________________________
________________________________________________________________________________________________________________________
6. Circuitos Aritmticos Bsicos
Neste Captulo so abordados os conceitos de Soma Binria, Subtrao Binria e de ULA e principais
expresses e circuitos que implementam estas funes binrias.
Somadores Binrios
Os somadores binrios so circuitos digitais das Unidades Lgicas e Aritmticas (ULA). O processo da soma
binria semelhante ao aplicado com decimais:
primeiramente alinha-se as parcelas direita para que as ordens destes nmeros fiquem coincidentes;
depois soma-se da direita para a esquerda, numeral a numeral, obtendo um resultado a cada ordem;
quando o resultado ultrapassa a base (dez) faz-se o resultado igual ao valor encontrado subtraindo-se a
base e diz-se que, para a ordem seguinte, vai um; e assim prossegue-se at a ltima ordem.
Somadores em cascata
A soma um processo repetitivo:
na soma dos numerais de uma ordem considerado o vai um da ordem anterior (se diferente de zero,
que na ordem atual chamado de vem um ou Borrow); e
encontrado um resultado e o vai um (ou Carry) para a ordem seguinte, se o resultado ultrapassa a base.
Pode-se, ento, representar um somador de numerais genrico pelos smbolos abaixo que, quando ligados em
cascata, possibilitam a gerao de um sistema que soma nmeros de infinitas ordens:
Somador Genrico Somador Genrico de 2 nmeros de 3 ordens
Com a tecnologia digital e os nmeros binrios, foram desenvolvidos circuitos que realizam todas as operaes
aritmticas conhecidas. No caso da soma, pode-se definir dois tipos de somadores genricos:
meio somador (half adder) que no tem vem um e utilizado quando na soma de nmeros de apenas 1
bit ou quando a parcela do nmero a de menor ordem; e
somador completo (full adder), que considera o vem um da parcela anterior e utilizado para somar
todas as parcelas do nmero com exceo das de menor ordem. A figura a seguir apresenta estes
somadores e o modelo de um somador de n bits.
Em um sistema de n+1 bits o ltimo vai um (Cn), quando 1 indica que o resultado da soma ultrapassou o
maior nmero que o sistema pode representar. Esta situao dita estouro ou overflow
Os circuitos meio somador e somador completo so encontrados partir da soluo dos mapas de Karnaugh
dados abaixo:
________________________________________________________________________________________________________________________
Meio Somador
B0\A0 B0\A0
0 1 0 1
0 1 0
1 1 1 1
R0 = A0 B0 C0= A0.B0
Somador Completo
BOn\AnBn BOn\AnBn
00 01 11 10 00 01 11 10
0 1 1 0 1
1 1 1 1 1 1 1
Rn=AnBnBOn Cn = An.Bn+ (An+Bn).BOn
Circuitos Meio Somador e Somador Completo

________________________________________________________________________________________________________________________
7. Comparadores
Os comparadores so circuitos utilizados na verificao das relaes existentes entre dois nmeros, que podem
ser igualdade, desigualdade, maior e menor.
Comparador de 2 bits
O comparador mais simples o de dois bits, por exemplo A e B. H quatro possveis relaes entre eles ou
sadas:
IGUAL, que 1 se A = B ou 0, caso contrrio;

DIFERENTE, que 1 se A B, ou 0, caso contrrio;
MAIOR, que 1 se A > B, ou 0, caso contrrio; e
MENOR, que 1 se A < B, ou 0, caso contrrio.
As expresses e circuitos do comparador so encontrados partir da soluo dos mapas de Karnaugh seguir:
B\A B\A
0 1 0 1
0 1 0 1
1 1 1 1
A=B AB
B\A B\A
0 1 0 1
0 1 0
1 1 1
A>B A<B
IGUAL = AB DIFERENTE = AB
MAIOR = A. B MENOR = A .B
CI 7485 circuito integrado comparador mais conhecido na famlia TTL. Ele compara de nmeros binrios de
4 bits cada:
A3, A2, A1 e A0 so as entradas do nmero binrio A;

B3, B2, B1 e B0 so as entradas do nmero binrio B.
IA>B, IA<B e IA=B so entradas de controle de cascata: se uma dela for "1" a sada correspondente
(A>B, A<B ou A=B) tambm ser "1"independentemente dos nmeros binrios de A e B.
Sua Tabela-Verdade mostrada abaixo.

________________________________________________________________________________________________________________________
________________________________________________________________________________________________________________________
8. Paridade
A paridade o mecanismo de segurana de dados binrios mais simples de ser implementado e (por este
motivo) largamente utilizada nos computadores pessoais no armazenamento de informao em sua memria e na
comunicao entre sistemas. Consiste, ento, no acrscimo de um bit informao (de tamanho pr-definido) chamado
bit de paridade. Seu valor depende do nmero de bits em 1 da informao original e do tipo de paridade em uso.
A paridade pode ser NULA, ou sem paridade, onde no h acrscimo do bit de paridade; PAR, se a soma dos
bits em 1 de informao + bit de paridade par; e MPAR, se a soma dos bits em 1 de informao + bit de paridade
mpar.
O processo da paridade compreende em gerar e verificar a paridade. Quando uma informao (8 bits, por
exemplo) transferida seja para uma memria ou um outro sistema e faz-se necessria a integridade dos dados, um bit
de paridade gerado, anexo (no fim ou no comeo) e transferido com a informao. No seu destino verificado. Como
os sistemas digitais esto continuamente sujeitos a distrbios eletromagnticos e mecnicos, o sistema receptor ou
armazenador verifica se os dados esto de acordo com a paridade comprometida. Em uma comunicao, por exemplo,
quando o receptor de dados detecta um erro (nmero de bits em 1 mpar quando paridade comprometida par ou vice-
versa), ele solicita ao transmissor a retransmisso da informao ou inicializa um outro procedimento. Se no detectado
um erro, o bit de paridade desprezado e a informao aceita.
BP
A0 GERADOR A0 VERIFICADOR ERRO
DE TRANSMISSOR RECEPTOR DE
A1 A1
PARIDADE PARIDADE
Exemplo de Gerao e Deteco de Paridade
Existem outros mtodos que, utilizados em conjunto com a paridade, melhoram significativamente a segurana
dos dados. A utilizao de um mecanismo de segurana de dados depende da importncia da informao no processo e
do custo de gerao, verificao e de restaurao da mesma (se for o caso), entre outros fatores.
Gerador e Detector de Paridade de 2 bits
Seja um sistema de dois bits e paridade par. Os circuitos gerador e verificador de paridade so obtidos partir
da soluo dos Mapas de Karnaugh dados a seguir.
A1\A0 BP\A1A0
0 1 00 01 11 10
0 1 0 1 1
1 1 1 1 1
BP = A1A0 ERRO = BPA1A0
Gerador e Verificador de Paridade Par para 2 bits de Informao
Pelos mapas verifica-se que os circuitos geradores e verificadores de paridade utilizam portas Oo-exclusivo.
________________________________________________________________________________________________________________________
9. Codificadores e Decodificadores
Cdigos - Histrico
"Foi na ndia que nos deu o mtodo engenhoso de exprimir todos os nmeros por meios de dez smbolos, cada
smbolo recebendo um valor absoluto; uma idia consistente e importante que agora nos parece to simples a ponto de
ignorarmos seu verdadeiro mrito."
Marqus de Laplace
Como matemtico, Laplace teve oportunidade de apreciar muito bem o sistema de numerao decimal. Nosso
atual sistema de numerao proporciona aos modernos matemticos e cientistas uma grande vantagem em relao aos
das civilizaes anteriores e constitui um fator importante em nosso rpido progresso.
O sistema decimal de contagem tem sido to amplamente adotado por toda a nossa atual civilizao que
dificilmente consideramos as possibilidades de adotar-se outro sistema de numerao. Apesar disso, no razovel
esperar que um sistema baseado no nmero de dedos que possumos seja o mais eficiente para a construo de
mquinas. O fato que um sistema pouco utilizado, porm muito simples, o sistema de numerao binrio,
comprovadamente o mais natural e eficiente sistema para uso em mquinas.
Um matemtico alemo do sculo XVII, Gottfried Wilhelm von Leibniz, foi o advogado do sistema binrio de
numerao, usando apenas os smbolos "0" e "1".
Se parece estranho que um eminente matemtico advogue tal sistema de numerao muito simples, deve ser
notado que ele foi tambm um filsofo. As razes de Leibniz para advogar o sistema binrio parecem ter sido msticas.
Ele sentiu que havia grande beleza na analogia entre zero, representando o vazio, e um, representando a Divindade.
Independente de quo boas fossem as razes de Leibniz para advog-lo, o sistema binrio tornou-se muito
popular, pois os computadores digitais da atualidade so construdos para operar em sistemas binrios ou de nmeros
codificados em binrio.
Cdigos Binrios
Uma grande parte dos sistemas digitais utiliza informaes codificadas binrias. Em uma calculadora, por
exemplo, h informaes numricas e alfanumricas para atender representao de nmeros, letras, smbolos, etc..
Quando um nmero codificado em binrio, ele feito corresponder a uma seqncia de "0"s e "1"s e o cdigo
resultante classificado como BCD(Binary-Coded Decimal).
Cdigo BCD8421
O mais comum dos cdigos BCD o BCD8421, no qual cada algarismo decimal corresponde a seu
equivalente binrio. O nome BCD8421 deriva do peso atribudo a cada bit de cdigo; como cada bit possui um valor
posicional, o cdigo BCD dito com pesos(Weighted Code).
A vantagem do cdigo BCD8421 a facilidade da converso de decimal para binrio ou vice-versa. Uma
desvantagem, contudo, que as regras da adio binria no so diretamente aplicveis a nmeros codificados em
BCD8421.
DECIMAL BCD8421
0 0000
1 0001
2 0010
3 0011
4 0100
5 0101
6 0110
7 0111
8 1000
9 1001
________________________________________________________________________________________________________________________
Cdigo BCD excesso-3
Outro cdigo BCD relativamente comum o chamado cdigo excesso-3. A vantagem desse cdigo que ele
auto-complementar, significando que um nmero decimal e o seu complemento 9(o que falta para 9) corresponde a
binrios tambm complementares.
Essa propriedade til na realizao de operaes aritmticas com nmeros decimais codificados em BCD
excesso-3. Atualmente, com o desenvolvimento dos circuitos integrados que executam operaes lgicas e aritmticas,
o cdigo excesso 3 deixou de ter aplicao prtica.
DECIMAL BCD EXCESSO-3

0 0011
1 0100
2 0101
3 0110
4 0111
5 1000
6 1001
7 1010
8 1011
9 1100
Cdigo BCH
Cdigo BCH (Binary Coded Hexadecimal), que significa hexadecimal codificado em binrio, anlogo ao
cdigo BCD, porm representa os algarismos do sistema hexadecimal atravs das combinaes possveis com quatro
bits.
DECIMAL BCD8421 BCD EXCESSO-3 HEXADECIMAL BCH
0 0000 0011 0 0000

1 0001 0100 1 0001
2 0010 0101 2 0010
3 0011 0110 3 0011
4 0100 0111 4 0100
5 0101 1000 5 0101
6 0110 1001 6 0110
7 0111 1010 7 0111
8 1000 1011 8 1000
9 1001 1100 9 1001
A 1010
B 1011
C 1100
D 1101
E 1110
F 1111
Outros Cdigos BCD de 4 bits
Alm dos cdigos BCD8421 e BCD excesso-3, h diversos outros cdigos BCD de 4 bits, alguns so
mostrados na tabela a seguir, e que possuem aplicao mais restrita.
________________________________________________________________________________________________________________________
DECIMAL 7421 6311 5421 5311 5211 4221 3321 2421

0 0000 0000 0000 0000 0000 0000 0000 0000
1 0001 0001 0001 0001 0001 0001 0001 0001
2 0010 0011 0010 0011 0011 0010 0010 0010
3 0011 0100 0011 0100 0101 0011 0011 0011
4 0100 0101 0100 0101 0111 1000 0101 0100
5 0101 0111 1000 1000 1000 0111 1010 1011
6 0110 1000 1001 1001 1001 1100 1100 1100
7 1000 1001 1010 1011 1011 1101 1101 1101
8 1001 1011 1011 1100 1101 1110 1110 1110
9 1010 1100 1100 1101 1111 1111 1111 1111
Cdigos BCD de 5 bits
Embora 4 bits sejam suficientes para representar todos os algarismos decimais, existem cdigos BCD de 5 bits
ou mais. Os bits adicionais facilitam a decodificao em alguns casos e permitem a deteco de erros com mais
facilidade. O cdigo 2-em-5, por exemplo, faz cada nmero decimal corresponder a um binrio de 5 bits, dos quais dois
so iguais a 1. Isso torna a paridade(# de "1"s na palavra) sempre par e facilita a deteco de erros. O cdigo 2-em-5
bastante utilizado em telefonia.
Outro cdigo BCD de 5 bits importante o cdigo Johnson. Este cdigo facilmente decodificvel. A mesma
caracterstica apresentada no cdigo BCD51111.
DECIMAL 2-EM-5 63210 JOHNSON 86421 51111

0 00011 00110 00000 00000 00000
1 00101 00011 00001 00001 00001
2 00110 00101 00011 00010 00011
3 01001 01001 00111 00011 00111
4 01010 01010 01111 00100 01111
5 01100 01100 11111 00101 10000
6 10001 10001 11110 01000 11000
7 10010 10010 11100 01001 11100
8 10100 10100 11000 10000 11110
9 11000 11000 10000 10001 11111
Cdigos BCD de mais de 5 bits
Dos cdigos BCD de mais de 5 bits os mais importantes so o biquinrio ou 50 43210, o 543210 e o
9876543210 ou cdigo anel. Os dois primeiros permitam fcil deteco de erros; o cdigo anel o de maior facilidade
de decodificao, uma vez que a contagem j feita decodificada.
DECIMAL 50 43210 543210 9876543210

0 01 00001 000001 0000000001
1 01 00010 000010 0000000010
2 01 00100 000100 0000000100
3 01 01000 001000 0000001000
4 01 10000 010000 0000010000
5 10 00001 100000 0000100000
6 10 00010 100001 0001000000
7 10 00100 100010 0010000000
8 10 01000 100100 0100000000
9 10 10000 110000 1000000000
________________________________________________________________________________________________________________________
Cdigo Gray
Um cdigo bastante utilizado o cdigo Gray. Esse no um cdigo BCD e sua caracterstica notvel que entre dois
nmeros sucessivos apenas um bit varia. Esta particularidade til em certas aplicaes, como conversores analgicos-
digitais, controle de servomecanismos, etc.
A caracterstica do cdigo Gray chamada de adjacncia, muito til no processo de simplificao nos mapas
de Karnaugh.
DECIMAL BINRIO GRAY

0 0000 0000
1 0001 0001
2 0010 0011
3 0011 0010
4 0100 0110
5 0101 0111
6 0110 0101
7 0111 0100
8 1000 1100
9 1001 1101
10 1010 1111
11 1011 1110
12 1100 1010
13 1101 1011
14 1110 1001
15 1111 1000
Cdigos Alfanumricos
H cdigos chamados alfanumricos que permitem representar caracteres alfabticos maisculos e minsculos,
algarismos, caracteres especiais(?,!,%, etc.) e caracteres de controle (CR - CARRIAGE RETURN, LF - LINE FEED,
para controle de um teletipo ou terminal de vdeo). Dois desses cdigos so padres utilizados universalmente nos
computadores digitais e equipamentos perifricos. So eles os cdigos EBCDIC (Extended Binary-Coded Decimal
Interchange Code) e ASCII (American Standard Code for Information Interchange).
O cdigo EBCDIC um cdigo binrio de 8 bits, utilizado principalmente para representao interna de
caracteres em computadores digitais e o cdigo ASCII um cdigo binrio de 7 bits, utilizado principalmente em
comunicao de dados.
Exemplos:
Pressionando-se a tecla M do teclado de um computador, internamente gerado o cdigo (1001101);

Pressionando-se a barra de espaos do teclado de um computador, internamente gerado o cdigo
(0100000), que corresponde ao sinal de controle SP (Space).
________________________________________________________________________________________________________________________
Cdigo ASCII
Codificadores e Decodificadores
Os codificadores so operadores que realizam a transformao da informao representada e manipulada pelo

homem para um cdigo binrio. , ento, uma operao de entrada. Os decodificadores realizam a operao inversa, ou
de sada
Cdigo DECODIFICADOR Cdigo

Binrio de entrada Binrio de sa da
Nos sistemas digitais, circuitos codificadores convertem cdigos para binrio e os decodificadores fazem o
inverso. um circuito que recebe uma informao codificada de alguma forma e traduz para outra. A informao pode
ser um nmero decimal codificado em binrio, um endereo de uma posio de memria, etc.
Decodificao
Codificao
________________________________________________________________________________________________________________________
Decodificador BCD para displays de 7 segmentos
Um display de 7 segmentos um dispositivo utilizado para apresentar informaes numricas de forma

inteligvel para o ser humano. Nos displays a informao apresentada com a energizao de segmentos de modo que
seja visualizado um nmero decimal. Estes segmentos podem ser filamentos incandescentes, diodos emissores de luz ou
cristais lquidos. Destes, o maior consumo de corrente ocorre no caso de filamentos incandescentes e o menor nos
cristais lquidos.
Um display de sete segmentos baseado em LEDs (light emitting diode ou diodo emissor de luz) constitudo
por sete leds denominados a, b, c, d e f e g, dispostos como apresenta a figura abeixo. Estes dispositivos podem ser
catodo comum ou anodo comum. No tipo catodo comum todos os LED'S esto interligados pelo catodo (vide anexo A)
e, geralmente, ao Terra (0 Volt) diretamente ou atravs de um transistor. Neste tipo, deve-se aplicar um nvel lgico "1"
ao segmento para que ele "acenda". No tipo anodo comum, todos os LED'S esto interligados pelo anodo e a VCC (+5
Volts) diretamente ou atravs de um transistor. Neste tipo, deve-se ento aplicar um nvel lgico "0" ao segmento para
que ele "acenda".
Construir um decodificador BCD de 7-segmentos significa desenvolver um circuito que partir do cdigo
binrio (geralmente o BCD) gere um cdigo abcdefg que faa cender corretamente os segmentos a, b, c, d, e, f, ou g
que formaro o nmero decimal:
decodificador display
Os displays podem ser anodo comum ou catodo comum, cujos segmentos acendem quando recebem nvel
lgico 0 ou 1, respectivamente. A Tabela-Verdade para um display catodo comum mostrada a seguir.
Anodo Comum Catodo Comum
As tabelas, a seguir, apresentam o mapa de ativao das sadas do decodificador BCD para 7 segmentos e o
Mapa de Karnaugh cuja soluo corresponde ao circuito que acende o led a.
________________________________________________________________________________________________________________________
Entradas Sadas
e3 e2 e1 e0 a b c d e f g
0 0 0 0 1 1 1 1 1 1 0
0 0 0 1 0 1 1 0 0 0 0
0 0 1 0 1 1 0 1 1 0 1
0 0 1 1 1 1 1 1 0 0 1
0 1 0 0 0 1 1 0 0 1 1
0 1 0 1 1 0 1 1 0 1 1
0 1 1 0 1 0 1 1 1 1 1
0 1 1 1 1 1 1 0 0 0 0
1 0 0 0 1 1 1 1 1 1 1
1 0 0 1 1 1 1 1 0 1 1
1 0 1 0 x x x x x x x
1 0 1 1 x x x x x x x
1 1 0 0 x x x x x x x
1 1 0 1 x x x x x x x
1 1 1 0 x x x x x x x
1 1 1 1 x x x x x x x
e1e0 \ e3e2
00 01 11 10
00 1 x 1
01 1 x 1
11 1 1 x x
10 1 1 x x
Decodificador de n para 2n linhas
Uma classe importante de decodificadores so os decodificadores de n para 2n linhas (2 para 4, 3 para 8, 4 para
16, etc.). Estes decodificadores possuem n linhas de entrada e 2n linhas de sada, das quais somente uma ficar ativa
para cada combinao das linhas de entrada. A figura abaixo mostra um decodificador de 2 linhas para 4 linhas e sua
tabela da verdade:
A
Y0
B
Y1
Y2
Y3
B A Y0 Y1 Y2 Y3
0 0 0 1 1 1
0 1 1 0 1 1
1 0 1 1 0 1
1 1 1 1 1 0
Neste circuito somente a sada correspondente combinao das entradas A e B estar ativa( neste caso ativa
no estado "0") em cada instante.
________________________________________________________________________________________________________________________
O conceito apresentado neste circuito pode ser facilmente estendido para 3, 4 ou n linhas de entrada. Na
prtica, no necessrio construir estes decodificadores a partir de portas lgicas, pois h uma grande variedade de CI' s
que realizam estas funes.
Codificador de 2n linhas para n linhas
De forma anloga os codificadores de 2n linhas para n (4 para 2, 8 para 3, 16 para 4, etc.). possuem papel
importante na codificao da informao humana para a binria. Como exerccio desenvolver o circuito de um
codificador 4:2, seguindo a tabela verdade abaixo:
E3 E2 E1 E0 S1 S0
0 1 1 1 0 0
1 0 1 1 0 1
1 1 0 1 1 0
1 1 1 0 1 1
Neste circuito S1S0 dever apresentar o cdigo binrio correspondente ordem da entrada ativa. A tabela -
verdade abaixo apresenta uma outra soluo para o codificador admitindo-se que as entradas so ativas em 0.
Repitir, ento, o exerccio anterior considerando este estado de ativao
E3 E2 E1 E0 S1 S0
1 0 0 0 0 0
0 1 0 0 0 1
0 0 1 0 1 0
0 0 0 1 1 1
O CI 74138
Conceito. Os codificadores e decodificadores so circuitos cujos princpios de funcionamento e aplicaes so

bastante semelhantes aos multiplexadores e demultiplexadores, de forma tal que estes se confundem. Portanto, existem
CIs que podem atender a vrias aplicaes tal como o CI 74138, largamente utilizado como decodificador 3 linhas para
8 endereos, como demultiplexador 1:8 e como codificador octal para decimal.
Finalmente, os circuitos codificadores so circuitos utilizados para converter um cdigo em um outro

(geralmente um cdigo para binrio), enquanto que os decodificadores geralmente bfazem a funo inversa (de binrio
para outro cdigo).
Endereamento Geral, Seleo e Habilitao.
Nos computadores digitais as memrias so acessadas pelo processador central ou microprocessador (uP)
atravs de sinais de identificao, chamados linhas de endereamento.
Quando o uP deseja se comunicar com a memria, ele ativa as linhas de endereamento, onde parte delas so
responsveis pela seleo da memria (linhas de endereo mais alto, que so entradas em um decodificador) e o restante
so responsveis pela identificao da locao da memria que ser acessada.
A figura, a seguir, apresenta o modelo de uma memria que possui 32 locaes de memria divididas em 4
CIs A, B, C e D. Cada CI possui ento 8 locaes (0, 1, 2, 3, 4, 5, 6 e 7) que so selecionadas pelas linhas de endereo
A0, A1 e A2, se o sinal de seleo do CI estiver ativado. No exemplo, conforme o cdigo binrio em A4 e A3 (nas
entradas a0 e a1 do decodificador) ser ativada um dos 4 CIs se o sinal HAB_MEM estiver em 1 (estado ativo, ou de
ativao).
Este sinal importante, pois indica quando o acesso memria em questo, lembrando que existem muitos
outros dispositivos em um computador que utilizam o mesmo princpio de endereamento. A tabela, abaixo apresenta o
mapa de endereamento do exemplo.
________________________________________________________________________________________________________________________
A4 A3 A2 A1 A0 SE HAB_MEM = 1
SELECIONA
0 0 X X X MEMRIA A
0 1 X X X MEMRIA B
1 0 X X X MEMRIA C
1 1 X X X MEMRIA D
________________________________________________________________________________________________________________________
10. Multiplexadores e Demultiplexadores
Os multiplexadores e demultiplexadores so circuitos largamente utilizados nos sistemas digitais, funcionando

como chaves digitais de mltiplos contatos com os quais so realizadas conexes eltricas entre sinais digitais ou canais
de comunicao.
O multiplexador ou MUX um circuito combinacional que, atravs das variveis de seleo ou de controle,
conecta uma em m entradas em uma nica sada. Esta operao denominada multiplex ou multiplexao.
O demultiplexador ou DEMUX realiza a funo inversa ou, atravs das variveis de seleo, conecta sua
entrada uma de suas n entradas.
MUX 2:1 e DEMUX 1:2
Na figura abaixo, dois sistemas se conectam com outros dois utilizando um nico meio de comunicao a cada
instante. No incio um multiplexador 2:1 (mux dois para um) permite que apenas um sistema faa uso do meio a cada
instante e no fim, um demultiplexador 1:2 (demux um para dois) determina que sistema recebe a informao em
trnsito.
DEMUX 1:2
MUX 2:1
Sistema A Sistema C
E S
Meio de Comunicao
Sistema D
Sistema B
CNTL1 CNTL2
Comunicao usando MUX e DEMUX
Sejam E e S, os sinais na entrada e na sada do meio de comunicao, respectivamente. Se desejado transmitir

o sinal do sistema A, deve-se fazer E = A, caso contrrio E = B. A funo do MUX 2:1 transferir para a sua sada o
sinal de A ou de B, sob o comando do sinal de controle (CNTL1). Como CNTL1 assume dois estados, pode-se fazer
com que se igual a 0 deixe o sinal A fluir para E, e se 1 deixe de B para E. A expresso lgica, ento, do mux 2:1
dada por:
E = A . CNTL1 + B . CNTL1,
Na sada do meio de comunicao, o circuito DEMUX 1:2 transfere a informao para o sistema C quando
CNTL2 = 0, ou para o sistema D, quando CNTL2 = 1. As expresses do demux 1:2 so dadas por:
C = S . CNTL 2 D = S. CNTL2
As figuras, a seguir, apresentam os diagramas de bloco do mux 2:1 e do demux 1:2, expresses e circuitos
lgicos:
M U X 2:1 D E M U X 1 :2
A Y1
Y E
B Y2
CNTL CNTL
Y = A .~ C N T L + B .C N T L Y 1 = E .~C N T L
Y 2 = E .C N TL
Diagramas de Blocos do MUX 2:1 e DEMUX 1:2
MUX 2:1 E DEMUX 1;2

________________________________________________________________________________________________________________________
MUX de 4 para 1 linha
de grande utilidade um circuito que execute a funo contrria do DEMUX, ou seja, selecione uma entre 2n
entradas e a direcione para uma linha de sada nica. Este circuito denominado MULTIPLEX, DATA SELECTOR ou
simplesmente MUX, de 4 linhas para uma linha.
A
B
D0
D1
Y
D2
D3
EN
EN B A Y
0 X X 0
1 0 0 D0
1 0 1 D1
1 1 0 D2
1 1 1 D3
DEMUX de 1 para 4 linhas
O circuito decodificador de 2 para 4 linhas pode ser utilizado com algumas modificaes para executar uma
funo muito til, qual seja, direcionar uma informao a uma dentre 4 linhas de sada conforme o controle nas linhas A
e B. O circuito resultante denominado demultiplexador, demultiplexer, data distribuidor, ou simplesmente DEMUX,
de 1 para 4 linhas.
Neste circuito acrescentada uma linha de habilitao ou ENABLE e pode-se verificar que se EN = "0" todas
as sadas ficam inativas, independente das linhas de dados(DATA). Se EN = "1", o contedo da linha de dados
transferido invertido para a sada endereada pelas linhas A e B. H diversos tipos de DEMUX disponveis na forma de
CI' s e este circuito tem grande aplicao prtica.
A
Y0
B
Y1
Y2
EN
Y3
DATA
EN BAD Y0 Y1 Y2 Y3
0 XXX 1 1 1 1
1 000 1 1 1 1
1 010 1 1 1 1
1 100 1 1 1 1
1 110 1 1 1 1
1 001 0 1 1 1
1 011 1 0 1 1
1 101 1 1 0 1
1 111 1 1 1 0
________________________________________________________________________________________________________________________
Associao de MUX e de DEMUX
Vrios outros circuitos multiplexadores e demultiplexadores so obtidos partir da associaes, tais como os
apresentados pela figura abaixo:
MUX 2:1 MUX 4:1 DEMUX 1:4 DEMUX 1:2

Y1
A
B Y2
MUX 2:1 DEMUX 1:2
E
Y
MUX 2:1
C DEMUX 1:2
Y3
CNTL1
D
Y4
CNTL0
CNTL1 CNTL0
M UX 4:1 DEMUX 1:4
CNTL1 CNTL0 Y CNTL1 CNTL0 Y1 Y2 Y3 Y4

0 0 A 0 0 E 0 0 0
0 1 B 0 1 0 E 0 0
1 0 C 1 0 0 0 E 0
1 1 D 1 1 0 0 0 E
Vrios CI's realizam as funes de mux e demux, tais como os da famlia TTL abaixo:
MUX DEMUX
74151 74153 74157 7442 7445 7447
74158 74251 74253 7448 74138 74139
74257 74258 74298 74154 74155 74247
74352 74353 74248
MUX e DEMUX Comerciais da Famlia TTL

________________________________________________________________________________________________________________________
11. Lgica Seqencial: Flip-Flops, Registradores e Contadores
Introduo
Os circuitos digitais podem ser classificados em combinacionais e seqenciais. O circuito combinacional

aquele cujas sadas dependem unicamente das entradas. As sadas desses circuitos, em um certo tempo t, dependem
apenas dos valores das entradas (excitaes ocorridas durante t). A Figura, abaixo, representa um circuito
combinacional genrico:
Seja o circuito combinacional:
Neste circuito, S (a varivel de sada) depende apenas de A e B (variveis de entrada) como mostram a
expresso lgica e a tabela-verdade.
O circuito seqencial aquele que possui realimentao da sada para a entrada, denominada estado atual, de
modo que as condies atuais da entrada e do estado atual determinam a condio futura da sada.
Nos circuitos seqenciais, as sadas num tempo t, dependem no apenas das entradas em t, mas tambm da
histria das entradas, ou seja, do comportamento das entradas antes do tempo t. Em outras palavras, estes circuitos
lgicos podem produzir sadas dependentes dos estados anteriores das entradas. A Figura abaixo representa um
circuito seqencial genrico:
Flip-Flops
O circuito de memria mais largamente nos Sistemas Digitais o flip-flop (FF). O flip-flop tem como funo
armazenar temporariamente um nvel lgico, como um elemento de memria.
Smbolo geral de um Flip-Flop
So caractersticas gerais dos flip-flops:

________________________________________________________________________________________________________________________
Os flip-flops podem ter vrios tipos de configuraes e geralmente apresentam duas sadas
complementares chamadas Q e Q ;
A sada Q chamada de sada normal do FF e Q a sada invertida do FF.
Quando se diz que o FF est no estado alto (1) ou no estado baixo (0), esta a condio da sada Q.
Existem dois estados possveis de operao para o FF: Q = 0 e Q = 1 ; e Q = 1 e Q = 0
O FF possui uma ou mais entradas, que so usadas para causar o chaveamento do FF ou a mudana entre
os estados de suas sadas.
Tipos de Flop-Flops
Os flip-flops podem ser classificados pelo tipo de gatilhamento: em Flip-Flops Sncronos ou com gatilhamento
e Flip-Flops Assncronos ou sem gatilhamento.
Nos Flip-Flops Sncronos, um pulso de gatilhamento, ou clock, usado para determinar o instante da
mudana de estado do FF ou da sincronizao. Nos Flip-Flops Assncronos, as transies ocorrem aps terem sido
completadas as mudanas nas entradas normais, sem a necessidade de pulso de sincronizao.
O gatilhamento pode ocorrer de duas formas: a) por nvel (Level-Triggered) ou por transio (Edge Triggered).
No FF gatilhvel por nvel, a informao armazenada partir de sua entrada enquanto a entrada de "clock" ou
"trigger" estiver no estado ativo (ou de armazenamento), o qual pode se alto ou baixo. Durante o armazenamento os
dados nas entradas no devem ser mudados at a mudana do estado ativo do clock.
Os flip-flops gatilhveis por transio (edge) podem ser: Edge Positivo e Edge Negativo. No FF Gatilhvel
por Edge Positivo a transferncia da informao da entrada para a sada ocorre na subida do pulso de clock (edge
positivo). No FF Gatilhvel por Edge Negativo esta transferncia ocorre na descida do pulso de clock (edge negativo).
Os FF podem ser ainda classificados segundo o comportamento ou funo de suas entradas. Os mais comuns
so: RS, T, D e JK, descritos a seguir.
RS Assncrono
Este o mais simples dispositivo de memria, tambm chamado de Flip-Flop Set-Reset. Este FF possui duas
entradas denominadas Reset (R) e Set (S): A sada Q vai para baixo sempre que a entrada reset ativada e para alto
sempre que a entrada Set ativada. Quando o nvel da sada Q igual a "1", a sada dita setada; e quando "0", dita
resetada. Este FF pode ser implementado com portas NOR ou com portas NAND, como mostra a figura abaixo:
Flip-Flop RS Assncrono
Devido realimentao das sadas complementares Q e Q para as entradas das portas lgicas, s possvel
conhecer os nveis lgicos das sadas num instante futuro (t+t), conhecendo-se os nveis lgicos das entradas R e S e
das sadas Q e Q no instante atual (t). A tabela a seguir descreve o princpio de armazenamento do FF SR:
Q(t + t ) = R (t ) + Q (t )
Q (t + t ) = S(t ) + Q(t )
________________________________________________________________________________________________________________________
Entradas Atuais Sadas Atuais Sadas Futuras Comentrios

R(t) S(t) Q (t ) Q (t ) Q(t + t ) Q(t + t )
0 0 0 1 0 1 Sadas futuras = sadas atuais
1 0 1 0
0 1 0 1 1 0 sada futura Q=1 independente
1 0 1 0 de seu valor atual Regio de
1 0 0 1 0 1 sada futura Q=0 independente operao
1 0 0 1 de seu valor atual
1 1 0 1 0 0 erro lgico
1 0 0 0 Q (t + t ) = Q (t + t )
Tanto no circuito como nas expresses, devido propagao dos sinais, as sadas Q(t ) e Q (t ) so atualizadas
constantemente at a estabilizao das mesmas. As Figuras, a seguir, apresentam o smbolo lgico do FF RS e sua
tabela-verdade simplificada, em funo de suas variveis de entrada R, S, onde Qa diz respeito ao estado atual e Qf ao
estado futuro.
Tabela-verdade e smbolo lgico do Flip-Flop RS Assncrono
Diagrama no Tempo
A figura a seguir apresenta os diagramas no tempo nos terminais de sada em funo das entradas R e S para a
condio inicial Q = 1. Os atrasos de propagao nas portas foram considerados iguais a 0. Tais diagramas refletem a
tabela de combinaes da figura anterior.
Observando o diagrama no tempo, verifica-se que quando na regio normal de operao, a sada Q = 0 informa
que o ltimo pulso positivo ocorreu na entrada R.
Observa-se, ainda que antes de t0, e entre os instantes t1 e t2, as entradas R e S esto em nvel 0. Contudo, a
sada Q assume nveis lgicos diferentes, ou seja, para uma mesma entrada a sada pode ser 0 ou 1, dependendo da
histria das entradas.
Diagrama no tempo do Flip-Flop RS
Exemplo de Aplicao: Eliminador de Rudo (Debouncing)
Muitas vezes, o acionamento ou o controle de sistemas digitais feito atravs de dispositivos mecnicos que,
devido s suas caractersticas fsicas de construo, apresentam vibraes ao serem acionados, gerando um rudo
denominado efeito bounce, que pode ser prejudicial ao funcionamento do sistema, como mostra a figura a seguir.
________________________________________________________________________________________________________________________
Por isso, muitos sistemas digitais precisam de circuitos eliminadores de rudos (debouncing), como mostrado a
seguir. O circuito debouncing formado por um flip-flop RS cujas entradas esto ligadas ao terra atravs de resistores
denominados pull-down.
A chave ligada ao Vcc ativa as entradas R ou S, levando a sada Q para 0 (chave na posio R) ou para 1
(chave na posio S). O rudo gerado pela vibrao da chave eliminado, pois, quando ela no est ligada a nenhuma
das entradas, R e S ficam em nvel lgico 0 devido aos resistores de pull-down, mantendo a sada Q inalterada, como
mostram as figuras a seguir:
Circuito Eliminador de Rudo (debouncing)
Grfico de Sada do Eliminador de Rudo
Flip-Flop RS Sncrono
Este flip-flop apresenta, alm das entradas reset (R) e set (S), uma terceira entrada denominada CK que, atravs
de um sinal externo chamado pulso de clock (relgio), determina o instante de atualizao das sadas Q e Q , como
mostra a figura abaixo.
Flip-Flop RS Sncrono
________________________________________________________________________________________________________________________
Tabela-Verdade e Smbolo Lgico do Flip-Flop RS Sncrono
Neste circuito, o pulso de clock determina o instante da ao das entradas R e S. Neste sinal, os tempos dos
nveis 0 e 1 devem ser maiores que o tempo de atraso das portas lgicas do circuito, para que a atualizao das sadas
seja completada. Neste circuito permanece o problema do erro lgico ( Q = Q = 1 ) ocorrido quando R=1 e S=1.
Forma de onda do funcionamento de um Flip-Flop RS Sncrono
Flip-Flop JK
O circuito abaixo representa um flip-flop JK que uma variao do RS sncrono, no qual foi includa uma
nova realimentao das sadas Q e Q s portas lgicas de entrada.
Flip-Flop JK
Neste flip-flop, as entradas J e K executam, respectivamente, as funes set e reset. Seu funcionamento
similar ao do flip-flop RS sncrono com exceo da condio de entrada J=1 e K=1 na qual, logo que o pulso de clock
muda de 0 para 1, as sadas Q e Q se complementam. Esta complementao das sadas e a realimentao s portas
lgicas de entrada provocam sucessivas complementaes (oscilao) enquanto o pulso de clock encontra-se em nvel
lgico 1.
Tabela-verdade do Flip-Flop JK (sncrono nvel)

________________________________________________________________________________________________________________________
Esta oscilao na condio J=1 e K=1 tambm no desejvel, pois, trata-se de uma instabilidade do circuito.
A soluo utilizarmos flip flops sensveis 'a transio:
A tabela-verdade deste flip-flop, bem como o seu smbolo lgico, esto mostrados a seguir.
Tabela-Verdade e Smbolo Lgico do Flip-Flop JK (sncrono transio)
Alm de resolver o problema da oscilao, neste flip-flop as sadas se atualizam somente na descida do pulso
de clock, sendo, por isso, chamado de sensvel borda de descida ou transio negativa. Para transform-lo num flip-
flop sensvel borda de subida ou transio positiva, basta acrescentar um inversor na entrada CK. Os smbolos
utilizados para representar uma entrada de clock sensvel s transies negativa e positiva so:
Flip-Flop JK Master-Slave (Mestre-Escravo)
O circuito da figura a seguir apresenta o flip-flop JK master-slave (mestre-escravo), o qual formado por dois
flip-flops RS sncronos ligados em cascata com um inversor entre a entrada de clock do primeiro (master ou mestre) e a
entrada de clock do segundo (slave ou escravo), alm de uma outra realimentao que vem das sadas Q e Q s portas
lgicas de entrada.
Flip-Flop JK Master-Slave
No flip-flop JK master slave, para J=1 e K=1, na subida do pulso de clock, X e Y complementam-se apenas
uma vez e, na descida do pulso de clock, as sadas Q e Q complementam-se tambm apenas uma vez, pe+rmanecendo
estveis at que um novo pulso de clock completo (subida e descida) seja aplicado entrada CK.
Flip-Flop JK Master Slave com Preset e Clear
Este FF JK apresenta duas entradas assncronas muito teis, preset (PR) e clear (CL). Estas entradas atuam
diretamente nas sadas Q e Q , portanto, independente do pulso de clock e do nvel lgico das entradas J e K, como
mostra a figura a seguir.
________________________________________________________________________________________________________________________
Flip-Flop JK Master-Slave com Preset e Clear
Tabela-Verdade e Smbolo Lgico do Flip-Flop JK com Preset e Clear
Neste circuito, as entradas PR e CL so ativas em 0 e tm a funo de forar a sada Q para 1 (preset ativo) ou
para 0 (clear ativo). Com as entradas preset e clear desativadas ( PR = 1 e CL = 1), o flip-flop funciona normalmente, com
suas sadas dependendo de J, K e CK. importante lembrar que nstes circuitos, as entradas preset e clear no podem ser
ativas simultaneamente ( PR = 0 e CL = 0 ), caso contrrio, tem-se um novo erro lgico nas sadas.
Flip-Flops D e T
Os FFs D e T so FFs obtidos partir do FF JK. A figura a seguir representa um flip-flop JK master-slave com
um inversor entre suas entradas, formando um flip-flop D:
Flip-Flop D
Deste modo, tem-se J = K , ou seja, se D = 0, ento J = 0 e K = 1 (reset ativado) e, portanto, as sadas futuras
do flip-flop sero Qf = 0 e Q f =1; se D = 1, ento J = 1 e K = 0 (set ativado) e, portanto, as sadas futuras do flip-flop
sero Qf = 1 e Q f =0. A figura a seguir mostra a tabela-verdade do flip-flop D, bem como o seu smbolo lgico.
Tabela-Verdade e Smbolo Lgico do Flip-Flop D
O FF D, pela sua simplicidade de operao, largamente empregado como elemento de diversos tipos de
registradores entre outros sistemas de memria, a serem estudados adiante. A sigla D vem de Data (dado), termo
original em ingls.
A figura a seguir representa um flip-flop JK master-slave com as entradas J e K ligadas, formando o flip-flop
T.
________________________________________________________________________________________________________________________
Flip-Flop T
Deste modo, tem-se J = K , ou seja: se T = 0, ento J = 0 e K = 0 e, portanto, as sadas futuras do flip-flop

permanecero iguais s atuais ( Qf = Qa e Q f = Q a ); se T = 1, ento J = 1 e K=1, as sadas futuras do flip-flop sero o
complemento das atuais ( Q f = Q a e Qf = Q a ). A figura a seguir mostra a tabela-verdade do flip-flop T, bem como o
seu smbolo lgico:
Tabela-Verdade e Smbolo Lgico do Flip-Flop T
Exemplo de Aplicao Divisor de Freqncia
O circuito a seguir apresenta dois flip-flops JK master-slave ligados em cascata, funcionando como um divisor
de freqncia.
Divisor de freqncia
Estando os dois flip-flops com as entradas J e K em nvel lgico 1, o primeiro (FFA) complementa sua sada QA
a cada transio negativa do pulso de clock e o segundo (FFB) complementa sua sada QB a cada transio negativa da
B B
sada QA, como mostra o diagrama de tempo da figura a seguir.
Diagrama de Tempos do Divisor de Freqncia
Atravs do diagrama pode-se observar a relao entre as freqncias dos sinais CK, QA e QB:
f QA f
f QB = = CK
2 4
Parmetros Temporais dos Flip-Flops
Como em todos os circuitos digitais, faz-se importante conhecer as caractersticas temporais dos FFs. Entre
estas destacam-se:
________________________________________________________________________________________________________________________
Tempo set-up (ou de estabilizao) TE o intervalo de tempo mnimo (em ns) durante o qual as entradas
(R, S, D, J ou K) no devem mudar antes da transio do clock ou enable;
Tempo Hold (de sustentao ou de manuteno) - THOLD o intervalo de tempo mnimo (em ns) durante o
qual as entradas (R, S, D, J ou K) no devem mudar aps a transio do clock ou enable;
Largura de pulso (TL): a menor largura de pulso aceitvel (mnima, em ns) para a entrada clock;
Freqncia mxima de operao (Fmx) : a maior freqncia dos pulsos de clock que pode ser aplicado ao
dispositivo.
Registradores
Um registrador um circuito compostos por vrios flip-flops utilizados para armazenar um bit de informao
cada. Arranjados em conjuntos de tamanhos diversos (dados pelo nmero de flip-flops existentes), estes circuitos
possuem vrias aplicaes e tipos de entradas:
suas entradas de controle (tais como preset, clear, CK, entre outras), geralmente, so comuns a todos os
FFs internos;
os registradores podem ser encontrados organizados em 4, 6 e 8 bits;
alm da funo de armazenamento paralelo da informao binria h registradores que permitem
operaes de deslocamento e de rotao, teis nas operaes aritmticas e nos procedimentos de
paralelizao e de serializao da informao, existentes nos circuitos de comunicao digital.
Configuraes Bsicas
Os registradores podem ter diferentes configuraes as quais dependem de como os dados so tratados:
Serial: a informao recebida ou transmitida bit a bit em uma nica linha;

Paralelo: os bits da informao so recebidos ou transmitidos, simultaneamente.
As figuras, a seguir, mostram as configuraes bsicas dos registradores.
Configuraes Bsicas dos Registradores
O nmero de bits que pode ser armazenado num registrador depende do nmero de flip-flops que o compe. O
nmero de flip-flops envolvido em um registrador , no mnimo, igual ao nmero de bits da informao a ser
armazenada.
Nos registradores que utilizam entrada e/ou sada seriais, os dados movimentam-se internamente bit a bit a
cada transio do clock. Estes circuitos so, portanto, chamados de registradores de deslocamento (shift-registers).
________________________________________________________________________________________________________________________
Registrador com Entrada Paralela
Este circuito permite o armazenamento simultneo de vrios bits de informao em uma nica transio de
clock. A Figura a seguir apresenta um exemplo constitudo por quatro FFs. Quando ocorre a transio negativa na linha
de clock, os nveis lgicos presentes nas entradas X, Y, W e Z so copiados para os FFs, onde ficam armazenados e
presentes nas sadas P, Q, R e S, respectivamente.
Registrador Paralelo: a) Circuito; b) Smbolo
Registrador Srie
O circuito registrador srie implementado ligando-se vrios FFs em cascata, conforme apresenta a Figura
abaixo: a sada do primeiro ligada entrada do segundo, a sada deste na entrada do terceiro, at o ltimo deles. Neste
registrador a informao binria transferida flip-flop a flip-flop a cada transio do clock, realizando o
armazenamento seqencial da informao.
Registrador srie: a) Circuito; b) Smbolo
Quando ocorre a transio negativa na linha clock da figura, o nvel lgico presente em cada entrada
transferido para a entrada seguinte. O nvel presente em S sempre perdido a cada pulso de clock.
Dependendo da ordem adotada para os bits de sadas dos FFs, podem ser obtidos registradores de
deslocamento direita ou esquerda. No exemplo dado, se o bit S mais significativo do que P, ento o registrador em
questo realiza um deslocamento esquerda. Caso P seja mais significativo, o deslocamento ocorre direita.
Em resumo, o deslocamento pode ocorrer para a esquerda (shift-left), para a direita (shift-right) e bidirecional
(shift right/left). Neste ltimo caso, uma entrada de controle estabelece o funcionamento (como right ou left).
A Tabela a seguir apresenta o mecanismo de armazenamento e deslocamento da informao 1010

introduzindo-a pelo bit menos significativo, realizando, assim, um deslocamento direita.
________________________________________________________________________________________________________________________
Entrada de clock Nvel Lgico em X, Sadas Comentrio

antes do pulso clock PQRS
"0" ou "1" * **** estados iniciais quaisquer
"0" ou "1" 0 **** ( * = 1 ou 0 )
Transio 1 -> 0 0 0*** P=X=0
"0" ou "1" 1 0*** X = 1 (Atualizao)
Transio 1 -> 0 1 10** Q = 0; P = X = 1
"0" ou "1" 0 10** X = 0 (Atualizao)
Transio 1 -> 0 0 010* R = 0; Q = 1; P = X = 0
"0" ou "1" 1 010* X = 1 (Atualizao)
Transio 1 -> 0 1 1010 P = 1; Q = 0; R = 1; S = 0
Classificao dos Registradores
Os registradores podem, ainda, ser classificados pela forma de manipulao dos dados em registradores de
entrada paralela/sada paralela (parallel-in/parallel-out); b) registradores de entrada srie/sada paralela (serial-
in/parallel-out); e registradores de entrada srie/sada srie (serial-in/serial-out).
Aplicao de Registradores
A seguir so apresentadas algumas das aplicaes mais comuns de registradores.
Divisor por 2, 4, 8 ...
Se Inserido um zero esquerda de um nmero, deslocando os demais para a direita divide-se este nmero por
2. Se inserido um segundo 0 e deslocado mais um bit direita a diviso dada ser por 4, e assim por adiante. As Figuras
a seguir mostram estas operaes na sada:
No. Presente nas sadas O3_O0
No. Anterior Dividido por 2 Presente nas sadas O3_O0
Exemplo:
Seja I = 1110 (1410)

Registrador: Q3 = 1, Q2 = 1, Q1=1 e Q0 = 0
Quando realizado o deslocamento direita com a insero de "0" no bit mais significativo obtm-se na sada
Q3 = 0, Q2 = 1, Q1=1 e Q0 = 1 ou I = 0111 (710) , ou o nmero anterior dividido por 2.
Multiplicador por 2, 4, 8 ...
Se Inserido um zero esquerda de um nmero, deslocando os demais para a esquerda multiplica-se este
nmero por 2. Se inserido um segundo 0 e deslocado mais um bit esquerda a multiplicao dada ser por 4, e assim
por adiante. As Figuras a seguir mostram estas operaes na sada:
________________________________________________________________________________________________________________________
Exemplo:
Seja I = 0101 (510)
Registrador: Q3 = 0, Q2 = 1, Q1=0 e Q0 = 1
Quando realizado o deslocamento esquerda com a insero de "0" no bit menos significativo, obtm-se na
sada Q3 = 1, Q2 = 0, Q1=1 e Q0 = 0 ou I = 1010 (1010) , ou o nmero anterior multiplicado por 2.
Cascateamento e Paralelismo
Interligando registradores possvel obter um registrador com maior capacidade. Dois registradores de 4 bits
formam um de 8 bits de duas formas: ligando-os em srie para um shift register de 8 bits, ou um registrador paralelo de
8 bits como apresenta as figuras abaixo:
Na figura a seguir dois registradores srie foram cascateados para a obteno de um circuito equivalente a um
registrador srie com 8 bits.
Cascateamento de Registradores de Deslocamento.
Na Figura acima, a sada srie do registrador REG1 foi conectada entrada srie do registrador REG2 e foram
interligados os clocks dos dois registradores. A entrada srie do circuito equivalente coincide com a entrada srie do
REG1. A sua sada srie, com a sada srie de REG2.
Na figura, a seguir, dois registradores paralelos foram colocados lado a lado para a obteno de um circuito
equivalente a um registrador paralelo com 8 bits. As entradas similares de controle, set, reset a entrada clock so,
respectivamente, interligadas. As entradas e sadas de dados fornecem as entradas e sadas do circuito equivalente.
Paralelismo de Registradores.
________________________________________________________________________________________________________________________
Converso Srie-Paralelo e Paralelo-Srie
A converso de dados entre as formas srie e paralelo muito comum quando a transmisso da informao em
uso do tipo serial, o que no necessrio quando a mesma do tipo paralela, pois se d no formato em que os dados
so armazenados ou processados.
(a)Transmisso paralela; (b)Transmisso srie.
A transmisso da informao, ento, pode ocorrer com diferentes custos que, geralmente, so determinados
pelo tipo de comunicao, pelas taxas (ou velocidades), pelos meios e pela tecnologia empregada.
Na comunicao bit a bit ou serial, um bit de informao trafega por vez no meio de comunicao. Durante a
transmisso, um registrador de deslocamento utilizado, realizando a carga (load) ou armazenamento em paralelo da
informao e a transmitindo (shift) a cada pulso de clock, bit a bit.
Na Figura a seguir, a informao presente nas entradas XYWZ, armazenada em REG1 aps um pulso na
linha clock A. Neste momento, o REG1 realiza a carga paralela (operao de load). Em seguida, a informao
armazenada transmitida para REG2, bit a bit. REG1 realiza uma converso paralelo-srie e REG2, uma converso
srie-paralela).
Converso Paralela-Srie e Srie-Paralela.
Registradores Integrados
Na famlia TTL existem registradores na forma de CIs, tais como:

74164, que um registrador de deslocamento entrada srie, sada paralelo;
74165, que um registrador de deslocamento, entrada paralela, sada srie;
74194, que um registrador de deslocamento universal, no qual os dados podem entrar em srie ou
paralelo e sair em paralelo ou srie;
entre outros.
Contadores
O contador um sistema seqencial que fornece em suas sadas um conjunto de nveis lgicos numa seqncia
predeterminada.
A este conjunto de nveis lgicos d-se o nome de estados internos do contador.
O contador formado basicamente por flip-flops e, portanto, a velocidade da seqncia gerada determinada
pela freqncia dos pulsos de clock.
Os contadores so utilizados principalmente para contagens, geradores de palavras, divisores de freqncia,

medidas de freqncia e tempo, geradores de forma de onda, converso analgico/digital, seqenciamento de operaes
de mquinas, etc.
________________________________________________________________________________________________________________________
Configuraes Bsicas
Os contadores podem ser classificados segundo alguns critrios:
Tipo de controle:
Assncrono
Sncrono
Tipo de contagem:
Crescente (up)
Decrescente (down)
Tipo de cdigo:
Hexadecimal
Decimal (Dcada)
Outros
Circuitos contadores so aqueles cujas sadas, para uma condio inicial 0, assumem uma combinao binria
cujo equivalente decimal igual ao nmero de pulsos recebidos na entrada clock.
O diagrama de blocos de um contador est apresentado na figura a seguir.
Diagrama de blocos de um contador genrico
Neste circuito a realimentao das sadas do circuito combinacional paras suas entradas passa por flip-flops
que funcionam controlados por pulsos de clock. Desta forma, as sadas do contador fornecem os estados internos atuais
e as sadas do circuito combinacional fornecem nveis lgicos que, atuando nas entradas dos flip-flops, determinam os
estados internos futuros.
A seqncia das combinaes binrias assumidas pelas sadas do contador em funo dos pulsos na linha clock
pode ser natural ou no. Por exemplo, podemos projetar um contador para assumir uma seqncia de estados que
corresponde a decimais consecutivos crescentes, (0, 1, 2, 3, 4, ...) ou decrescentes (..., 4, 3, 2, 1, 0), ou ainda, pode
assumir uma seqncia no natural (3, 6, 4, 8, 2, 5, 1).
Obs.: Salvo especificao em contrrio, consideraremos sempre a seqncia natural.
Contadores Assncronos
Um contador assncrono aquele no qual os flip-flops so controlados por pulsos de clock no simultneos. A
figura a seguir mostra um diagrama de blocos deste tipo de montagem.
Diagrama de blocos de um contador assncrono genrico

________________________________________________________________________________________________________________________
A entrada clock do contador corresponde entrada clock do flip-flop mais esquerda. A sada deste flip-flop
corresponde ao bit menos significativo do contador.
Contador Assncrono Crescente
O projeto desse contador assncrono crescente muito simples: as sadas e entradas so, respectivamente,
ligadas e polarizadas conforme a rotina:
A sada de cada flip-flop deve ser conectada a entrada clock dos flip-flops seguintes;
As entradas T de todos os flip-flops (pode utilizar o flip-flop JK) devem ser polarizadas com nvel 1;
sinal clock do contador deve acionar a entrada clock do primeiro flip-flop.
O circuito do contador hexadecimal assncrono crescente pode ser obtido da forma apresentada na figura a
seguir.
Contador Hexadecimal Assncrono Crescente
As sadas do primeiro e ltimo flip-flop correspondem, respectivamente, aos bits menos e mais significativos
do contador.
Para anlise do funcionamento deste circuito, preciso destacar duas caractersticas do flip-flop T:
Atua na transio negativa (borda de descida do clock);
Para T = 1, Q f = Qa .
Como este contador assncrono, os pulsos de clock externos atuam apenas no flip-flop A complementando
sua sada QA a cada transio negativa. Mas QA quem fornece o sinal de clock para o flip-flop B, e portanto, quando
esta sada corresponder passagem de nvel lgico 1 para 0 (transio negativa), a sada QB complementada, e assim
B
sucessivamente, ou seja, QB fornece o sinal de clock para o flip-flop C que complementa QC que fornece o sinal de
B
clock para o flip-flop T que complementa QD.
As figuras a seguir mostram o diagrama de tempos e a tabela de combinaes deste contador partindo do
estado inicial QDQCQBQA = 0 0 0 0.
B
Diagrama de Tempos do Contador Assncrono Hexadecimal Crescente

________________________________________________________________________________________________________________________
Nmero de pulsos na Sadas

Entrada clock QDQCQBQA B
0 0 0 0 0 Estado inicial
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
Contador Assncrono Hexadecimal Crescente: Tabela de combinaes
Considerando-se a sada QA como o bit menos significativo (LSB) e a sada QD como o bit mais significativo
(MSB), verifica-se que este circuito gera em seqncia o cdigo 0000 at terminar em 1111, recomeando em seguida
em 0000 enquanto houver pulsos de clock externos.
Por isto, este cicuito denominado contador hexadecimal assncrono crescente.
Um fato bastante relevante pode ser observado atravs do diagrama de tempos que mostra, tambm, que este
contador divide a freqncia de clock por dois (QA), por quatro (QB), por oito (QC) e por dezesseis (QD). Assim, os
B
estgios do contador dividem a freqncia de entrada f, respectivamente, por 2, 4, 8, e 16. Desta forma um sinal com
freqncia igual a f/2n pode ser obtido na sada do estgio mais significativo de um contador assncrono com n bits.
Para representar a seqncia de estados gerada por um contador, costuma-se utilizar o diagrama de estados
como mostrado na figura a seguir, referente ao circuito analisado.
Diagrama de Estados do Contador Hexadecimal Crescente
Aps 16 pulsos, o contador retornar ao estado 0000. Na verdade, aps um nmero de pulsos mltiplos de 16,
o contador assume o estado 0000. Ou seja, o estado 0000 no implica necessariamente que nenhum pulso acessou a
entrada clock.
Analogamente, aps um nmero de pulsos mltiplo de 17 o contador assume o estado 0001. Ou seja, o estado
0001 no implica necessariamente a chegada de um pulso na entrada clock.
O nmero (n) de sadas do contador deve ser tal que a mxima combinao binria (2n) corresponda, pelo
menos, ao nmero mximo de pulsos previstos na entrada clock. Por exemplo, se um contador deve receber e registrar
corretamente 30 pulsos, o valor de n deve ser, no mnimo, igual a 5. Isto porque o mximo estado corresponde
combinao 11111 (equivalente ao decimal 31).
Generalizando, o nmero mximo de pulsos que um contador pode registrar corretamente dado por (2n 1),
em que n igual ao nmero de flip-flops do contador.
________________________________________________________________________________________________________________________
Contador Assncrono Decrescente
Um contador assncrono decrescente pode ser obtido de dois arranjos diferentes:
a) Modificando-se o arranjo mostrado na figura anterior de forma tal que as entradas clock dos estgios mais
significativos sejam obtidos nas sadas Q barradas e as sadas do contador sejam tiradas das sadas Q dos flip-flops,
conforme figura a seguir.
b) Organizando os flip-flops de forma similar ao da figura inicial contudo, considerando-se como sadas do
contador, as sadas Q barradas dos flip-flops, conforme mostra a figura a seguir.
Contador Assncrono Reversvel (up/down)
Uma superposio dos contadores crescente e decrescente fornece o contador da figura abaixo (implementado,
por exemplo, com flip-flop JK). Este contador pode assumir a seqncia decrescente ou crescente e, por esta razo,
chamado contador bidirecional.
Uma entrada de controle (C) responsvel pela converso da forma de contagem crescente (up) para
decrescente (down), e vice-versa.
Contador assncrono reversvel/4 bits.
Interliga-se circuitos multiplexadores entre os vrios estgios do contador que selecionam para a linha clock do
prximo estgio a sada do flip-flop ou o seu complemento.
Se a entrada (C) de seleo do multiplexador for igual a 0, (seleo dos canais 0s) os sinais clock dos flip-
flops so obtidos, respectivamente, das sadas A, B e C. Neste caso a seqncia de contagem crescente.
Se a entrada (C) de seleo do multiplexador for igual a 1 (seleo dos canais 1s) os sinais clock dos flip-flops
so obtidos, respectivamente, dos complementos das sadas A, B e C. Neste caso a seqncia de contagem
decrescente.
________________________________________________________________________________________________________________________
Contadores Sncronos
So aqueles cujas entradas clock de todos os flip-flops do contador so interligadas ao sinal externo clock.
Desta forma, opera sincronizado com a linha externa clock e com maior velocidade do que os equivalentes assncronos.
Diagrama de blocos de um contador sncrono genrico
O projeto do contador sncrono pode ser obtido, por exemplo, com flip-flop D ou flip-flop JK. Nesta disciplina
ser abordado apenas o projeto de contador sncrono com flip-flop D.
Projeto de um Contador Sncrono com flip-flop D
O projeto de contadores sncronos no to simples como os dos contadores assncronos. No caso dos
sncronos as entradas dos flip-flops no podem ter polarizao fixa, mas devem ser convenientemente modificadas aps
cada pulso na linha clock
Exemplo de Aplicao: Contador Mdulo 5 Sncrono Crescente
Como se trata de um contador mdulo 5 (cinco estados), trs flip-flops so suficientes para o projeto, j que a
seqncia formada apenas pelos estados 0 a 4 (000 a 100).
A figura abaixo mostra o diagrama de estados deste contador, que, como se pode notar, no apresenta em sua
malha principal todos os estados possveis (esto faltando os estados 5, 6 e 7).
Diagrama de Estados do Contador Mdulo 5 Sncrono Crescente
O projeto deste contador ser desenvolvido utilizando flip-flop D. Levando-se em conta a caracterstica do flip-
flop D (Qf =0 para D=0 e Qf=1 para D=1), pode-se construir a tabela-verdade do circuito combinacional deste contador,
como mostra a figura a seguir.
Tabela-Verdade do Contador Mdulo 5 Sncrono Crescente (Flip-Flop D).

________________________________________________________________________________________________________________________
Desta tabela-verdade pode-se obter as expresses lgicas das sadas do circuito combinacional atravs de
mapas de Karnaugh.
Para implementao do circuito, deve-se fazer a anlise dos estados secundrios (5, 6 e 7) para saber como se
comportam em relao aos estados da malha principal. Para isso, considerado o fato dos nveis lgicos irrelevantes
terem sido definidos durante a resoluo dos mapas de Karnaugh, pois, se eles fizeram parte do enlace, passaram a valer
1, caso contrrio a valer 0.
Pela substituio das variveis QC, QB e QA obtidas por seus valores correspondentes nos estados secundrios
B
5, 6 e 7, obtm-se a tabela-verdade destes estados, descobrindo-se, assim, os estados futuros, como mostra a figura a
seguir.
Tabela-Verdade dos Estados Secundrios do Contador Mdulo 5 Sncrono Crescente (Flip-Flop D).
O diagrama de estados completo do contador dado por:
Obs.: Verifica-se pelo diagrama que necessrio um pulso de clock para que o contador volte malha
principal, independente de em qual estado secundrio ele venha a cair.
A figura a seguir mostra o circuito do contador mdulo 5 sncrono.
Contador Mdulo 5 Sncrono Crescente (Flip-Flop D)
Obs.: Podemos construir contadores que geram uma seqncia qualquer. Para isso necessrio estabelecermos
a seqncia e seguirmos o mtodo descrito anteriormente.
________________________________________________________________________________________________________________________
Exemplo de Aplicao: Contador em Anel
Este circuito pode ser construdo a partir de um registrador de deslocamento no qual a sada serial
realimentada entrada serial. A figura, a seguir, mostra um contador em anel de 4 bits com uma nica sada em nvel
lgico 1.
Circuito do Contador em Anel
A entrada de controle load utilizada para inicializar o contador atravs de um nvel lgico 0,
carregando as sadas com QAQBQCQD = 1000. Em seguida, esta entrada deve permanecer em nvel lgico 1, fazendo
B
com que os pulsos de clock desloquem as sadas da esquerda para a direita com exceo da sada QD que realimentada
para o primeiro flip-flop, gerando a seqncia mostrada a seguir.
Seqncia de sada do Contador em Anel
Este circuito tem grande aplicao quando se deseja o acionamento seqencial de mquinas em uma fbrica
(evitando, assim, um pico de corrente elevado), de lmpadas coloridas (para efeitos luminosos), acionar circuitos de
alarmes ou de outros sistemas.
Obs.: Pelo que foi estudado, conclui-se que existem duas vantagens principais do contador sncrono em relao
ao assncrono, a saber:
Velocidade A freqncia mxima de clock do contador sncrono limitada apenas pela freqncia mxima
de clock de um flip-flop, pois no h propagao de atraso;
Versatilidade possvel o projeto de um contador sncrono de qualquer seqncia prevendo, inclusive, a

eliminao de problemas causados pelos estados secundrios.
Ligao de Contadores em Cascata
Pode-se acoplar contadores a fim de se obter um contador de mdulo maior. Se dois contadores de mdulos M1
e M2 forem acoplados corretamente pode-se obter um contador de mdulo M = M1 x M2.
Devido ao uso generalizado dos circuitos contadores, os fabricantes desenvolveram pastilhas de circuitos
integrados MSI com 14 e 16 pinos, contendo no seu interior contadores sncronos ou assncronos com 4 ou mais bits.
Contadores Integrados mais comuns
7490 contador de dcadas

7492 divisor por 12
7493 Divisor por 16
74193 Contador up/down
Com os elementos vistos nesta disciplina, podemos esquematizar o diagrama em blocos de um relgio digital
bsico. Esse visto abaixo.
________________________________________________________________________________________________________________________
Analisando esse diagrama de blocos, nota-se que a cada pulso do gerador de freqncia o contador de
segundos apresentar sua contagem num display de 7 segmentos, gerando tambm um pulso de clock para o contador
de minutos, que tambm apresentar sua contagem num display de minutos e este contador por sua vez gerar um pulso
de clock para o contador de horas, e assim poderemos ver no display geral a contagem que representar as horas, os
minutos e os segundos.
________________________________________________________________________________________________________________________
12. Bibliografia
IDOETA, IV VALEIJE e CAPUNO, FRANCISCO GABRIEL:

Elementos de eletrnica digital, 23a edio revisada, atualizada e aplicada,
So Paulo: RICA, 1984.
AZEVEDO JNIOR, JOO BATISTA DE:

TTL/CMOS: Teoria e aplicao em circuitos digitais, 2a edio, volume 2
So Paulo: RICA,1984.
BARTEE, THOMAS C.:

Fundamentos de computadores digitais, 4a edio
Rio de Janeiro: Guanabara Koogam S.A.
________________________________________________________________________________________________________________________
Anexo 1 Famlias Lgicas
De que so feitos os CHIPS ?

________________________________________________________________________________________________________________________
Princpios de Eletrnica
O Diodo na Comutao
Anodo Catodo
P N
Figura 1 O diodo PN
Transistor na Comutao
coletor
n
base
p
emissor
Figura 5 o sanduche NPN
transistor cortado chave aberta transistor saturado chave fechada

________________________________________________________________________________________________________________________
Conceitos e Parmetros das Famlias Lgicas
Nveis de Tenso e de Corrente
Nvel 1 Nvel 1
VIH VOH
Nvel Nvel
VIL Indefinido VOL
Indefinido
0 Nvel 0 0
Nvel 0
Figura 10 (a) Entrada Figura 10 (b) Sada
VIL (Lowlevel Input Voltage) Valor de Tenso (mxima) que garante o nvel 0 na entrada;
VOL (Lowlevel Output Voltage) Valor de Tenso (mxima) que garante o nvel 0 na sada;
VIH (Highlevel Input Voltage) Valor de Tenso (mnima) que garante o nvel 1 na entrada;
VOH (Highlevel Output Voltage) Valor de Tenso (mnima) que garante o nvel 1 na sada;
IIL (Lowlevel Input Current) Valor de corrente (mxima) no terminal de entrada (no sentido do bloco para
o terminal), quando aplicado o nvel 0;
IOL (Lowlevel Output Current) Valor de corrente (mxima) que a sada pode receber quando em nvel 1;
IIH (Highlevel Input Current) Valor de corrente de entrada (mxima) quando aplicado o nvel 1;
IOH (Highlevel Output Current) Valor de corrente de sada (mxima) quando em nvel 1;
Nos manuais, alm dos limites de mnimo e mximo, conforme a definio do parmetro, so encontrados os
valores tpicos de trabalho.
Fan-Out : Nmero mximo de blocos lgicos que pode ser ligado sada de outro da mesma famlia e/ou
verses compatveis.
I OL IOH
Fan-Out (nvel 0) = e Fan-Out (nvel 1) =
I IL IIH
Tempo de Atraso e Propagao: O tempo que um bloco lgico leva para mudar de estado desde a aplicao
de um nvel lgico para tanto, ou seja, o tempo de resposta para que um bloco lgico possa passar de 0 para 1 (tPLH),
ou de 1 para 0 (tPHL). Valor da ordem de nano segundos;
Exemplo
Entrada
tPHL tPLH
Sada
Figura 11 Tempo de propagao

________________________________________________________________________________________________________________________
- tempo de subida (rise time TR);

- tempo de descida (fall time TF);
90%
10%
TR TF
Imunidade ao Rudo. A capacidade que um bloco lgico de uma determinada famlia possui de no receber
influncias parasitas eltricas ou magnticas, denominadas rudo, tpicas dentro dos sistemas eletrnicos ou sob
determinadas condies do ambiente em que esto situados;
Margem de rudo : o quanto de tolerncia ir haver sobre os limites dos nveis lgicos, sem que haja
alterao na sua funcionalidade.
As Principais Famlias Lgicas
DTL Diode Transistor Logic, uma evoluo da RTL Resistor Transistor Logic
Os mdulos bsicos DTL:

________________________________________________________________________________________________________________________
A Famlia TTL Lgica Transistor Transistor
Transistores bipolares multi-emissores
Exemplo: Uma porta NAND TTL de 2 entradas com Active Pull-Up e Totem-pole.
________________________________________________________________________________________________________________________
A grande maioria dos circuitos integrados TTL pertencem s sries 54 e 74, introduzidos originalmente pela
Texas Instruments e que so hoje um padro da indstria, fornecidos por diversos fabricantes.
A srie 54 de uso militar e opera na faixa de temperatura de 55 oC a +125 oC, com uma tenso de
alimentao de 5 0,5 V.
A srie 74 de uso geral, operando na faixa de temperatura de 0 oC a +70 oC, com alimentao de 5 0,25
V.
H centenas de funes disponveis nas sries 54/74, abrangendo portas lgicas, flip-flops, decodificadores,
contadores, etc.
Conforme o nmero de portas contidas em um CI (circuito integrado), ele se classifica:
SSI (Small Scale Integration) ou integrao em pequena escala de 1 a 12 portas lgicas.

MSI (Medium Scale Integraton) ou integrao em mdia escala de 13 a 99 portas lgicas.
LSI (Large Scale Integration) ou integrao em grande escala de 100 a 1.000 portas lgicas.
VLSI (Very Large Scale Integration) ou integrao em escala muito grande acima de 1.000 portas
lgicas.
Alm da srie 54/74, que a mais importante e que possui o maior nmero de funes disponveis, existem
algumas outras sries como a 4000 MTLL da Motorola e a 8200 da Signetics.
Caractersticas Gerais e parmetros da Famlia TTL (portas Nand)
VERSO IDENTIFICA-O ATRASO DE CONSUMO FREQ. CLOCK OBSERVA-

DA SRIE PROPAGAO POR DE MX. (FF) ES
PORTA POTNCIA
Standard 54/74 10 ns 10 mW 35 MHz comum
Low Power 54L/74L 33 ns 1 mW 3 MHz baixssimo
consumo
High Speed 54H/74H 6 ns 22 mW 50 MHz Alta velocidade
Schottky 54S/74S 3 ns 19 mW 125 MHz Altssima
velocidade
Advanced 54AS/74AS 1,5 ns 8,5 mW 200 MHz Altssima
Schottky velocidade e
baixo consumo
Low Power 54LS/74LS 10 ns 2 mW 45 MHz Baixssimo
Schottky consumo
________________________________________________________________________________________________________________________
Advanced 54ALS/74ALS 4 ns 1 mW 70 MHz Altssima

Low Power velocidade e
Schottky baixssimo
consumo
Fast 54F/74F 2 ns 5 mW 200 MHz Altssima
velocidade e
baixo consumo
74: Verso comercial 54: Verso militar
Diferenas bsicas:
Verso comercial: 0 < T < +70C; Vcc = 5 V + 5%
Verso militar: -55 < T < +125C; Vcc = 5 V + 10%
A Famlia TTL Standard (54/74)
Maior opes de circuitos

Caractersticas adequadas para a maioria das aplicaes
A Famlia Low Power (54L/74L)
Resistores com valores cerca de 10 vezes superiores aos da porta padro

Reduo da potncia, com tempo de retardo
Circuitos lentos e de baixa potncia
A Famlia TTL Fast (54F/74F)

Mais recente
Entradas: com diodo, transistores NPN ou PNP;
Elevada impedncia de entrada , logo pouca corrente drenada e elevado FAN-OUT;
Sadas: PULL UP (coletor aberto ou configurao darlington ou three state) e a PULL DOWN (mais
comum);
Escolhendo a famlia:
Repertrio Padro e LS
Velocidade
Consumo de potncia
Custo
Menos onerosas TTL padro e LS

Mais elevado AS, S e F
Alm da srie 54/74, que a mais importante e que possui o maior nmero de funes disponveis, existem
algumas outras sries como a 4000 MTLL da Motorola e a 8200 da Signetics.
Caractersticas Gerais dos circuitos TTL
5V
5V
margem de rudo 1 2,5 V

2,0 V VOH
0,8 V VOL
margem de rudo 0 0,4 V
0V 0V
Tenso de Entrada Tenso de Sada

________________________________________________________________________________________________________________________
Tenses e Correntes Mximas e Margem de Rudo
FAN-OUT de Vrias Famlias de Circuitos Integrados
VERSO FAN-OUT
Standard 10
Low Power 20
Schottky 10
Advanced 40
Schottky
Low Power Schottky 20
Advanced Low Power Schottky 20
Fast 40 (ent. Diodo)
50 (ent.
Transistor)
Tipos de sada (Aplicaes especiais)
Sada Coletor Aberto:
Permite o controle externo da corrente de coletor

Aumento do fan-out
Permite ligao em conjunto de vrias sadas atravs de um nico resistor de coletor (Wired-AND)
Portas em Three-state (ou Tri-state)
A Sada
B
Controle
________________________________________________________________________________________________________________________
Aplicao: sistemas com microprocessadores (via de dados ou endereo bus ou barramento)

Controle: 1 ou aberto, Porta NE normal
Controle: 0 - Os trs transistores direita cortados, logo sada em alta impedncia
Schimitt-Trigger
Torna rpidas as variaes lentas dos nveis de tenso de determinados sinais aplicados sua entrada,
causando na sada o aparecimento de uma onda quadrada bem definida
alm de realizar sua funo lgica, quadra o sinal aplicado entrada, observando-se os limiares de
tenso.
Entrada
Sada
Relgios digitais sinal da rede onda quadrada (60 Hz) divisor de freqncia Clock de 1 Hz
Onde encontramos? - Portas Inversoras, Nand, buffers/drivers, registradores, outros
Transistor Schottky - Simbolo
A Famlia CMOS
O transistor MOS-FET
Alto fan-out
Alta imunidade ao rudo
Baixssimo consumo
________________________________________________________________________________________________________________________
Conduo: No conduo:
Exemplo: Porta NOU
Que porta esta?
Famlia CMOS
Sries: 4000A, 4000B e 54/74C ( semelhante a TTL pinos, blocos lgicos disponveis)
74HC/74HCT: High Speed CMOS
faixa de temperatura: -40 < T < +85C (comum)

-55 < T < +125C (militar)
Principais parmetros:
Alimentao: srie 4000 e 74C: 3 V a 15 V
HC: 2V a 6V
HCT: 4,5 a 5,5 V
Sries de baixa voltagem: LV 1 V a 3,6 V
LVC: 1,2 V a 3,6 V ( 3,3 V, uso mais comum)
________________________________________________________________________________________________________________________
Faixas de tenso para nveis lgicos alto e baixo para CMOS
Vdd
High
0,7 Vdd VIHmin
0,3 Vdd VILmax

Low
0V
________________________________________________________________________________________________________________________
________________________________________________________________________________________________________________________
Anexo 2 Circuitos Integrados dos Anos 90
CMOS
- CD4001 - Quad 2-In NOR Gate

- CD4007 - Dual Complementary Pair + Inverter
- CD4010 - Hex Buffer/Converter
- CD4011 - Quad 2-In NAND Gate
- CD4013 - Dual D Flip Flop
- CD4014 - 8-Bit Static Shift Register
- CD4015 - Dual 4-Bit Static Shift Register
- CD4016 - Quad Analog Switch Quad Multiplexer
- CD4017 - Decade Counter/Divider
- CD4020 - 14-Bit Binary Counter
- CD4021 - 8-Bit Static Shift Register
- CD4022 - Octal Divider Counter
- CD4023 - Triple 3-In NAND Gate
- CD4027 - Dual JK Flip Flop
- CD4028 - BCD to Decimal Decoder
- CD4029 - Presettable Up/Down Cntr
- CD4043 - Quad NOR R-S Latch
- CD4044 - Quad NAND R-S Latch
- CD4046 - Phase Locked Loop
- CD4047 - Monostable Multivibrator
- CD4049 - Hex Buffer, Inverter
- CD4050 - Hex Buffer Noninverter
- CD4051 - 8-Channel Analog Multiplexer
- CD4052 - Dual 4-Channel Analog Multiplexer
- CD4066 - Quad Analog Switch
- CD4069 - Hex Buffer, Inverter
- CD4070 - Quad XOR Gate
- CD4071 - Quad 2-In OR Gate
- CD4081 - Quad 2-In AND Gate
- CD4093 - Quad 2-In NAND Schmitt Trigger
- CD4503 - Hex 3-State Buffer
- CD4511 - BCD to 7-Segment Latch Decoder Driver
- CD4512 - 8 Channel Data Select
- CD4515 - 4-Bit Latch 4-to-16 Line Decoder (Low)
- CD4528 - Dual Monostable Multivibrator
- CD4538 - Dual Precision Monostable Multivibrator
- CD4541 - Programmable Oscillator Timer
TTL
- 74LS00 - Quad 2-In NAND Gate

- 74LS01 - Quad 2-In NAND Gate, Open Coll
- 74LS02 - Quad 2-In NOR Gate
- 74LS03 - Quad 2-In NAND Gate, Open Coll
- 74LS04 - Hex Inverter
- 74LS05 - Hex Inverter Open Coll
- 74LS08 - Quad 2-In AND Gate
- 74LS09 - Quad 2-In AND Gate Open Coll
- 74LS10 - Triple 3-In NAND Gate
- 74LS107A - Dual JK Flip Flop
- 74LS109A - Dual JK Edge Triggered Flip Flop
- 74LS11 - Triple 3-In AND Gate
________________________________________________________________________________________________________________________

- 74LS122 - Retriggerable Monostable Multivibrator
- 74LS123 - Retriggerable Monostable Multivibrator
- 74LS125A - Quad 3 State Buffer, Lo-Enable
- 74LS126A - Quad Buffer 3 State Hi-Enable
- 74LS13 - Dual 4-Dual Schmitt Trigger
- 74LS132 - Quad 2-In Schmitt Trigger
- 74LS136 - Quad Exclusive OR Gate Open Coll
- 74LS138 - 1-of-8 Dcdr Demultiplexer
- 74LS139 - Dual 1-of-4 Dcdr Demultiplexer
- 74LS14 - Hex Schmitt Trigger
- 74LS145 - 1-of-10 Dcdr Drvr Open Coll
- 74LS151 - 8-In Multiplexer
- 74LS153 - Dual 4-In Multiplexer
- 74LS155 - Dual 1-of-4 Dcdr Demultiplexer
- 74LS156 - Dual 1-of-4 Dcdr Demultiplexer Open Coll
- 74LS157 - Quad 2-In Multiplexer Noninv
- 74LS158 - Quad 2-In Multiplexer Inv
- 74LS160A - BCD Decade Cntr Asynch Reset (9310 Type)
- 74LS161A - 4-Bit Binary Cntr Asynch Reset (9316 Type)
- 74LS162A - BCD Decade Cntr Synch Reset
- 74LS163A - 4-Bit Binary Cntr Synch Reset
- 74LS164 - 8-Bit Shift Register Ser In/Para Out
- 74LS165 - 8-Bit Shift Register Para In/Ser Out
- 74LS166 - 8-Bit Shift Register Para In/Ser Out
- 74LS169 - BCD Decade (Module Bi-Directional Cntr)
- 74LS173 - 4-Bit Type Register 3 State
- 74LS174 - Hex D-Type Flip Flop w/Clear
- 74LS175 - Quad D-Type Flip Flop w/Clear
- 74LS181 - 4-Bit ALU
- 74LS191 - Up/Down Binary Cntr
- 74LS193 - Up/Down Binary Cntr
- 74LS194A - 4-Bit Right/Left Shift Register
- 74LS195A - 4-Bit Shift Register (9300 Type)
- 74LS20 - Dual 4-In NAND Gate
- 74LS21 - Dual 4-In AND Gate
- 74LS240 - Octal Inv Bus Ln Drvr
- 74LS243 - Quad Bus Transceiver Noninv
- 74LS244 - Octal 3 State Drvr Noninv
- 74LS245 - Octal Bus Transceiver Noninv
- 74LS249 - BCD to 7 Seg Dcdr Drvr Open Coll
- 74LS253 - Dual 4-In Multiplexer, 3 State
- 74LS256 - Dual 4-Bit Addressable Latch
- 74LS257A - Quad 2-In Multiplexer 3 State
- 74LS26 - Quad 2-In NAND Buffer Open Coll
- 74LS27 - Triple 3-In NOR Gate
- 74LS273 - Octal D-Type Flip Flop w/Clear
- 74LS279 - Quad Set/Reset Latch
- 74LS283 - 4-Bit Full Adder (Rotated LS83A)
- 74LS30 - 8-In NAND Gate
- 74LS32 - Quad 2-In OR Gate
- 74LS352 - Dual 4-In Multiplexer
- 74LS365A - Hex Buffer w/Common Enable 3 State
- 74LS366A - Hex Inverter w/Common Enable 3 State
- 74LS367A - Hex Buffer 4-Bit and 2-Bit 3 State
- 74LS368A - Hex Inverter 4-Bit and 2-Bit 3 State
- 74LS373 - Octal Transparent Latch 3 State
- 74LS374 - Octal D-Type Flip Flop 3 State
- 74LS379 - 4-Bit D-Type Flip Flop w/Enable
- 74LS38 - Quad 2-In NAND Buffer Open Coll
________________________________________________________________________________________________________________________
- 74LS390 - Dual Decade Cntr

- 74LS42 - 1-of-10 Dcdr
- 74LS51 - Dual AND-OR-INVERT Gate
- 74LS670 - 4x4 Register File, 3 State
- 74LS74A - Dual D Flip Flop
- 74LS75 - 4-Bit Bi-Stable Latch w/Q&Q
- 74LS83A - 4-Bit Full Adder
- 74LS85 - 4-Bit Magnitude Comparator
- 74LS86 - Quad Exclusive OR Gate
- 74LS90 - Decade Cntr
- 74LS93 - 4-Bit Binary Cntr
________________________________________________________________________________________________________________________
Anexo 3 Sites de Eletrnica Digital
Pginas Nacionais
http://www.terravista.pt/FerNoronha/2604/ Este endereo tem artigos

diversos
Pginas Internacionais
http://www.williamson-labs.com/480_logic.htm#pos- Elementos Lgicos com

neg-logic Animao
http://www.ee.surrey.ac.uk/Projects/Labview/index.ht Curso de Sistemas Digitais

ml
http://www.play-hookey.com/digital/ Lgica Digital
http://elwww.cc.purdue.edu/~garrods/DIGITAL/index. Eletrnica Digital

html
http://unix.cc.wmich.edu/~johnson/ece250 Idem
http://playpen.cs.cornell.edu/cs314/f98/Lectures/ Notas em PDF
http://classes.colgate.edu/phys282/ Livro de Eletrnica em PDF
http://www.ee.vt.edu/~ee2504sh/notes.html Notas de Digitais
http://kingfisher.cms.shu.ac.uk/cm126/tutorials/ Artigos
http://spigot.anu.edu.au/people/mat/engn2211/notes/no Livro de Eletrnica

tes.html
http://www.hkstar.com/~hkiedsci Eletrnica Digital
http://www.4qd.co.uk/index.html Circuitos Diversos

http://www.4qd.co.uk/ccts/index.html#tra
http://www.ee.ualberta.ca/~charro/cookbook/ Circuitos Diversos
________________________________________________________________________________________________________________________
Anexo 4 Exerccios Resolvidos
Sistemas de Numerao
ER.1 - Converter o nmero 2810 em binrio, octal e hexadecimal.
Soluo:
28 2 28 8 26 16
(0) 14 2 (4) (3) (12) (1)
(0) 7 2
(1) 3 2
(1) (1)
2810 = 111002 2810 = 348 2810 = 1C16
ER.2 - Converter para decimal os nmeros apresentados na primeira coluna da tabela abaixo:
Sistema Soluo Respostas

[1010]2 1x23 + 0x22 + 1x21 + 0x20 1010
[325]8 3x82 + 2x81 + 5x80 21310
[AB]16 10x161 + 11x160 17110
[201]4 2x42 + 0x41 + 1x40 3310
[201]3 2x32 + 0x31 + 1x30 1910
Como apresenta a tabela, 2014 igual a 3310. J 2013 igual a 1910. Simbolicamente, 201 igual a
201, porm seu valor depende do sistema numrico adotado. Nos computadores a informao 010000012, pode
representar vrios tipos e valores de informao e isso depende de como o programa trata a varivel associada.
Se a informao faz parte de um nome, ento 010000001 corresponde letra A no cdigo ASCII, a ser
conhecido. Neste caso, um programa trata esta informao sempre como o caracter alfanumrico A e nunca
como um nmero (que pode ser operado aritmeticamente). Caso contrrio 01000001 pode representar 6510 se
est em binrio. Pode, ainda, se tratar de um caracter grfico.
ER.3 - Realizar as converses de base pedidas abaixo:
(10110111)2 = ( )16
(CB)16 = ( )2
(42)10 = ( )16
(DE)16 = ( )10
(111111)2 = ( )10
(52)10 = ( )8
(45)8 = ( )10
(1110111)2 = ( )8
Soluo:
101101112 = 10112 01112 = B716 (por agrupamento)

CB16 = 11002 10112 = 110010112 (por agrupamento)
4210 = 2 x 161 + 10 = 2A16 (diviso por 16)
DE16 = 13x161 + 14 = 22210 (polinmio)
1111112 = 25 + 24 + 23 + 22 + 21+ 20 = 6310 (polinmio)
5210 = 6x8 + 4 = 648 (diviso por 8)
458 = 4x81 + 5 = 3710 (polinmio)
11101112 = 12 1102 1112 = 1678 (agrupamento)
________________________________________________________________________________________________________________________
Operaes Aritmticas
ER.4 - Realizar as operaes aritmticas abaixo em binrio:
a) 1001111 + 101010 b) 1001010 101111

c) 10011000000 x 10010000 d) 111111 / 1100
Soluo:
a) 1001111 b) 1001010
+ 101010 - 101111
-------------- -----------
1111001 0011011
c) 10011000000 d) 111111 1100

x 10010000 001111 101,01
----------------------- 001100
10011 (0000)
10011
---------------------------
101010110000000000
Obs.: Para saber se os resultados esto corretos, converter para decimal.
Formao e Simplificao de Expresses Lgicas
ER.5 Dada a expresso booleana: S = X + Y . Z , obter o circuito correspondente.
Soluo:
ER.6 - A partir do circuito combinacional, obter a expresso booleana resultante para a sada Y1:
f
g
h
Y1 = g.h porm g =B+C e
h= B C ento Y1 = (B + C) . ( B C )
ER.7 Dado o circuito combinacional a seguir, obter sua tabela-verdade:

________________________________________________________________________________________________________________________
Soluo:
ER.8 Simplificar a expresso: F = ( K . M + L + N) + M . (K . M . N)
Soluo:
Aplicando o teorema de De Morgan aos dois termos, obtm-se:
F = ( K + M + L + N ) + M . (K + M + N )
Aplicando De Morgan no primeiro termo e a propriedade distributiva no segundo termo, obtm-se:
F = K.M.L.N + M.K + M.M + M.N

F = K.M.L.N + M.K + M.N
F = M . N . (K . L + 1) + M . K
F = M . N .1 + M . K
F = M . (N + K)
ER.9 - Dada a tabela verdade abaixo, encontrar as expresses lgicas equivalentes em termos de: a) soma de
produtos b) produto de somas:
Soluo:
C B A Y Minitermos Maxitermos
0 0 0 1 Y0 = C . B . A
0 0 1 0 Y1 = C+B+ A
0 1 0 1 Y2 = C . B . A
0 1 1 1 Y3 = C . B . A
1 0 0 1 Y4 = C . B . A
_
1 0 1 1 Y5 = C . B . A
1 1 0 0 Y6 = C + B +A
1 1 1 0 Y7 = C + B + A
Maxi e Minitermos da Funo Exemplo

________________________________________________________________________________________________________________________
Y = Y0 + Y2 + Y3 + Y4 + Y5 = C . B . A + C .B. A + C .B.A + C. B . A + C. B .A
Y = Y1.Y6.Y7 = (C+B+ A ). ( C + B +A). ( C + B + A )
ER.10 - Dada a tabela verdade abaixo, encontrar as expresses lgicas equivalentes em termos de: soma de
produtos e produto de somas. Simplificar uma das expresses encontradas e apresentar o circuito simplificado.
Soluo:
M N O Y Minitermos Maxitermos
0 0 0 0 Y0 = M + N + O
0 0 1 1 Y1 = M . N .O
0 1 0 1 Y2 = M .N . O
0 1 1 0 Y3 = M + N + O
1 0 0 1 Y4 = M . N . O
1 0 1 0 Y5 = M + N + O
1 1 0 0 Y6 = M + N + O
1 1 1 1 Y7 = M . N .O
Y = (M+N+O).(M+ N + O ).( M +N+ O )(M+ N +O) = M N O + M N O + M N O + MNO
Simplificando a soma de produtos ...

Y = M N O + M N O + M N O + MNO
Y = M .( N O + N O ) + M.( N O + NO) = M .(N O) + M.( N O )
fazendo N O = P obtm-se Y = M .P + M. P = M P substituindo P
Y=MNO
Circuito Equivalente
ER.11 - Apresentar as tabelas-verdade das funes AND, NOR e NAND em funo de variveis relevantes e
irrelevantes.
________________________________________________________________________________________________________________________
Soluo
A B Y = AB A B Y = AB A B Y = A+ B
_
0 X 0 0 X 1 0 X B
_
1 X B 1 X B 1 X 0
_
X 0 0 X 0 1 X 0 A
_
X 1 A X 1 A X 1 0
ER.12 - Repetir o exerccio anterior com a expresso lgica P = M + N.Q
Soluo:
M N Q P
0 X X N.Q
1 X X 1
X 0 X M
X 1 X M+Q
X X 0 M
X X 1 M+N
Mapas de Karnaugh
ER.13 - Controle de Bombeamento de gua. O desenho, a seguir, apresenta um processo simples para encher
uma caixa dgua a partir do bombeamento da gua de um rio prximo, utilizando-se sensores de nvel (H e L), uma
bomba (B) e um alarme (A).
Os sensores de nvel alto (H) e de nvel baixo (L) so utilizados para determinar o acionamento da bomba (B) e
do alarme (A). So caractersticas dos sensores:
H = L = 0 sensor desacionado, se a gua est abaixo dele.

H = L = 1 sensor acionado, se a gua est sobre ou acima dele.
A bomba acionada sempre que o nvel da gua da caixa atinge o sensor L. O alarme acionado sempre que
houver uma irregularidade. Um sensor utilizado para indicar o estado da bomba e impedir que a bomba fique
ligando/desligando sucessivas vezes, sempre que o nvel da gua estiver nas proximidades dos nveis H e L de
monitorizao.
Desenvolvimento:
1- Determinar as entradas e sadas;
2- Tabela-verdade
________________________________________________________________________________________________________________________
3- Expresses lgicas; e
4- Circuito lgico que controla o sistema.
Soluo:
1. Variveis de Entrada: H , L e sensor da Bomba (SB)

Variveis de sada: Bomba B e Alarme A
2. Tabela-verdade:
SB H L B A Comentrios
0 0 0 1 0 Caixa vazia: liga bomba
0 0 1 0 0 Caixa em uso, motor desligado)
0 1 0 0 1 Erro: possivelmente sensor com defeito
0 1 1 0 0 Caixa Cheia: desliga motor
1 0 0 1 0 Caixa vazia: motor ligado
1 0 1 1 0 Caixa enchendo
1 1 0 0 1 Erro: possivelmente sensor com defeito
1 1 1 0 0 Caixa Cheia: desliga motor
3) Expresses Lgicas
Bomba Alarme
L \ Sb H L \ Sb H
00 01 11 10 00 01 11 10
0 1 1 0 1 1
1 1 1
B = Sb H + H L A = H .L
4) Circuito lgico
O circuito de controle pode ser implementado como segue:
ER.14. Controle de Uso de uma Impressora. A figura abaixo mostra, de forma esquemtica, a conexo de 4
computadores de uma determinada empresa a uma impressora. Esta conexo feita atravs de um circuito de controle
que obedece s seguintes prioridades:
Computador do setor administrativo (ADM) 1a prioridade

Computador do setor pessoal (PES) 2a prioridade
Computador do setor de engenharia (ENG) 3a prioridade
Computador do setor de vendas (VEN) 4a prioridade
________________________________________________________________________________________________________________________
A conexo de computador impressora feita atravs de 4 chaves. Estas chaves devem ser abertas ou fechadas
pelo circuito de controle. Isto significa que devem ser obtidas 4 expresses lgicas, cada uma descrevendo o
funcionamento de uma chave do circuito de controle. Deve-se, ento, determinar as entradas e sadas, montar a tabela-
verdade e obter a expresso lgica e o circuito lgico correspondente que descreve o funcionamento do sistema.
1. Variveis de entrada:
Computador da administrao = entrada A
Computador do setor pessoal = entrada P
Computador do setor de engenharia = entrada E
Computador do setor de vendas = entrada V
De modo que se A, P, V, E = 1 significa solicitao da impressora.
2. Variveis de sada:
Chave A = varivel de sada CHA
Chave P = varivel de sada CHP
Chave E = varivel de sada CHE
Chave V = varivel de sada CHV
3. Montagem da tabela-verdade:
Linhas A P E V CHA CHP CHE CHV

1a 0 0 0 0 0 0 0 0
2a 0 0 0 1 0 0 0 1
3a 0 0 1 0 0 0 1 0
4a 0 0 1 1 0 0 1 0
5a 0 1 0 0 0 1 0 0
6a 0 1 0 1 0 1 0 0
7a 0 1 1 0 0 1 0 0
8a 0 1 1 1 0 1 0 0
9a 1 0 0 0 1 0 0 0
10a 1 0 0 1 1 0 0 0
11a 1 0 1 0 1 0 0 0
12a 1 0 1 1 1 0 0 0
13a 1 1 0 0 1 0 0 0
14a 1 1 0 1 1 0 0 0
15a 1 1 1 0 1 0 0 0
16a 1 1 1 1 1 0 0 0
4. Anlise de cada combinao:

A anlise feita linha a linha da tabela, observando-se quem est solicitando a impressora e quem tem
prioridade, para, ento, estabelecer que chave deve ser acionada.
1a linha: nenhum computador est solicitando a impressora, portanto, nenhum chave deve ser
acionada;
2a linha: somente o computador do setor de vendas est solicitando a impressora, portanto, a chave
CHV deve ser fechada;
3a linha: somente o computador da engenharia est solicitando a impressora, portanto, a chave CHE
deve ser acionada;
4a linha: os computadores de vendas e da engenharia esto solicitando a impressora. Pela lista de
prioridades, a engenharia vem em primeiro lugar, logo, somente a chave CHE deve ser fechada.
________________________________________________________________________________________________________________________
E assim por diante, at preencher toda a tabela.
5. Obteno das expresses lgicas das sadas
a) SOMA DE PRODUTOS
CH V = A . P . E .V
r
CH E = A . P . E .V + A . P . E .V
CH P = A . P . E .V + A . P . E .V + A . P . E .V + A . P . E .V
CH A = A .P . E .V + A . P . E .V + A . P . E .V + A. P .E .V + A. P . E .V + A. P . E .V + A. P . E .V + A. P . E .V
b) Expresses simplificadas
c.1) Aplicando as propriedades e o teorema de De Morgan
CH V = A . P . E .V
CH E = A . P . E
CH P = A . P
CH A = A
c.2) Utilizando o Mapa de Karnaugh
(A P) (A P)
00 01 11 10 00 01 11 10
(EV) 00 (EV) 00
01 1 01
11 11 1
10 10 1
CHV = A.P .E .V CH E = A.P .E
(A P) (A P)
00 01 11 10 00 01 11 10
(EV) 00 1 (EV) 00 1 1
01 1 01 1 1
11 1 11 1 1
10 1 10 1 1
CH P = A .P CH A = A
6. Obteno do circuito lgico
Este circuito, da forma como est, utilizaria, para sua implementao, 4 circuitos integrados: 7404, 7408, 7411
e 7421, ficando todos eles subutilizados.
________________________________________________________________________________________________________________________
Circuitos Aritmticos Bsicos
ER15. Somador / Subtrator
O circuito abaixo realiza operaes de soma e subtrao dos nmeros A e B, de 8 bits cada (editados via teclas
hexadecimais), onde o mais significativo e de sinal, de forma que os nmeros entre 0016 a 7F16 (010 a 12710)
compreendam os nmeros no-negativos, e entre 8116 a FF16 (-12710 a -110) os nmeros negativos.
O circuito soma A e B sempre que o sinal SUB/SOMA-N esta em 0. Nesta operao os circuitos integrados
74283 (somadores de nos. de 4 bits) recebem os sinais de A e B fielmente (A diretamente e B via o buffer 74244 que,
quando habilitado se comporta como um conjunto de 8 portas no inversoras). Neste caso, R = A + B + 0 (pelo fato
do Cin do primeiro 74283 receber o sinal SUB/SOMA-N = 0).
O circuito subtrai B de A sempre que o sinal SUB/SOMA-N esta em 1. Nesta operao os circuitos
integrados 74283 recebem os sinais de A diretamente, e B complementados via o buffer 74240 que, quando habilitado,
age como um conjunto de 8 portas inversoras). Neste caso, R = A + complemento de B + 1 (pelo fato do Cin do
primeiro 74283 receber o sinal SUB/SOMA-N = 1), resultando em A + (- B) ou A - B.
Como os circuitos 74283 so somadores nos quais os bits mais significativos no so tratados como bits de
sinal, um circuito lgico fez-se necessrio para que falsas condies de overflow fossem detectadas, entre outras
incoerncias. Este circuito pode ser obtido atravs da soluo do MVK5 dado abaixo, a qual resulta na expresso:
__ __ ________________
overflow = A7.R7.(B7 SUB/SOMA-N) + A7.R7.(B7 SUB/SOMA-N)
A7B7
B A7B7
B
Cout R7 00 01 11 10 Cout R7 00 01 11 10
00 x 00 x
01 1 01 1
11 1 11 1
10 x 1 10 1
(SUB/SOMA-N = 0) (SUB/SOMA-N = 1)
No mapa, x e um estado que nunca ocorre.

No circuito, o display C apresenta o valor de B (quando na soma) ou seu complemento (quando na subtrao).
________________________________________________________________________________________________________________________
Anexo 5 Exerccios Propostos
Sistemas de Numerao
EP.1 Sucintamente, descrever diferenas existentes entre quantidades digital e analgica.
EP.2 Indicar quais das seguintes proposies so quantidades digitais, e quais so analgicas:
a) Chave de 10 posies
b) Temperatura
c) Gros de areia na praia
EP.3 Realizar as converses de base abaixo:
(10010011)2 =( )16 e) (BC)16 =( )2

(11011100)2 =( )10 f) (57,6)8 =( )10
(34)10 =( )16 f) (43)8 =( )10
(ED)16 =( )10 g) (495,375)10 =( )2
EP.4 Preencher os quadros em branco, realizando as converses de base pedidas, de modo que cada coluna
possua o mesmo valor numrico.
Binrio 01110011
Octal 247
Hexadecimal 5E
Decimal 65
BCD 10000101
Operaes Aritmticas
EP.5 - Fazer um estudo sobre Estouro de Capacidade, explicando para que casos nas operaes de soma e
subtrao podem ocorrer estouros, produzindo uma resposta incorreta. Descrever o que programador deve
fazer para corrigir esse tipo de erro.
EP.6 - Realizar as operaes aritmticas abaixo em binrio:
a) 10101 + 01101 = b) 1010 x 11000 =

c) 1010 + 11101 = d) 1001 x 1010 =
e) 1110 - 1001 = f) 10101 / 11 =
g) 10101 - 1010 = h) 11110 / 11 =
EP.7 - Realizar as operaes aritmticas a seguir em binrio com 8 bits. Verificar em decimal se os resultados
encontrados so coerentes. No caso (ou no) de overflow, justificar sua resposta.
a) 8910 + 4510 = ? b) 9410 + 6710 = ? c) 9410 6710 = ?
As Funes Lgicas Bsicas, Tabela-Verdade e Simbologia

________________________________________________________________________________________________________________________
EP.8 Se associado presena de uma tenso o nvel lgico 1 e ausncia o nvel 0, que tipo de lgica est-se
adotando?
EP.9 O que so as funes lgicas e as portas lgicas ?
EP.10 Qual o nome da funo lgica em que obtemos uma sada 1 quando as entradas se encontram em
nveis lgicos diferentes ?
EP.11 Em qual condio de entrada a sada de uma porta OR 0 ?
EP.12 Determinar a tabela-verdade de uma porta AND de 3 entradas.
EP.13 Determinar a tabela-verdade de uma porta OR de 3 entradas.
EP.14 Dados os blocos lgicos abaixo, apresentar suas tabelas-verdade correspondentes.
EP.15 - Dado o circuito ao lado, apresentar as expresses lgicas de Y1, Y2, Y3, Y4, Y5 e Y6. Completar o
diagrama de tempo a seguir em funo dos nveis lgicos que assumem as entradas A, B e C (observar o exemplo
apresentado em Y7):
________________________________________________________________________________________________________________________
Y1
Y2
Y3
Y4
Y5
Y6
Y7
EP.16 - Marcar as alternativas corretas:
1.1) O resultado da operao A.A :

a) 0 b) 1 c) A d) A e) n.r.a.
1.2) O resultado da operao A + A :

a) 0 b) 1 c) A d) A e) n.r.a.
1.3) O resultado da operao A + A.B :

a) 1 b) A c) B d) A + B e) n.r.a.
1.4) O resultado da operao (AC) (BC) :

a) A B C + AB C b) A B + BC c) ABC d) A+BC e) n.r.a.
EP.17 - Dado o circuito abaixo
1.1- Encontrar as expresses de Y2, Y3 e Y4 em funo das entradas A, B, C e D.

________________________________________________________________________________________________________________________
1.2 - Na expresso de Y1 se B = 0, encontra-se Y1 igual a:
a) 0 b) 1 c) C d)A e)D
1.3 - Na expresso de Y3 se A = 1, encontra-se Y3 igual a:
a) 0 b) CD c) C d) 1 e) D
1.4 - Simplificar as expresses de Y1, Y2, Y3 e Y4 do circuito apresentado em 1.1 e apresentar o circuito
equivalente.
1.5 - Simplificar as expresses de Y1 e Y2 do circuito a seguir e apresentar o circuito equivalente:
EP.18 - Apresentar os resultados das operaes lgicas abaixo:
0.1 = A+1=
1.1 = 1+0 =
A.1 = A+0 =
B. 0 = 0+0 =
EP.19 - Desenhe os circuitos lgicos definidos pelas expresses abaixo:

___ _______
Y = A.B + CD M = N + P.Q
_ _ _ ________
X = U + V.Z K = L. (O + T)
EP.20 - Simplifique as expresses abaixo:
___ _ _ _______
Y = A.B + A . B M = N + P.N
_ _ _ _____
X=U+Z.U K = L. (O + L)
EP.21 - Apresentar as expresses lgicas correspondentes aos circuitos dados abaixo:

________________________________________________________________________________________________________________________
EP.22 - Para as expresses lgicas a seguir, fazer o que se pede:

1.1 Desenhar o diagrama lgico correspondente;
1.2 Simplificar utilizando os teoremas de Boole e de DeMorgan;
1.3 Desenhar os circuitos lgicos correspondentes s expresses simplificadas
i) P = [((M. Q + M .Q).N)] + [(Q .( N + Q.M )]

ii) K = X.Y + Y. Z + X .Z
iii) L = (A.B. C ) +BC( A + C )
iv) I = JM N + JNM + J + NM
EP.23 - Simplificar as expresses encontradas no exerccio resolvido ER.2 e identificar que sadas / circuitos
abaixo esto associadas s expresses encontradas.
EP.24 - Apresentar o circuito lgico (sem simplificao) das sadas M, N, O e P em funo das entradas A, B e
C.
________________________________________________________________________________________________________________________
Y = (Y1 + Y 4).Y 6
N = Y 2.Y 4 + Y 4
O = (Y3 + Y 6 ).Y7
P = Y 2 + Y 5.Y 4
EP.25 - Apresentar a soluo simplificada para cada uma das expresses do item anterior e o circuito
equivalente.
EP.26 - Para as tabelas verdade dadas a seguir, encontrar os minitermos e as expresses lgicas reduzidas a
partir da soma de produtos e desenhar os circuitos lgicos equivalentes. Discutir os resultados encontrados.
a) b) c) d)
1 0 1 0
EP.27 - Para as tabelas-verdade dadas a seguir, apresentar as expresses lgicas usando o produto de somas, os
circuitos lgicos correspondentes e as expresses simplificadas.
a) b)
1 0 a b
Mapas de Karnaugh
EP.28 - Para as expresses lgicas abaixo:
a) simplificar utilizando Mapas de Karnaugh.
b) desenhar os circuitos lgicos correspondentes s expresses encontradas em a)

__ _ ___ _
i) P = MQR + MQR + MQR + QR
________________________________________________________________________________________________________________________
_ _ _ _ _
ii) K = XYZW + XYW + ZYW + ZW
_ _ _ _ _ _ _
iii) L = A BCD + ABD + BCD + ABCD
_ _ _ __ _ _
iv) I = JNO + JMNO + JNMO + JNM
EP.29 - Dada a tabela verdade abaixo, encontrar o mapa de Karnaugh correspondente.
D C B A Y
0 0 0 0 0
0 0 0 1 0
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
1 0 1 0 1 DC
1 0 1 1 0 BA 00 01 11 10
1 1 0 0 0 00
1 1 0 1 1 01
1 1 1 0 0 11
1 1 1 1 1 10
EP.30 - Dados os mapas de Karnaugh abaixo, encontrar as expresses simplificadas e desenhar os circuitos
lgicos correspondentes.
(MN) (XY)
00 01 11 10 00 01 11 10
(O) 0 1 1 1 (Z) 0 1 1
1 1 1 1 1 1
(BC) (PQ)
00 01 11 10 00 01 11 10
(A) 0 1 1 (R) 0 1 1
1 1 1 1 1 1
MN\OP XY\ZW
00 01 11 10 00 01 11 10
00 1 1 1 00 1 1
01 1 1 01 1 1 1 1
11 1 1 1 11 1 1 1 1
10 1 1 1 10 1 1
AB\CD RS\PQ
00 01 11 10 00 01 11 10
00 1 1 1 1 00 1 1
01 1 1 01 1 1
11 1 1 11 1 1
10 1 1 1 1 10 1 1
________________________________________________________________________________________________________________________
MN\OP XY\ZW
00 01 11 10 00 01 11 10
00 1 1 1 00 1 1 1 1
01 1 01 1 1 1
11 1 1 11
10 1 1 10 1 1
EP.31 - Dadas as tabelas-verdade abaixo, simplific-las, apresentar as expresses lgicas resultantes e os

circuitos lgicos correspondentes:
M N O Y D C B A Y
x 0 1 1 0 0 x 0 1
0 1 0 x 1 1 x 1 1
0 1 1 x 0 1 x x x
1 1 0 1 1 0 x x 1
EP.32 - Dada a tabela verdade abaixo, encontrar as expresses simplificadas e marcar as alternativas corretas:
Entradas Sadas
C B A K L M
0 0 0 1 0 1
0 0 1 0 1 1
0 1 0 1 0 0
0 1 1 0 1 0
1 0 0 1 1 0
1 0 1 1 0 0
1 1 0 1 1 1
1 1 1 0 0 1
EP.32.1. Na expresso simplificada de K encontra-se, se A = 1, K resulta em:

____ _
a) B+C b) B c) 1 d) BC e) n.r.a.
EP.32.2. Simplificando a expresso de L, L igual a:
a)AC b)AB+C c) AB d) AC e) n.r.a
EP.32.3. Na expresso de M, se C = 0, M igual a

_ _
a) A b) B c) A d) B e) n.r.a
EP.33 - Encontrar a expresso lgica das sadas do circuito ao lado, simplific-las at obter uma soma de
produtos (usando De Morgan), depois simplific-las partir dos mapas de Karnaugh correspondentes e apresentar as
expresses reduzidas e os respectivos circuitos:
________________________________________________________________________________________________________________________
EP.34 Determinar as entradas e sadas, montar a tabela-verdade, obtenha a expresso lgica e o circuito
lgico correspondente que descreve o funcionamento do sistema abaixo.
Sistema de Votao. Uma escola tem sua diretoria constituda pelos seguintes elementos: Diretor, Vice-
Diretor, Secretrio e Tesoureiro. Uma vez por ms esta diretoria se rene para decidir sobre diversos assuntos, sendo
que as propostas so aceitas ou no atravs de votao. Devido ao nmero de elementos da diretoria ser par; o sistema
adotado assim se comporta:
Maioria absoluta a proposta aceita ou no se no mnimo trs elementos so, respectivamente, a favor
ou contra;
Empate vence o voto dado pelo diretor.
A figura a seguir mostra o diagrama de bloco desse sistema de votao.
Projetar um circuito que acenda uma lmpada caso a proposta seja aprovada pela diretoria.
Circuitos Aritmticos Bsicos
EP.35. Apresentar o diagrama de blocos de um sistema que soma 3 nmeros de 2 bits cada, utilizando circuitos
meio somador e somador completo.
EP.36. Desenvolver um circuito que soma dois nmeros de 2 bits, utilizando os circuitos meio somador e
somador completo j conhecidos.
EP.37. De forma semelhante aos circuitos somadores, possvel o desenvolvimento de circuitos meio
subtradores e subtradores completos. Na prtica, na ULA, os circuitos que somam so os mesmos que subtraem, porque
a subtrao consiste de uma soma de um nmero com um complementar ( A B = A + (-B), onde (-B) obtido do
complemento de dois de B. Desenvolver os circuitos meio subtrator e subtrator completo.
EP.38 - Desenvolver um meio somador que soma duas ordens (dois bits) de dois nmeros, conforme sugere a
figura abaixo.
EP. 39. Desenvolver, tambm, o somador completo de 2 bits.
EP.40 - Conceitos de ULA. A ULA de um microprocessador consiste de diversos circuitos lgicos e

aritmticos que realizam operaes determinadas pelos estados de sinais de controle. Baseado nesta idia, desenvolver
um circuito que possui duas aplicaes selecionadas por um sinal de controle:
quando o sinal de controle est em 0 o circuito funciona como um somador completo;

quando o sinal de controle est em 1 o circuito funciona como um subtrador completo.
________________________________________________________________________________________________________________________
Comparadores
EP41. Usando o 74LS85, compare os seguintes nmeros. A = 0100 e B = 0101; A= 1000 e B = 0101; e A =
1010 e B = 1010. Use Led de cores diferentes ( da sua preferncia) para cada uma das sadas.
Paridade
EP.42 - Para um sistema com 3 bits, desenvolver um circuito que gera o bit de paridade (par) do conjunto de
sinais C, B e A; e um circuito que verifica a paridade (par) do conjunto de sinais BP, C, B e A.
EP.43 - Repetir o EP.1 para paridade mpar.
EP.44 - Utilizando os circuitos encontrados nos exerccios anteriores desenvolva um circuito que gera e
verifica paridades, cujos tipos so determinado por um sinal de controle de nome CNTL, de forma que: se CNTL = 0
o circuito gerador gera paridade par e o verificador verifica paridade par; e se CNTL = 1 o circuito gerador gera
paridade mpar e o verificador verifica paridade mpar.
EP.45 - Utilizando o programa simulador: Montar/editar os circuitos dados ao lado, sabendo que tratam-se de
um gerador de paridade par/mpar e um verificador de paridade par.
Verificar o funcionamento do gerador de bit de paridade, estabelecendo diferentes nveis lgicos nas
entradas A0_A3. Anotar seus dados e apresentar concluses.
Verificar o funcionamento do verificador de paridade par, estabelecendo diferentes nveis lgicos nas
entradas R0_R3 e R_par. Anote seus dados e tire as suas concluses.
EP.46 - Apresentar o diagrama lgico de um gerador de paridade mpar de 8 bits para um circuito de
transmisso digital e o diagrama lgico do verificador de paridade necessrio para o circuito de recepo digital.
EP.47 - Utilizando o programa simulador, verificar e descrever o funcionamento do circuito abaixo, sabendo
tratar-se de um gerador e verificador de paridade de oito bits. Apresentar suas concluses.
________________________________________________________________________________________________________________________
Circuitos Aritmticos
EP48. Monte o circuito abaixo e verifique o seu funcionamento.
Responda:
Para que serve a chave MODO?

Para que serve a porta lgica AND?
Qual a utilidade das portas XOR que esto em grupos de 4, nas entradas dos CIs 7483?
Como fazer para implementar um circuito que execute a mesma funo para nmeros A e B de oito bits?
(Desenhe o diagrama de blocos).
Codificadores e Decodificadores
EP49. Construir um decodificador BCD de 7-segmentos significa desenvolver um circuito que partir do
cdigo binrio (geralmente o BCD) gere um cdigo abcdefg que faa cender corretamente os segmentos a, b, c, d, e, f,
ou g que formaro o nmero decimal:
________________________________________________________________________________________________________________________
decodificador display
Os displays podem ser anodo comum ou catodo comum, cujos segmentos acendem quando recebem nvel
lgico 0 ou 1, respectivamente. A Tabela-Verdade para um display catodo comum mostrada a seguir.
Anodo Comum Catodo Comum
Construa o mapa de Karnaugh para cada um dos segmentos e desenhe o circuito lgico simplificado para cada
um deles.
EP50. Construa a Tabela-Verdade e o circuito lgico simplificado pelo mapa de Karnaugh de um

decodificador que, a partir de um cdigo binrio, escreva a sequncia Cd PLAYEr.
EP51. Projete um decodifcador BCD 8421 para Excesso 3.
EP52. Projete um decodifcador BCD 8421 para o cdigo 2 entre 5.
EP53. Faa um projeto que, a partir de um cdigo binrio, escrevA a seqncia do sistema hexadecimal em um
display de 7 segmentos anodo comum.
EP54. Apresente a tabela verdade de um decodificador binrio para display de 7 segmentos para um display
onde cada segmento emite luz apenas quando na sua entrada correspondente mantido o nvel; lgico O
EP55. Apresente o M.K., para a sada a do decodificador encontrado no item anterior, a expresso resultante e
o circuito correspondente.
EP56. Descreva as principais caractersticas do CIs 74247 e 74248.

________________________________________________________________________________________________________________________
EP.57 Responder sucintamente:
Qual o objetivo dos cdigos em um sistema digital ?

Qual o objetivo dos cdigos alfanumricos ?
Para que so utilizados os cdigos EBCDIC e ASCII, respectivamente ?
O que so os codificadores e decodificadores ?
Para o decodificador de 7 segmentos em 8.3.1., qual o M K. e a expresso lgica da sada g?
EP57.1 - Complete os espaos a seguir:
A principal funo dos codificadores e converter cdigos ou sinais ______________ para o cdigo
___________. J os decodificadores fazem o papel __________________. Como exemplo, podemos citar o
cdigo _______________ que largamente utilizado no mundo ocidental para troca de informaes entre
equipamentos, tais como computador e impressora.
Em um circuito com um display de 7 segmentos, quando est visvel o nmero 5, significa que somente os
leds do display ____________________ esto acesos. Se o decodificador para este display tem suas sadas
ativas em nvel baixo, ento o display em questo ___________ comum.
EP.58 - Faa o que se pede:
1. Diferenciar o cdigo BCD8421 do cdigo Excesso 3.

2. Apresentar a tabela verdade de um decodificador binrio para display de 7 segmentos para um display
onde cada segmento emite luz apenas quando na sua entrada correspondente mantido o nvel lgico O.
EP59. Laboratorio: usando o 7447
Indicador de chave/operao selecionada

________________________________________________________________________________________________________________________
EP60. Laboratrio: A figura abaixo mostra um Decodificador BCD para 7 Segmentos. Faa o teste,
preenchendo a Tabela e verifique o funcionamento do mesmo. Anote o que foi observado.
test RBI RBO Observaes (o que ocorre com o display)

0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
EP61. Laboratrio: Decodificador ASCII Hexadecimal
Escreva o cdigo ASCII em hexa do seu nome, usando o circuito dado. Anote-o.
O CI 74138
EP62. Laboratrio: Decodificador Como Selecionador De Dispositivos (74138): Implemente os circuitos

abaixo e verifique seu funcionamento. Use LEDs de cores diferentes para cada sada.
________________________________________________________________________________________________________________________
a)
Responda:
Explique o principio de funcionamento do oscilador do circuito ponta lgica. Que componente garante que,
quando na presena de sinal lgico, os leds no piscaro"? Porque?
No ensaio do 74138, se desconectado o pino 4 do GND e ligado ao pino 6, o que ocorrer? Porque?
No ensaio do display: Qual a funo dos pinos 3,4 e 5 do decodificador? Cite uma aplicao para cada um.
EP63. Laboratrio: Decodificador 9876543210 - BCD Display de 7 segmentos
Responda:
Qual a funo da entrada A?

O que aconteceria se RBI fosse ligado diretamente a 5V ?
Quais as expresses lgicas para S0, S1, S2 e S3?
EP64. Laboratrio: Verifique o funcionamento do circuito abaixo:

________________________________________________________________________________________________________________________
Responda:
Quais as palavras que aparecem nos displays, seguindo as seqncias para as entradas de controle A e B?
Que letras aparecem no displays 1, 2, 3 e 4, respectivamente?
Escreva a expresso para cada segmento dos displays, baseado na Tabela-Verdade, a seguir:
Entradas Display 1 Display 2 Display 3 Display 4
A B a1 b c1 d e1 f1 g1 a2 b c2 d e2 f2 g2 a3 b c3 d e3 f3 g3 a4 b c4 d e4 f4 g4
1 1 2 2 3 3 4 4
0 0 1 1 0 0 1 1 1 1 1 1 0 1 1 1 0 0 0 0 1 0 1 1 0 0 1 1 1 1
0 1 1 0 1 1 0 1 1 0 1 1 0 0 0 0 1 0 1 1 1 1 1 1 1 1 0 1 1 1
1 0 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 1
1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 1 0 0 0 0 1 0 1 1 1 1 0 1 1 1
Quantas palavras e quantas letras diferentes podemos formar se tivermos 4 entradas de controle?
EP65. Laboratrio: Aplicaes do decodificador CI 74138
A figura ao lado apresenta um circuito composto por:

um contador que conta bcd ciclicamente;
uma tecla hexa, que gera 4 bits;
um mux 4 x 2:1 que atravs de chave permite que os sinais gerados pelo contador ou da chave hexa sejam
apresentados em suas sadas;
um decodificador CI 74138 que, quando habilitado, converte o cdigo binrio de 3 bits em um cdigo
octal ativo baixo;
oito chaves hexa, as quais simulam dispositivos que fornecem dados de 4 bits cada;
oito conjuntos de 4 x buffers, formados pelos CIs 74244);
um display hexa, que simula um microprocessador ou dispositivo que recebe os dados;
uma seqencial composta de 3 x 8 lmpadas.
Monte-o e descreva seu funcionamento

________________________________________________________________________________________________________________________
Multiplexadores e Demultiplexadores
EP.66 - Ser possvel desenvolver um mux de 8 entradas e 1 sada partir de muxs de 2 entradas e 1 sada ?
Justifique sua resposta.
EP.67 - Utilizando mux 4:1 (como "caixa preta") desenvolver um mux 8:1.
EP.68 - Apresente o circuito de um mux 2:1.
EP.69 - Utilizando-se circuitos tipo mux de 2:1, desenvolver um mux 4:1
EP.70 - Utilizando-se circuitos tipo mux de 2:1, desenvolver um mux 8:1
EP.71 - A partir de um mux 4:1 desenvolver um mux 2:1

________________________________________________________________________________________________________________________
EP.74 - Desenvolver um demux 1:2
EP.75 - Utilizando circuitos demux 1:2, desenvolver um demux 1:8
EP.76 - Conceitos de ULA. Utilizando circuitos somadores completos e multiplexadores 2:1 (como "caixa
preta") desenvolver um circuito que soma e subtrai nmeros inteiros com sinal de quatro bits cada. So componentes do
circuito:
sinal de entrada SOMA que comanda a operao de soma quando em "1" (B<0:3> + A<0:3>) e de
subtrao quando em "0" (B<0:3> - A<0:3>);
a sada OVER que ser "1" sempre que a soma ou subtrao ocasionar "overflow" tanto na subtrao
quanto na adio.
EP77. Laboratrio. Utilizando o simulador, verificar o funcionamento do Hex Display estabelecendo

diferentes nveis lgicos nas entradas. Apresentar dados e concluses.
EP78. Laboratrio. Implementar, utilizando o simulador, os circuitos Meio Somador e Somador Completo.
Verificar o funcionamento dos circuitos, estabelecendo diferentes nveis lgicos nas entradas. Apresentar dados
e concluses.
EP79. Laboratrio. Implementar, utilizando o simulador, os circuitos comparadores vistos. Verificar o

funcionamento dos circuitos, estabelecendo diferentes nveis lgicos nas entradas. Apresentar dados e
concluses.
EP80. Laboratrio. Implementar, utilizando o simulador, os circuitos Geradores e Verificadores de Paridade
EP81. Laboratrio. Laboratrio: MUX 16:4
Responda:
a) Qual o princpio de funcionamento do circuito que compreende os CIs 74153?
b) Qual o principio de funcionamento do circuito que compreende os CIs 74139 e os CIs 74244?
Que tipo de circuito realizam?
c) o que realizam as chaves Sel1 e Sel0?
________________________________________________________________________________________________________________________
EP82. Laboratrio. Projeto Sistema De Transmisso E Recepo De Dados: A figura, a seguir, apresenta
um sistema de transmisso e recepo de dados,, utilizando mux, demux, gerador / verificador de paridade e
contadores para uma transmisso de uma palavra de 4 bits (Informao + bit de paridade).
Para que o sistema funcione corretamente, necessrio que os contadores atuem de forma sincronizada e,
ainda, que os FFs nas sadas do demux, atravs da devida sincronizao dos pulsos de clock, armazenem
gradativamente a informao recebida para ser entregue ao receptor e ao verificador de paridade. Na prtica,
alm do bit de paridade, outros bits so transmitidos para a toda a sincronizao do sistema. Baseado neste,
implemente um sistema de transmisso e recepo de dados de 8 bits (7 bits de informao + 1 bit de paridade)
EP83. Multiplexadores e Demultiplexadores:

Conceitue multiplexadores e demultiplexadores. Cite uma aplicao destes circuitos
Utilizando MUX 2:1 e DEMUX 1:2 como diagramas de bloco, apresente:
o MUX 4:1
o MUX 8:1
o MUX 16:1
o DEMUX 1:4
o DEMUX 1:8
o DEMUX 1:16
EP84. Laboratrio. Decodificador Decimal BCD 7 segmentos: Implemente, no simulador, o circuito

abaixo.
1. Explique o funcionamento do circuito.

2. Encontre as expresses para as sadas S3, S2, S1 e S0.
3. Apresente a Tabela-Verdade que represente o funcionamento do circuito.
4. Associe a 1a. coluna com a 2a.
________________________________________________________________________________________________________________________
codificao converso de "sada"

sada 3-T transistor bipolar aberto
multiplexador uma entrada, vrias sadas
decodificao vrias entradas, uma sada
sada "open collector" controlada por "enable"
demultiplexao converso de "entrada"
sada "open drain"
Lgica Seqencial: Flip-Flops, Registradores e Contadores
EP.85 Qual a diferena bsica entre um circuito combinacional e um seqencial ?
EP.86 - Responder:
Como funciona um flip flop SR que no possui clock ?
Como funciona um flip flop JK ?
O que um flip flop master slave (mestre escravo) ?
Como funciona um flip flop D ?
EP.87 Analisar o circuito do flip-flop abaixo e construir sua tabela-verdade, identificando a funo das
entradas A e B (utilize o programa simulador).
EP.88 Qual a diferena bsica entre um flip-flop assncrono e um sncrono ?
EP.89 possvel obter-se um flip-flop D a partir do flip-flop RS sncrono ? Justifique sua resposta.
EP.90 - A partir de um flip flop T desenvolva um flip flop JK
EP.91 - Apresentar um FF master slave (mestre escravo). Descrever seu princpio de funcionamento.
EP.92 Determinar as formas de onda das entradas J e K e das sadas Q e Q do flip-flop do circuito seguinte,
dadas as formas de onda de CK, A e B. Considerar inicialmente Q = 0.
________________________________________________________________________________________________________________________
EP.93 Utilizando o programa simulador, verificar e descrever o funcionamento dos circuitos integrados TTL
7474 e 7476.
Registradores
EP.94 Qual o objetivo de um circuito registrador ?
EP.95 O que um registrador de deslocamento ?
EP.96 O que diferencia um registrador com entrada paralela de um registrador srie ?
EP.97 Utilizando o programa simulador, projetar um circuito registrador com 8 bits, entradas paralelas e
entrada srie partir do CI 7495.
EP.98 - Utilizando o programa simulador, implementar circuitos que realizam a diviso e a multiplicao de
um nmero por 2.
Contadores
EP.99 Descreva, em linhas gerais, o que so contadores e ilustre aplicaes para os mesmos.
EP.100 Diferencie contador assncrono e sncrono ?
EP.101 Quais as principais vantagens de um contador sncrono em relao ao assncrono ?
EP.102 Para obteno de um sinal com freqncia 32 KHz a partir de um sinal com 256 KHz, necessrio
utilizar um contador com quantos bits ?
EP.103 Desenhe o diagrama de tempos e o circuito correspondente de um Contador Hexadecimal

Assncrono Decrescente.
EP.104 O diagrama de estados abaixo representa o funcionamento de um contador de nmeros de quatro

bits. Obter o seu circuito nos modos sncrono e assncrono, utilizando apenas trs flip-flops T.
________________________________________________________________________________________________________________________
EP.105. Laboratrio Utilizando o programa simulador descreva o funcionamento do circuito abaixo.
EP.107. Laboratrio. Registrador De Deslocamento Conversor Srie-Paralelo. Implemente o circuito, a

seguir, e verifique o que ocorre com a seqncia de pulsos quando dada.
O que podemos observar nas sadas aps o 4 pulso de clock? E aps o 8 pulso?
EP108. Laboratrio. Implemente o circuito abaixo e verifique o seu funcionamento. Aplique os pulsos do
circuito anterior e veja o que acontece nas sadas. Compare com o circuito anterior.
________________________________________________________________________________________________________________________
EP109. Laboratrio. Flip-Flops Jk (Tipo T) Contador Assncrono: Implemente um contador de 00-59 e um

de 00-23. Interligue-os para formar um relgio digital. Atravs do guia prtico de como usar o CI-7490, use-o para
implementar um relgio digital, contendo horas e minutos.
CIs teis:
CI 7408 Portas and de duas entradas ( A e B entradas e Y sada)

CI 7400 Portas Nand de duas entradas (A e B entradas e Y sada)
CI 7447 Decodificador BCD para 7 segmentos
CI 7490 Contador de Dcada CI 7493 Contador de 0 at 15
CI 7476 Flip- Flops JK (2 FFs no mesmo CI)
CI 7404 Portas Inversoras ( A entrada e Y sada)
Pinos: 1, 2, 4, 6, 7, 9 e 10 Segmentos E, D, C, B, A, F e G, respectivamente. 3 e 8 Comum (Terra), 5

Ponto Decimal
________________________________________________________________________________________________________________________
EP111. Laboratrio. Monte o circuito da Figura abaixo e descreva seu comportamento.
Verifique e apresente o cdigo ASCII correspondente ao seu primeiro nome.
EP112. Laboratrio. Descreva o princpio de funcionamento dos circuitos abaixo:
Fig. 1. Registrador com controle de sada (tri-state, ativo baixo) com armazenamento a nvel (alto)
________________________________________________________________________________________________________________________
Fig.2. Registrador com controle de (master) reset (ativo baixo) com armazenamento transio (positiva)
.
EP 113. Laboratrio. Registrador de Deslocamento. Seja o circuito abaixo:
Sabendo que os CIs 784157 so compostos por 4 mux 2:1 controlados simultaneamente pelo sinal/chave
Shift/Load-n :
a) Armazene no primeiro 74374 a primeira letra do seu primeiro nome, aplicando um pulso no clock buffer
b) Transfira esta informao para o outro 74374 (transmissor), colocando a chave Shift/Load-n em 0 (modo
Load) e aplicando um pulso apenas em Clock Load/Shifters
c) Coloque a chave Shift/Load-n em 1 (modo Shift) e aplique oito pulsos lentamente. Observe o que ocorre
a aps cada transio positiva
d) Apresente suas concluses.
EP114. Laboratrio. Acrescente ao circuito anterior os novos componentes presentes na Figura, a seguir, e
repita os passos a), b), c) e d) do item anterior.
________________________________________________________________________________________________________________________

Eletronica Digital

Загружено:

Сведения о документе

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

Eletronica Digital

Загружено:

Авторское право:

Доступные форматы

Eletrnica Digital para Todos Notas de aula Itamar Lima

Introduo aos Sistemas de Digitais

Existem, basicamente, duas formas de representar numericamente quantidades: a analgica e a digital.

Em um Curso de Eletrnica Digital so apresentadas as ferramentas bsicas para a anlise e projeto de

Grandezas e Variveis Lgicas

Temperatura, varivel analgica. Sinal eltrico pulsado, varivel digital.

Os Sistemas de Numerao Bsicos

A operao bsica de um sistema de numerao a contagem. Ao se contar o nmero de objetos de uma

Utilizar uma letra aps o nmero para indicar a base;

Exemplo: 2763D ou (2763)10 ou 276310

Sistema Decimal (Base 10)

Crculo de Contagem Decimal

De uma forma geral:

onde: x i = (0,1,2,3,4,5,6,7,8,9) e i corresponde a posio do dgito.

Sistema Binrio (Base 2)

Exemplo: 1012 (l-se um-zero-um)

O caracter 1, mais esquerda, corresponde ao caracter mais significativo (Most-Significative-Bit,) e

Sistema Hexadecimal (Base 16)

Exemplo: 5A316 (l-se cinco-a-trs)

Sistema Octal (Base 8)

O sistema octal apresentausa 8 smbolos:

Exemplo: 5638 (l-se cinco-seis-trs)

O nmero de dgitos usado no sistema igual base.

Sistema BCD (Binary Code Decimal)

Exemplos de nmeros BCD:

34510 = 00112 01002 01012 = 001101000101bcd

Converso entre Sistemas Numricos

Decimal Binrio Octal Hexadecimal BCD

Sistemas de Numerao mais Comuns

Mtodos de Converso entre Bases Numricas

1210 bolas 157 bolas

Converter (125)10 para a base 2. b) Converter (538)10 em hexadecimal

A Notao Polinomial ou Posicional (Lei de Formao)

O nmero 2574 pode ser decomposto da forma:

Decomposio Polinomial de um Nmero

a) converso do nmero (1101)2 para a base 10

b) converso do nmero (3AF7)16 para a base 10

c) Converso de decimal para binrio:

onde 0 < F < 1 e a-i 0 ou 1.

Repetindo o processo podemos encontrar a notao binria de F.

a) (1011110010100111)2 = ( ? )16 b) (A79E)16 = ( ? )2

Converso com o binrio

b) FADA16 = 15x163 + 10x162 + 13x161 + 10x160

2018 = 010 000 001 = 100000012

Primeiramente, o nmero convertido da base octal ( ou hexadecimal) para a base binria.

Exemplo: Converter o nmero (11647)8 para a base 16.

Convertendo cada dgito octal separadamente, obtm-se

Converso de Nmeros Fracionrios

a) Base 2 para a base 10:

b) Base 10 para a base 2:

Converso para BCD

34510 = 00112 01002 01012 = 001101000101bcd

As operaes aritmticas na base decimal so facilmente realizveis por dependerem da capacidade da

Adio - Sistema Numrico Binrio

Quando no h estouro, entende-se que carry = 0, caso contrrio carry =1.

Se feita a converso destes nmeros para o sistema decimal, obtm-se, respectivamente:

Subtrao - Sistema Numrico Binrio

Fazendo a verificao no sistema decimal: 14 3 = + 11

Logo, o resultado (1001 + 1) = 0111

Seja A = 00001010 = +1010, ento A = 10001010 = -1010 .

Outra soluo o complemento de 1: se A um nmero, ~A o seu complemento.

Seja A = 00001010 = +1010, ento A = 11110101 = -1010

Seja A = 00001010, ento A A = A + (-A) = 00001010 + 11110101 = 11111111, que diferente de

Seja A = 00001010 = +1010 ,