Академический Документы
Профессиональный Документы
Культура Документы
Un cambio escalonado
Tras Nehalem y Westmere, llega el turno de un cambio de arquitectura
mientras se mantiene la tecnologa de fabricacin de 32 nm. En realidad, es
una especie de semicambio, como se ver en el artculo.
Turbo Boost aprovecha
mejor las propiedades tr-
con Westmere, pero que tiene lugar de
web micas del procesador para
INCLUIDO forma real ahora, cuando el procesador aumentar el rendimiento de
EN LA WEB grco comparte silicio con los cores. No
obstante, no se trata solo de una mera
forma dinmica.
I
paso de arriba a abajo a la microarquitec- de las instrucciones descodicadas o
ntel sigue con el ritmo previsto en tura para hacerla ms eciente. Es decir, micro ops (uops). La unidad de predic-
su estrategia TickTock de lanza- el rendimiento mximo terico de una cin es un clsico de las optimizaciones
miento de procesadores. La idea es arquitectura pasa por que las unidades en cada generacin de microarquitectu-
que, de todas las variables que in- de ejecucin se aprovechen al mximo y ra, porque mejorarla supone aumentar el
tervienen en la fabricacin de un la pipeline est ocupada en todo momen- rendimiento del procesador sin hacer lo
procesador, no coincidan nunca de for- to. Para llenarla, se necesita predecir en la propio con la frecuencia. Si se sabe qu
ma simultnea las dos que ms afectan lnea de ejecucin de un programa qu instrucciones vendrn despus, la CPU
al xito o fracaso de un lanzamiento: la instrucciones se van a ejecutar en el futu- puede estar trabajando al mximo de
arquitectura y la tecnologa de fabri- ro. En la prctica, no siempre hay instruc- su rendimiento. En cuanto a la gestin
cacin. En este caso, le toca el turno a la ciones ejecutndose o la pipeline se llena de las uops (instrucciones descodica-
primera. con algunas que luego se descubre que das para que sean procesables por la
La principal novedad de la microarqui- no son las que hay que procesar. electrnica y la lgica en el procesador),
tectura Sandy Bridge es la integracin La solucin propuesta en Sandy Bridge Sandy Bridge trabaja con una cach de
entre la CPU y la GPU, que ya se inicio es la de mejorar la unidad de prediccin uops, de modo que las instrucciones des-
codicadas estarn accesibles sin volver a
descodicarlas. Si una uop se localiza en
Nueva microarquitectura de Intel la cach, no hace falta usar toda la lgica
dedicada a la descodicacin, que ade-
ms se apaga para ahorrar energa.
Instrucciones AVX
Otra de las innovaciones en Sandy Brid-
ge es la ampliacin de las instrucciones
extendidas ms all de la arquitectura
x86. Las instrucciones SSE han sido
un clsico dentro de los proce-
sadores de Intel. En San-
dy Bridge, se alcanza
un ancho de 256
70 PC ACTUAL | www.pcactual.com
El despliegue de los procesadores Sandy Bridge, a la derecha de la imagen para sobremesas y a la izquierda para porttiles, tendr lugar de un
modo gradual durante los prximos meses. El nico segmento que se queda sin producto es el Extreme para sobremesa.
El chip grco est integrado en el mismo silicio que los ncleos y comparte la cach de
LLC. Se ha trabajado sobre todo la codicacin de vdeo y la interfaz con la cach unicada.
Gestin de la energa
La losofa de Intel es clara: todo aquello
dentro del silicio que no est hacien-
72 PC ACTUAL | www.pcactual.com
www.pcactual.com | PC ACTUAL 73