UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

Universidad del Per, DECANA DE AMRICA

FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA

LABORATORIO N2

Curso: Circuitos Digitales I

Docente: DR. RUBEN ALARCON M.

Alumno: Jorge Armando Zambrano Rodrguez

Cdigo: 15190139

Turno: Mircoles 4-6 pm

Ciclo acadmico: 2017-I

Para cada diseo en el programa DSCH:

a) Mostrar el esquemtico (de puertas lgicas) de todos los bloques constitutivos.

b) La tabla de verdad y su funcin booleana.

c) Verificar su funcionamiento, con los comentarios explicativos necesarios para cada pregunta.

d) Incluir la vista de pantalla de los circuitos y su simulacin.

Del libro Texto de referencia (descargar el captulo correspondiente) se pide:

- Para cada pregunta que se resuelva, escribir el enunciado resumido y poner claramente
lo que se pide resolver.
- Resuelva tericamente los problemas indicados, mostrar en detalle sus respuestas.
- Hacer el esquemtico y hacer la simulacin en DSCH de forma adecuada para verificar
sus respuestas.

A) Resolver UNA pregunta como mnimo de cada seccin del Captulo 3 (pgina 99).

1) SECCIN 3-3:

3-1. Dibujar la forma de la seal de salida de la puerta OR.

La salida estar en ALTO si por lo menos una de las seales est en ALTO. La salida
estar en estado BAJO si todas estn en BAJO.

A B C A+B+C
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
2) SECCIN 3-4:

3-6. Cambia la puerta OR a una puerta AND.

a) Dibuje la seal de salida

A B C ABC
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
b) Dibuje la salida si la entrada A esta en 0v.

A B C ABC
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
 c) Dibuje la salida si la entrada A esta en 5v

A B C ABC
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

3) SECCIN 3-5 AL 3-7:

3-13. DETERMINE LA TABLA DE VERDAD PARA EL CIRCUITO DE LA FIGURA

ENCONTRADNO LOS NIVELES LOGICOS PRESENTES EN LA SALIDA DE CADA PUERTA
PARA LAS POSIBLES 32 COMBINACIONES.
A B C D E A+B ( + )
(A + B)C
(A + B)C +
((A + B)C + ).
0 0 0 0 0 0 0 1 1 0
0 0 0 0 1 0 0 1 1 1
0 0 0 1 0 0 0 1 1 0
0 0 0 1 1 0 0 1 1 1
0 0 1 0 0 0 0 1 1 0
0 0 1 0 1 0 0 1 1 1
0 0 1 1 0 0 0 1 1 0
0 0 1 1 1 0 0 1 1 1
0 1 0 0 0 1 0 1 1 0
0 1 0 0 1 1 0 1 1 1
0 1 0 1 0 1 0 1 1 0
0 1 0 1 1 1 0 1 1 1
0 1 1 0 0 1 1 0 0 0
0 1 1 0 1 1 1 0 0 0
0 1 1 1 0 1 1 0 1 0
0 1 1 1 1 1 1 0 1 1
1 0 0 0 0 1 0 1 1 0
1 0 0 0 1 1 0 1 1 1
1 0 0 1 0 1 0 1 1 0
1 0 0 1 1 1 0 1 1 1
1 0 1 0 0 1 1 0 0 0
1 0 1 0 1 1 1 0 0 0
1 0 1 1 0 1 1 0 1 0
1 0 1 1 1 1 1 0 1 1
1 1 0 0 0 1 0 1 1 0
1 1 0 0 1 1 0 1 1 1
1 1 0 1 0 1 0 1 1 0
1 1 0 1 1 1 0 1 1 1
1 1 1 0 0 1 1 0 0 0
1 1 1 0 1 1 1 0 0 0
1 1 1 1 0 1 1 0 1 0
1 1 1 1 1 1 1 0 1 1

4) SECCIN 3-9:

3-17.
a) Aplicar las seales de entrada de la figura a una puerta NOR y grafique la salida.
b) Repite cuando C es low.
c) Repite cuando C es alto.

A B C
A+B+C
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0

a) Observamos que la salida es 1 cuando todas las entradas son 0.

b) Forma de la salida cuando C est en low.

c) Forma de la salida cuando C est en high.

5) SECCIN 3-11 AL 3-12:

3-27. Use el teorema de DEMORGAN para simplificar la expresin de la salida de la

siguiente figura.

= ( + ) . ( + )

Aplicando DeMorgan

((
+ ) + ( + )
( + ) + ( + )
+ +

6) SECCIONES 3-13 AL 3-14:

3-35.

B) RESOLVER 02 PREGUNTAS COMO MINIMO DE LAS SIGUIENTES:

3-7. De acuerdo a la figura 3-4. Modificar el circuito de tal manera que la alarma
es activada solo cuando la presin y la temperatura exceden su lmite mximo al
mismo tiempo.
El circuito se activara cuando la presin y la temperatura estn a su limite. Para
esta aplicacin se necesitara la puerta AND. Por esto, la modificacin es cambiar
la puerta OR por una AND.

3-12. Escriba la expresin booleana para la salida de la siguiente figura. Hacer la

tabla de verdad.

a)

= ( + ). .

A B C
( + ). .
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
 1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

b) TABLA

A B C D + +
0 0 0 0 1 1 1 1 0 0 1
0 0 0 1 1 1 1 1 0 1 1
0 0 1 0 1 1 0 0 0 0 0
0 0 1 1 1 1 0 0 0 1 1
0 1 0 0 1 0 1 0 0 0 0
0 1 0 1 1 0 1 0 0 0 0
0 1 1 0 1 0 0 0 0 0 0
0 1 1 1 1 0 0 0 0 0 0
1 0 0 0 0 1 1 0 1 0 1
1 0 0 1 0 1 1 0 1 0 1
1 0 1 0 0 1 0 0 0 0 0
1 0 1 1 0 1 0 0 0 0 0
1 1 0 0 0 0 1 0 0 0 0
1 1 0 1 0 0 1 0 0 0 0
1 1 1 0 0 0 0 0 0 0 0
1 1 1 1 0 0 0 0 0 0 0

C) Resolver el ejemplo 3-18.

Dibujar la seal de salida para una puerta NAND

A B C

0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0

1. Salida NAND
2. Salida cuando C est permanente en LOW. Aqu la salida es siempre 1.
3. Salida cuando C esta en HIGH.

1) Resumen de la Hoja de Datos Tcnicos de los CI: 74LS00, 74LS08, 74LS32.

Buscar en Internet el datasheet. Explicar el significado de los principales
parmetros.

CIRCUITO INTEGRADO 74LS00:

PARAMETRO MINIMO MAXIMO

VCC 4.75V 5.25V
VIH (ALTO ENTRADA) 2V
VIL (BAJO ENTRADA) 0.8V
 T 0C 70C
I 0.4mA
DELAYBAJOAALTO 3-4ns 10-15ns
DELAYALTOABAJO 3-4ns 10-15ns

CIRCUITO INTEGRADO 74LS08:

PARAMETRO MINIMO MAXIMO

VCC 4.75V 5.25V
VIH (ALTO ENTRADA) 2V
VIL (BAJO ENTRADA) 0.8V
T 0C 70C
I 0.4mA
DELAYBAJOAALTO 3-6ns 13-18ns
DELAYALTOABAJO 3-6ns 11-18ns

CIRCUITO INTEGRADO 74LS32:

PARAMETRO MINIMO MAXIMO

VCC 4.75V 5.25V
VIH (ALTO ENTRADA) 2V
VIL (BAJO ENTRADA) 0.8V
T 0C 70C
I 0.4mA
 DELAYBAJOAALTO 3-4ns 10-15ns
DELAYALTOABAJO 3-4ns 10-15ns

2) Simular el equivalente lgico de cada CI y definirlo como smbolo. Incluir

el pin de Vcc y GND con la misma distribucin de pines del data sheet.

CIRCUITO INTEGRADO 74LS00:

CIRCUITO INTEGRADO 74LS08:

CIRCUITO INTEGRADO 74LS32:
3) Mostrar el conexionado y simular el circuito pedido usando el smbolo del
74LS08 y el 74LS32. El conexionado debe ser tal como se hara en un
protoboard real.

4) Mostrar el conexionado y simular el circuito pedido usando solamente el

smbolo del 74LS00. El conexionado debe ser tal como se hara en un
protoboard real.
5) Para la simulacin con el 74LS00, incluir el retraso (de la salida respecto a
la entrada) dado por el data sheet.

A)

A B C
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 1
 1 0 1 0
1 1 0 1
1 1 1 1

Utilizando el mapa de Karnaugh obtenemos la funcin:

= +

Utilizamos las leyes de Morgan para obtener la equivalente con

compuertas NAND

B)

A B C
0 0 0 0
0 0 1 1
0 1 0 0
 0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 1

Utilizando el mapa de Karnaugh obtenemos la funcin:

= + +

Utilizamos las leyes de Morgan para obtener la equivalente con

compuertas NAND