UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

(Universidad del Per, DECANA DE AMRICA)

FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA

CURSO: LABORATORIO DE CIRCUITOS DIGITALES I

LABORATORIO N 4

DISEO DE CIRCUITOS ARITMTICOS

INFORMES:

Preparar el informe en WORD, adjuntar los archivos *.sch. *.sym de los diseos, comprimir en un
directorio con sus apellidos y enviar por e-mail a los correos (ralarconm@unmsm.edu.pe,
ramatutti@gmail.com).

Poner en el ASUNTO: Circuitos Digitales I ..

Para cada diseo en el programa DSCH:

- mostrar el esquemtico (de puertas lgicas) de todos los bloques constitutivos

- la tabla de verdad y su funcin booleana (salida en funcin de las entradas)
- verificar su funcionamiento, con los comentarios explicativos necesarios para cada pregunta
- incluir la vista de pantalla de los circuitos y su simulacin
- tratar de incluir: display de 7 segmentos, teclado, leds, clock para visualizar las entradas y
salidas

DISEOS

De las siguientes preguntas resolver CINCO como mnimo y hacer su correspondiente simulacin en el
DSCH. Revisar los ejemplos parecidos del DSCH.

A)

Para el circuito que se muestra:

a) Explicar el funcionamiento del sumador/restador de 4 bits

en complemento a DOS, establezca el rango de los
nmeros.

b) Simular para los casos que los nmeros A (A4 A3 A2 A1)

y B (B4 B3 B2 B1) sean positivos y negativos en
complemento a DOS, considere los 4 casos.
 B) Disear un sumador/restador en complemento a DOS, en base al 74LS283 (Full Adder de 4
bits) ms puertas simples.
Simular para los casos que los nmeros A (A4 A3 A2 A1) y B (B4 B3 B2 B1) sean positivos y
negativos en complemento a DOS.

Se pide:
- Resumen de la Hoja de Datos Tcnicos del CI 74LS283. Buscar en internet el data sheet.
- Simular el equivalente lgico del CI y definirlo como smbolo. Incluir el pin de Vcc y GND con la
misma distribucin de pines del data sheet.
- Mostrar el conexionado y simular el diseo usando el smbolo del CI 74LS283. El conexionado
debe ser tal como se hara en un protoboard real.

C) Disear un circuito que convierta un nmero binario natural (0-19) en el correspondiente nmero
en cdigo BCD natural (2 dgitos: unidades y decenas). Usar un bloque Full Adder de 4 bits
como base del diseo y puertas simples de ser necesario.

D) Disear una dcada sumadora expandible para nmeros en BCD natural. Usar 02 F.A. de 4 bits
y puertas simples.

E) Disear un COMPARADOR para dos nmeros de 4 bits en binario natural A = A3 A2 A1 A0

y B = B3 B2 B1 B0 .Usar UN solo bloque sumador completo (FA) de 4 bits y puertas simples.

F) Convertir de BCD (2 -4 -2 -1) conocido como AIKEN a BCD natural. Usar un F.A. de 4 bits.

G) En la figura se tienen nmeros AB (desde 0 hasta 99) en cdigo BCD, y donde A = A3 A2 A1 A0

representa las decenas y B = B3 B2 B1 B0 representa las unidades. Disear el circuito que
convierta el nmero AB en su equivalente nmero en binario natural N= N6 N5 N4 N3 N2 N1 N0.
Emplear SOLO sumadores para dicho diseo.

A
N
B ?

IMPORTANTE:

DURACIN: 02 SEMANAS.

Los informes son INDIVIDUALES, escoger las preguntas de forma variada, esta prohibido copiar.
Los informes deben ser ordenados y claros, incluir una CARTULA con los datos del alumno.
Los informes deben enviarse ANTICIPADAMENTE (el da anterior) para proceder a su revisin.
Las revisiones se realizan al inicio de clases y es OBLIGATORIA la presencia del alumno.
El alumno SUSTENTA en el computador las preguntas que ha implementado.
Mostrar en detalle el procedimiento de diseo y simulacin. No se revisa en caso contrario.