UNIVERSIDAD NACIONAL

JOS FAUSTINO SNCHEZ CARRIN

FACULTAD DE INGENERA QUMICA Y METALRGICA

ESCUELA ACADEMICO PROFESIONAL DE INGENIERA METALRGICA

MONOGRAFA

FAMILIAS LOGICAS TTL y CMOS

INTEGRANTES:

ALZAMORA VALLE, CEFERINO VICTOR

CALLIRGOS ESPINOZA, ALAN
DOMNGUEZ SALGUERO, MIGUEL ANGEL
ESPINOZA QUISPE, MIGUEL ANGEL
FERNANDEZ LEON, JESUS MIGUEL

DOCENTE:

Ing. Helen Zapata del Solar

INGENIERA METALRGICO Registro C.I.P. N 174090

HUACHO PER

2017
 2

Resumen.

Los diseadores de circuitos integrados solucionan los problemas que se plantean en la

integracin, esencialmente, con el uso de transistores. Esto determina las tecnologas de integracin
que, actualmente, existen y se deben a dos tipos de transistores que toleran dicha integracin: los
bipolares y los CMOS y sus variantes. A) Tecnologa TTL: Lgica de Transistor a Transistor. Esta
tecnologa, hace uso de resistencias, diodos y transistores bipolares para obtener funciones lgicas
estndar. B) Tecnologa CMOS: Lgica MOS Complementaria. Esta tecnologa, hace uso bsicamente
de transistores de efecto de campo NMOS Y PMOS. En la familia lgica MOS Complementaria,
CMOS (Complementary Metal-Oxide Semiconductor), el trmino complementario se refiere a la
utilizacin de dos tipos de transistores en el circuito de salida, en una configuracin similar a la ttem-
pole de la familia TTL. Se usan conjuntamente MOSFET (MOS Field-Effect transistor, transistor de
efecto campo MOS) de canal n (NMOS) y de canal p (PMOS ) en el mismo circuito, para obtener
varias ventajas sobre las familias P-MOS y N-MOS. La tecnologa CMOS es ahora la dominante
debido a que es ms rpida y consume an menos potencia que las otras familias MOS. Estas ventajas
son opacadas un poco por la elevada complejidad del proceso de fabricacin del CI y una menor
densidad de integracin. De este modo, los CMOS todava no pueden competir con MOS en
aplicaciones que requieren lo ltimo en LSI. La lgica CMOS ha emprendido un crecimiento
constante en el rea de la MSI, principalmente a expensas de la TTL, con la que compite directamente.
El proceso de fabricacin de CMOS es ms simple que el TTL y tiene una mayor densidad de
integracin, lo que permite que se tengan ms circuitos en un rea determinada de sustrato y reduce el
costo por funcin. La gran ventaja de los CMOS es que utilizan solamente una fraccin de la potencia
que se necesita para la serie TTL de baja potencia (74L00), adaptndose de una forma ideal a
aplicaciones que utilizan la potencia de una batera o con soporte en una batera. El inconveniente de
la familia CMOS es que es ms lenta que la familia TTL, aunque la nueva serie CMOS de alta
velocidad HCMOS (SERIES HC y HCT), que vio la luz en 1983, puede competir con las series
bipolares avanzadas en cuanto a velocidad y disponibilidad de corriente, y con un consumo menor, con
las diferentes tipos de series.
 3

indice

1. Introduccin. _____________________________________________________ 4

2. Familias lgicas. __________________________________________________ 5

3. Especificaciones genricas de una familia lgica. _______________________ 5

3.1. Tensin de alimentacin. _______________________________________________ 6

3.2. Niveles de tensin y margen de ruido. _____________________________________ 6

4. Tipos de familia. __________________________________________________ 9

5. Familia TTL. ____________________________________________________ 10

5.1. Operacin de una etapa inversora _______________________________________ 10

5.1.1. Operacin del circuito: est bajo ______________________________________________ 10
5.1.2. Operacin del circuito: est alto_______________________________________________ 12

5.2. Etapa de una inversora TTL con salida. __________________________________ 12

5.3. Lgica transistor TTL. ________________________________________________ 16

5.4. Caractersticas de transistor transistor TTL _____________________________ 18

5.4.1. Mrgenes de ruido. _________________________________________________________ 19
5.4.2. FAN OUT_________________________________________________________________ 21

6. Familia CMOS __________________________________________________ 22

6.1. Circuitos lgicos de carga integrada MOSFET.____________________________ 23

6.2. Inversor CMOS. _____________________________________________________ 25

6.3. Puerta NAND CMOS._________________________________________________ 26

6.4. Puerta NOR CMOS. __________________________________________________ 27

6.5. Tensin de alimentacin. ______________________________________________ 28

6.6. Niveles lgicos CMOS. ________________________________________________ 29

6.7. Caractersticas. ______________________________________________________ 31

6.8. Sub familias CMOS __________________________________________________ 32

7. Referencia bibliogrfica. __________________________________________ 33

 4

1. Introduccin.

A la hora de construir las puertas lgicas, en un criterio ampliamente seguido (realmente

en cualquier disciplina, no solo en Electrnica) es el criterio de uniformidad, es decir, las
diferencias entre las diferentes puertas lgicas deben reducirse a las mnimas. Este criterio es la
base de la definicin de la familia lgica.
Una familia lgica se puede definir como la estructura bsica a partir de la cual se
pueden construir las puertas lgicas.
En esta estructura estarn involucrados tanto los componentes que entran en juego, asi
como sus valores (ya que si cambiamos estos valores, pasaremos a otra familia diferente), ya que
los parmetros van a depender de estos.
La electrnica digital se fundamenta en transmitir y recibir informacin por medio de dos
estados diferentes (Alto / bajo Verdadero / Falso). Una puerta lgica realiza una determinada
funcin lgica digital; existen dos grandes tecnologas digitales: TTL y CMOS.
En 1993 existan fundamentalmente seis subfamilias TTL y cuatro CMOS, cada una con
unas caractersticas diferentes que les hacen propicias para cada tipo de aplicacin. Los
fabricantes han perseguido la reduccin del parmetro producto de potencia disipada retardo
propagacin (es decir, aumentar la velocidad, reduciendo el consumo).
La evolucin de las tecnologas CMOS mantiene el circuito bsico de sus puertas,
mejorando las caractersticas de la fabricacin de cada familia CMOS. Los requisitos de mercado
de equipos porttiles ha propiciado la evolucin de las tecnologas a tensiones de alimentacin
cada mas reducidas a 3.3 v 2.5 v. (Villalba & Zamora, 2003).
 5

2. Familias lgicas.

Una familia lgica representa un mtodo general de construccin de circuitos lgicos

de estado slido. La esencia de la nocin de familia lgica es que ella describe que clase de
componentes son utilizados para construir los circuitos y como estos componentes se
interconectan. (Maloney, 2004).

Es una tecnologa que emplea una serie de componentes con una configuracin
particular y caractersticas de funcionamiento perfectamente definidas, de manera de poder
implementar fsicamente funciones lgicas (Noriega, 2006).

Una familia lgica es un conjunto de circuitos integrados que implementan distintas

operaciones lgicas compartiendo la tecnologa de fabricacin y en consecuencia, presentan
caractersticas similares en sus entradas, salidas y circuitos internos. La similitud de estas
caractersticas facilita la implementacin de funciones lgicas complejas al permitir la directa
interconexin entre los chips pertenecientes a una misma familia (Schiavon, Crepaldo, 2009).

3. Especificaciones genricas de una familia lgica.

Estas especificaciones son las que en general estn incluidas en la hoja de datos
correspondientes a cada circuito que brinda el fabricante. Dentro de ellas algunas, como ser
tensin de alimentacin y niveles de tensin y corriente de entrada y salida, son iguales para
todos los circuitos de la familia con independencia de la funcin lgica que realiza cada una
de ellos, de esa manera se asegura fcil interconexin entre ellos para implementar funciones
lgicas complejas. Hay otras caractersticas que dependen de la funcin que ejecuta el
circuito, por ejemplo el consumo de potencia y los tiempos de retardo, propagacin y
conmutacin, y en consecuencia sus valores y caractersticas pueden diferir de un integrante a
otro. (Schiavon, Crepaldo, 2009).
 6

3.1. Tensin de alimentacin.

Los circuitos pertenecientes a una familia comparten el mismo rango permitido de

tensiones de alimentacin. Independientemente de la amplitud del rango permitido, la
simplicidad y seguridad de la interconexin se mantiene si todos los circuitos
interconectados estan conectados a la misma alimentacin.

3.2. Niveles de tensin y margen de ruido.

El fabricante garantiza un nivel de tensin mnimo VIH que aplicado a una

entrada el circuito interpreta como un estado alto (en lgica positiva 1 logica o
1), y un nivel de tensin VIL que interpreta como estado bajo (en lgica positiva
0 logico o 0).
VIH : Mxima tensin de entrada que se interpreta como estado bajo.
VIL : Mnima tensin de entrada que se interpreta como estado alto.

Los valores de tensin que el circuito presenta a la salida para los estados
alto (1) y bajo (0) dependen de la familia y del estado de carga en que se
encuentre dicha salida. El fabricante garantiza entonces un entorno de valores de
tensin para cada estado, siempre y cuando se respeten las restricciones
establecidas para las corrientes requeridas o entregadas en la salida. Los valores
que limitan estos entornos son:
VOL: Mxima tensin de salida que se garantiza para el estado alto
VOH: Mnima tensin de salida que se garantiza para el estado alto Cuando la
salida se encuentra en un nivel alto es el circuito lgico el que entrega potencia
(corriente saliente) mientras que cuando la salida est en un nivel bajo la
circulacin de corriente es hacia el interior del chip.
 7

Fig. 01. Sentidos de la circulacin de corriente.

El fabricante estipula valores mximos para estas corrientes que aseguran el

funcionamiento dentro de las especificaciones.

IOL: Mxima corriente que puede tomar la salida manteniendo el estado bajo
igual o menor a VOL.
IOH: Mxima corriente que puede entregar la salida manteniendo el estado alto
mayor o igual a VOH. En la figura 02 se muestra un diagrama de tensiones de
entrada y salida. Las reas rayadas indican los intervalos de tensiones vlidas,
tanto de entrada como de salida.

Fig. 02. Margen de ruido.

A fin de generar un margen de seguridad que permita interconexiones seguras

entre circuitos de una misma familia, los rangos de tensin de salida son menores que los
de entrada. La diferencia entre los niveles de salida y entrada, alta y baja respectivamente,
 8

definen un margen de seguridad para cada uno de los estados de salida posibles que
identifica al mximo valor de ruido que puede afectar a una seal de salida sin que exista
la posibilidad de que la informacin sea malinterpretada en las entradas conectadas a ella.
En condiciones ideales estos mrgenes deberan ser iguales entre s y cercanos a la mitad
de la tensin de alimentacin, en la prctica esta condicin es difcil de cumplir. Por esta
causa, el menor de ambos mrgenes define el margen de ruido (NM) que identifica a la
familia.
 9

4. Tipos de familia.

El circuito integrado CI fue introducido en este trabajo, y las diferentes familias

digitales fueron discutidas. Esta monografa presenta los circuitos electrnicos bsicos
en cada familia lgica digital CI y analiza su operacin elctrica. Se asume un
conocimiento bsico de electrnica.

Las familias lgicas digitales de CI son consideradas aqu como:

RTL lgica de transistor y Resistencia.

DTL lgica de transistores y diodos.

I2L lgica de inyeccin integrada.

TTL lgica de transistor y transistor.

ECL lgica de emisor acoplado.

MOS Semiconductor de xido de metal.

CMOS semiconductor de xido de metal complementado.

En los diferentes tipos de dispositivos lgicos se clasifican en familias de las

cuales, las ms importantes son la familia TTL y la familia CMOS.
TTL (Transitor Transitor Logic), hecha con transistores bipolares.
CMOS (Complementary Metal Oxide Semiconductor) hecha con MOSFETs.
 10

5. Familia TTL.

Esta familia es una de las ms empleadas en la construccin de dispositivos MSI.

Est basada en el transistor multi emisor. Este transitor es un transistor con varios
emisores, en una sola base y un solo colector. En la figura 1 mostramos el smbolo de
este transitor, su representacin en transistores con un solo emisor y su forma de
operacin:

Fig.03. Smbolo y forma de operacin de un transitor multiemisor.

5.1. Operacin de una etapa inversora

5.1.1. Operacin del circuito: est bajo

Primero consideremos el caso en el que la salida es baja.

En la figura a se muestra esta situacin con entradas A y B, ambas en +5V.

Los +5V en los ctodos de 2 3 apagaran estos diodos y casi no

conducirn corriente. La fuente de +5V empujara corriente a travs de 1 y 1
hacia la base de 2 , la cual se enciende .La corriente del emisor de 2 fluir hacia
la base 4 y encender 4 . Al mismo tiempo, el flujo de la corriente del colector
de 2 produce una cauda de voltaje a travs de 2 que reduce el voltaje del
colector de 2 a un valor bajo, insuficiente para encender 3 ( ,1987).

El voltaje en el colector de 2 es aproximadamente 0.8 V, lo cual se debe a

que el emisor de 2 est en 0.7 V relativo a tierra debido al voltaje directo de la
 11

unin E-B de 4 , y el colector de 2 est en 0.1 V relativo a su emisor debido a

(). Este voltaje de 0.8V en la base de 3 no es suficiente para polarizar en
directo tanto a la unin E-B de 3 como al diodo 1 . De hecho 1 se necesita
para mantener a 3 , apagado en esta situacin( ,1987).

Con 4 encendido, la terminal de salida, X, estar en un voltaje muy bajo,

ya que la resistencia del estado ENCENDIDO de 4 sera baja (de 1 a 25 ). En
realidad, el voltaje de salida, VOL, depender de cuanta corriente conduzca el
colector 4 .

Con 3 apagado, no hay corriente que provenga de la terminal +5 V a

travs de 4 . Como se ver, la corriente del colector 4 , proceder de las entradas
TTL a las que la terminal X est conectada.

Es importante observar que las entradas ALTAS en A y B tendrn que

suministrar solo una corriente de fuga muy pequea de fuga de los diodos. Por lo
general, esta corriente de fuga muy pequea de fuga de los diodos .Por lo general,
esta corriente IIH solo es alrededor de 10 A a temperatura ambiente
( ,1987).

Fig.04 operacin del circuito de salida baja.

FUENTE: ( ,1987 pag. 425)
 12

5.1.2. Operacin del circuito: est alto

En la figura 5 (b) se muestra la situacin en que la salida del circuito es ALTA.

Esta situacin se puede producir conectando alguna o ambas entradas a BAJO. En este
caso, la entrada B est conectada a tierra. Esto polarizara en directo 3 de modo que la
corriente fluir de la terminal fuente +5V a travs de 1 y 3 , y a travs de la terminal
B a tierra. El voltaje directo a travs de 3 mantendr el punto Y en aproximadamente
0.7 V. Este voltaje no es suficiente para polarizar en directo a 4 , y la unin E-B de 2
lo suficiente para que exista conduccin ( ,1987).

Con 2 apagado, no hay corriente de base para 4 y este se apaga .como no

hay corriente del colector 2 el voltaje en la base de 3 ser lo suficientemente
grande como para polarizar en directo 3 y 1 , de manera que 3 conducir.

En realidad 3 acta como un seguidor de emisor, porque la terminal de salida

X esta esencialmente en su emisor. Sin carga conectada del punto X a tierra, VOH ser
de aproximadamente 3.4 a 3.8 V, debido a que las dos cadas de 0.7 V de los diodos
(E-B de 3 y 1 ) se restan a los 5V aplicados a la base de 3 . Este voltaje disminuir
ante la carga porque esta tomara corriente del emisor de 3 , el cual consume
corriente de base a travs de 2 , y por ende incrementa la cada de voltaje a travs de
2 . La entrada B BAJA, acta como una cada o consumo de corriente a tierra.

Fig. 05. operacin del circuito de salida alta

FUENTE: ( ,1987 pag. 425)
 13

5.2. Etapa de una inversora TTL con salida.

La funcin logia de un inversor o de cualquier tipo de puerta, es siempre la misma,

independientemente del tipo de tecnologa de circuitos que se utilice. La figura 6 muestra un
circuito TTL estndar para un inversor

En esta figura, Q1 es el transistor de acoplamiento de entrada y D1 es el diodo de

fijacin del nivel de entrada. El transistor Q2 es el divisor de fase y la combinacin de Q3 y Q4
forma en circuito de salida, a menudo denominado disposicin totem-pole.

Cuando la entrada es un nivel ALTO, la unin base-emisor de Q1 se polariza en

inversa, y la unin base-colector se polariza en directa. Esta conduccin permite que la
corriente atraviese R1 y la unin base-colector de Q1, llevando a Q2 a la saturacin. Como
resultado Q2 excita a Q3, y su tensin de colector, que es la de salida, es prxima al potencial
de tierra. Por tanto, se obtiene una salida a nivel BAJO para una entrada de nivel ALTO.
Tambin en este mismo instante, el colector de Q2 est a un nivel de tensin suficientemente
bajo como para mantener bloqueado a Q4.

Cuando la entrada est a nivel BAJO, la unin base-emisor de Q1 se polariza en directa

y la unin base-colector, se polariza en inversa, por lo que se genera una corriente a travs de
R1 y de la unin base-emisor de Q1. Un nivel BAJO proporciona un camino a tierra para la
corriente. En la base de Q2 no hay corriente, por lo que no conduce. El colector de Q2 eta a
nivel ALTO, lo que pone en conduccin a Q4. El transistor Q4 saturado proporciona un
camino de baja resistencia desde VCC hasta la salida; por tanto, un nivel BAJO en la entrada
da lugar a un nivel ALTO en la salida. Tambin en este mismo instante, el emisor de Q2 est a
potencial de tierra, manteniendo bloqueando a Q3.
 14

Fig. 06. Circuito inversor TTL estndar.

Fuente (Floyd, 2006, p.901).

El diodo D1 del circuito TTL evita que los posibles picos negativos de tensin en la
entrada pueden daar a Q1. El diodo D2 asegura que Q4 quede bloqueado cuando Q2 conduce
(entrada a nivel ALTO). En estas condiciones, la tensin de colector de Q2 es igual a la
tensin base-emisor VBE de Q3, ms la tensin colector-emisor VCE de Q2. El diodo D2
proporciona una cada adicional equivalente a VBE, en serie con la unin base-emisor de Q4,
para asegurar su bloqueo cuando Q2 conduce.

El funcionamiento del inversor TTL para los dos estados de entrada se ilustra en la
figura 07. En el circuito de la parte (a), la base de Q1 est a 2,1 V respecto de masa, por lo que
Q2 y Q3 se saturan. En el circuito de la parte (b), la base de Q1 esta aproximadamente a 0.7 V
con respecto a tierra, lo que no es suficiente para poder saturar a Q2 y Q3. (Floyd, 2006, p.901).
 15

Fig. 07. Funcionamiento de un inversor TTL.

Fuente (Floyd, 2006, p.901).
 16

5.3. Lgica transistor TTL.

El circuito bsico de la puerta TTL est representado en la Figura 2, y consiste en

un transistor multiemisor de entrada T0 y un transistor de salida T1.
El transistor de entrada T0 contiene de dos a ocho emisores se comporta de
manera muy parecida a la de dos transistores que tienen sus bases y sus colectores
conectados como en la figura 3a. En la prctica, el transistor de dos emisores se
comporta de manera muy parecida a la de dos transistores que tienen sus bases y sus
colectores conectados como en la Figura 3b; sin embargo, el transistor multiemisor
requiere un rea de chip considerablemente menor (estado real) que la conexin en
paralelo de los transistores.
A fin de determinar la lgica asociada con esta puerta (Figura 3)
consideremos primero que, si la entrada VA es baja (VA = 0.2 V), la unin base emisor
de T0 esta polarizada en sentido directo y circulara corriente desde VCC a travs de R,
luego a travs de la unin base emisor y finalmente hasta el terminal de entrada A. La
tensin de base del transistor T0 es, pues:
= + (1)

Fig.08. Puerta TTL bsica.

 17

Fig. 09. Transistores multiemisor: (a) construccin; (b) transistores paralelo

equivalentes.

Si T1 estuviese en conduccin, la unin base colector de T0 estara polarizada en

sentido directo, por lo que podra ser suministrada corriente de base a T1. Para mantener
esta condicin se requerira una tensin de base:

= 1 + .(2)

La tensin real no es, pues, es suficiente para poner en conduccin la

unin base colector de T0 y la unin base emisor de T1. Como T0 est saturado debido a su
intensa corriente de base (ICO/IBO 0), la tensin del colector emisor es aproximadamente
0.2 V. La tensin de la base de T1 es, por tanto, igual a la suma de la tensin colector emisor
de T0 y la tensin de emisor VA:

1 = , + (3)

As T1 esta en corte y V0 VCC; es decir, V0 es alta. El resultado es cierto en tanto

que cualquiera de las entradas sea baja.
Quiz son estos los circuitos digitales saturados ms conocidos y utilizados por su
alta velocidad de respuesta (bajo tiempo de propagacin) y relativamente bajo consumo.
El circuito bsico TTL deriva de la familia DTL del apartado anterior, en el que las
entradas utilizan un transistor multiemisor. Figura 4.
 18

Fig. 10. Lgica TTL

En este circuito, si una o ms de las entradas estn en 0 lgico (0V), el emisor o

emisores correspondientes de Q2 estn directamente polarizados. Como la corriente de
base Q3 no puede ser negativa, dicho transistor estar en corte y su salida V CE = VCC (1
lgico).

Cuando todas las entradas estn en 1 lgico (VCC), todos los emisores de Q2 estn
inversamente polarizados. Su unin colectora estar directamente, al igual que la unin
base emisor de Q3. Si la corriente IB3 es suficientemente grande, Q3 estar saturado y
VCE = 0V (0 lgico). Est claro entonces que el circuito de la Figura 10 realiza la
operacin NAND. (Pardo, Alberto & Vega, 2006).

5.4. Caractersticas de transistor transistor TTL

La familia TTL combina una buena inmunidad al ruido con una baja disipacin y
una velocidad medianamente alta. La inmunidad al ruido de la familia TTL no es tan
buena como la de la HTL, pero es generalmente mejor que la de las RTL y DTL. Su
disipacin de potencia es baja y es el orden de 10 mW por puerta, y tienen un tiempo de
propagacin del orden de 10 nseg. La mayora de las puertas TTL tienen un fat out de
10.
 19

La familia TTL es de lgica absorcin de corriente, dado que la corriente en

sentido convencional fluye hacia afuera de un emisor de la puerta manejada y hacia el
colector de transistor pull down de la puerta manejadora. En TTL una entrada al aire es
interpretada como nivel alto.
La mayora de las puertas TTL tienen un transitor pull up activo en el circuito de
salida, de modo que no pueden conectarse en conexin AND. Unas puertas TTL
especiales, denominadas de colector abierto estn disponibles si el usuario desea
interconectar las salidas. (Maloney, 2004).

5.4.1. Mrgenes de ruido.

El ruido consiste en fluctuaciones no deseadas en la tensin real de una

seal lgica. Puede ser debido a variacin en la alimentacin (se perturba el punto
de trabajo de los transitores que forman la puerta 19lgica), perturbaciones
electromagnticas externas, etc.

Si lo niveles de tensin (Verdadero / Falso) estn muy prximos entre si,

seria relativamente fcil que una variacin en la tensin provocada por ruido se
pueda pasar de un estado lgico a otro, o simplemente quedarse en la zona de
transicin. Se especifican los siguientes valores:
VIL es la mxima tensin de entrada que garantiza que ser aceptada
como FALSO.
VIH es la mnima tensin de entrada que garantiza que ser aceptada
como VERDADERO.
VOL es la mxima tensin de salida generada como FALSO.
VOH es la mnima tensin de salida generada como VERDADERO.

Es importante que VIH sea menor que VOH, para asegurar que la seal de
1 lgico sea correctamente interpretada. La diferencia entre estas tensiones se
denomina margen de ruido superior o margen de ruido para el 1 lgico, y se
denomina:
 20

= (4)

As, VIL debe ser mayor que VOL para asegurar que el nivel 0 sea
correctamente interpretado, incluso en presencia de ruido. A la diferencia entre
ambas tensiones se denomina margen de ruido inferior o margen de ruido para el
0 lgico, y se denomina:

= (5)

En la figura 11 se muestran las mrgenes de tensin de entrada y salida

para la familia lgica 7400 ALS TTL con una fuente de alimentacin de +5V.

Fig. 11. Mrgenes de tensin de entrada y salida.

Cuando mayor sean las mrgenes de ruido, dichos circuitos sern menos sensibles
a las perturbaciones, y por tanto, sern adecuados para trabajar en entornos con mayores
ndices de ruido. (Villalba & Zamora, 2003).
 21

5.4.2. FAN OUT

- Es el mximo nmero de puertas que puede excitar una puerta sin
salirse de los mrgenes garantizados por el fabricante. Asegura que en
la entrada de las puertas excitadas:
VOH es mayor que VOH min
VOL es menor que VOL min
- Para el caso en que el FAN OUT sea diferente a nivel bajo y a nivel
alto, se acoger el FAN OUT ms bajo.
- Si el fabricante no proporciona el FAN OUT, se puede calcular como:
FAN OUT = IOL max / IIL mx.
Donde IOL e IIL son las Corrientes de salida y entrada mnimas de
puerta. (Villalba & Zamora, 2003).
 22

6. Familia CMOS

CMOS es la sigla, en ingls, de Complementary MOS, que significa MOS

complementario. La palabra MOS, por su parte, es una abreviatura de MOSFET metal-
xido-semiconductor FET que se refiere a un tipo de transistor FETField Effect; transistor
de efecto de campo en el que la compuerta est separada del canal de conduccin por una
delgada capa de material aislante de metal-xido.

La palabra complementario, finalmente, se atribuye porque se utilizan los dos tipos

conocidos de transistores de efecto de campo, de canal n y de canal p. (Noriega, 2006)

EL MOSFET

Los transistores de efecto de campo de semiconductor de metal-oxido (MOSFET) son

elementos activos de conmutacin de los circuitos CMOS. Estos dispositivos difieren
enormemente, tanto en la construccin como en el funcionamiento interno de los transistores
bipolares utilizados en los circuitos TTL, pero bsicamente su accin de conmutacin es la
misma. Idealmente funcionan como interruptores abiertos o cerrados, dependiente de la
entrada (Floyd, 2006).

Figura 12. smbolos bsicos y accin de conmutacin de los MOSFET

 23

La figura 12 (a) presenta los smbolos para los MOSFET de canal-n y de canal-p.
Como se puede ver los terminales de un MOSFET son: puerta, drenador y fuente. Cuando
la tensin de puerta de un MOSFET de canal-n es ms positiva que la de fuente, el MOSFET
conduce (saturacin) e, idealmente, se comporta como un conmutador cerrado entere el
drenador y la fuente. Cuando la tensin puerta-fuente es cero, el MOSFET no conduce (esta al
corte) e, idealmente, se comporta como un interruptor abierto entre el drenador y la fuente.
Este modo de operacin se muestra en la figura 14.15(b). Los MOSFET de canal-p funcionan
con polaridades de tensin opuestas como se muestra en la parte (c).

Algunas veces se utiliza el smbolo simplificado para el MOSFET, como el mostrado

en la figura 13.

Figura 13. Smbolo simplificado del MOSFET. (Floyd, 2006)

6.1. Circuitos lgicos de carga integrada MOSFET.

Estos circuitos estn basados en la etapa inversora de carga integrada, analiza en

elecciones anteriores. Las modificaciones del circuito inversor bsico estn encaminadas a
proporcionarle ms de una entrada. Examinaremos los circuitos construidos con carga
integrada saturada y con inversores canal N. el anlisis de los otros tipos es inmediato.

En la figura 14 se muestra una etapa inversora de carga integrada saturada con tres
transitores activos en serie. La corriente de drenador solo podr existir si todos los transitores
activos tienen su rejilla a la tensin de alta (1 logico), la cual ser VDD.
 24

Fig. 14. lgica NMOS (NAND)

Si cualquiera de las rejillas tiene una tensin aplicada correspondiente al estado de

baja (0 lgico, 0V), ese dispositivo estar en corte no permitiendo el paso de la corriente de
drenador; la salida entonces estar en alta (1 lgico). Cuando todas las rejillas estn en alta,
todos los transitores estarn conduciendo, existir corriente de drenador, y la salida estar en
el estado de baja (0 lgico). Con lgica definida positiva, este circuito realiza la operacin
NAND.

Si el transitor activo de la etapa inversora saturada se le aaden otros transitores

activos en paralelo, cada uno con su entrada como se muestra en la figura Y, uno cualquiera
de ellos en conduccin hace que la salida este en el estado de baja (0 lgico). Solamente si
todas las entradas estan a la tensin baja, la salida en esta en alta (1 lgico). Este circuito
por tanto realiza la operacin NOR, con lgica definitiva positiva (Pardo, Alberto & Vega,
2006).

Fig.15. lgica NMOS (NOR).

 25

6.2. Inversor CMOS.

La lgica MOS complementaria (CMOS) utiliza pares complementarios MOSFET

como elemento bsico. Un par complementario emplea transistores MOSFET de canal-p y
canal-n, como muestra el circuito inversor de la figura 16.

Figura 16. Circuito inversor CMOS

Cuando se aplica un nivel ALTO a la entrada, el MOSFET de canal-p Q1 no conduce y

el MOSFET de canal-n Q2 conduce (se satura), como se indica en la figura 17 (a). sta
condicin hace que la salida se conecte a tierra a travs de la resistencia de conduccin (on)
de Q2, produciendo un nivel BAJO de salida. (Maloney, 2004)

Figura 17. Funcionamiento de un inversor CMOS.

 26

Cuando se aplica un nivel BAJO a la entrada, Q1 se satura y Q2 no, como se muestra

en la figura 17 (b). Esta condicin hace que la salida se conecte a +VDD (tensin de
alimentacin continua) a travs de la resistencia de conduccin de Q1, produciendo un nivel
ALTO de salida. (Maloney, 2004)

6.3. Puerta NAND CMOS.

La figura 16 muestra una puerta NAND CMOS con dos entradas. Observe la
disposicin de los pares complementarios (dispositivos MOSFET de canal-n y canal-p).

Figura 18. Circuito de una puerta CMOS NAND.

El funcionamiento de la puerta NAND CMOS es el siguiente:

Cuando ambas entradas estn a nivel bajo, Q1 y Q2 se saturan y Q3 y Q4 no. La salida se
fuerza al nivel ALTO a travs de las resistencias de conduccin Q1 y Q2, conectadas en
paralelo.
Cuando la entrada A esta a nivel BAJO y la entrada B est a nivel ALTO, Q1 y Q4 se
saturan, mientras que Q2 y Q3 no. La salida se fuerza a nivel ALTO a travs de la
resistencia de conduccin de Q1.
 27

Cuando la entrada A esta a nivel ALTO y la entrada B est a nivel BAJO, Q1 y Q4 no

conducen, mientras que Q2 y Q3 se saturan. La salida se fuerza a nivel ALTO a travs de
la baja resistencia de conduccin de Q2.
Por ltimo cuando ambas entradas estn a nivel ALTO, Q1 y Q2 no conducen, y Q3 y Q4
se saturan. En ste caso, la salida se fuerza a nivel BAJO a travs de las resistencias de
conduccin de Q3 y Q4 en serie con tierra.

6.4. Puerta NOR CMOS.

La figura 14.20 muestra una puerta NOR CMOS con dos entradas. Observe la
disposicin de los pares complementarios.

Figura 19. Circuito de una puerta CMOS NOR.

El funcionamiento de la puerta NOR CMOS es el siguiente:

Cuando ambas entradas estn a nivel bajo, Q1 y Q2 se saturan y Q3 y Q4 no. La salida se
fuerza al nivel ALTO a travs de las resistencias de conduccin Q1 y Q2, situadas en
serie.
 28

Cuando la entrada A esta a nivel BAJO y la entrada B est a nivel ALTO, Q1 y Q4 se

saturan, mientras que Q2 y Q3 no. La salida se fuerza a nivel BAJO a travs de la
resistencia de conduccin de Q4 conectada atierra.
Cuando la entrada A esta a nivel ALTO y la entrada B est a nivel BAJO, Q1 y Q4 no
conducen y Q2 y Q3 se saturan. La salida se fuerza a nivel BAJO a travs de la baja
resistencia de conduccin de Q3, conectada a tierra.
Cuando ambas entradas estn a nivel ALTO, Q1 y Q2 no conducen, mientras que Q3 y Q4
se saturan. la salida se fuerza a nivel BAJO a travs de las resistencias de conduccin de
Q3 y Q4, en paralelo y conectadas a tierra.

En la familia CMOS (MOS complementario) similar, todos los elementos lgicos

estn constituidos nicamente a partir de MOSFET de canal n y de canal p incrementales.
Igual que las compuertas NMOS, las compuertas CMOS son fciles de fabricar y simples de
disear. Se hace mediante uso de tcnicas automatizadas de diseo y auxiliadas por
computadora.

Los circuitos CMOS son una eleccin obvia para circuitos alimentados por batera como
relojes digitales, calculadoras, telfonos celulares y computadoras porttiles (Horenstein,
1997).

6.5. Tensin de alimentacin.

Le valor nominal de la tensin de alimentacin continua (DC) para los dispositivos

CMOS estn disponibles en diferentes categoras de tensiones de alimentacin diferentes,
+5V; +3,3V; 2,5V y 1.2V. Aunque para simplificar se omite en los diagramas lgicos esta
tensin se conecta al pin VCC de un circuito integrado, y la masa se conecta al pin de masa
(GND). Tanto la alimentacin como la masa se distribuyen internamente a todos los
elementos del chip como se ilustra en la figura 14.1 para un encapsulado de 14 pines (Floyd,
2006).
 29

Figura 20. Ejemplo de las conexiones y distribucin VCC y masa en un circuito

integrado. Para simplificar, el resto de las conexiones se han omitido. (Floyd, 2006)

6.6. Niveles lgicos CMOS.

Para los circuitos CMOS, el rango de las tensiones de entrada (VIL) que
representan un nivel lgico BAJO (0 lgico) valido va de 0V a 1,5V para la lgica de
+5V y de 0V a 0,8V para la lgica de 3,3V. El rango de las tensiones de entrada (VIH)
que pueden representar un nivel ALTO (1 lgico) va de 3,5 a 5V para la lgica de 5V
y de 2V a 3,3V para la lgica de 3,3V, como se indica en la figura 21. El rango de
valores entre 1,5V y 3,5V para la lgica de 5V y el rango de 0,8V a 2V para la lgica
de 3,3V son regiones de funcionamiento no predecible, y los valores comprendidos en
dichos rangos no estn permitidos. Cuando un tensin de entrada se encuentra en unos
de estos rangos, puede ser interpretada como un nivel ALTO o un nivel BAJO por el
circuito lgico. Por tanto las puertas CMOS no pueden funcionar de forma fiable
cuando las tensiones se encuentran dentro de unos de estos rangos no predecibles.
(Floyd, 2006)
 30

Fig.21. Niveles lgicos de entrada y de salida para los dispositivos CMOS. (Floyd,
2006)

Los rangos de las tensiones de salida CMOS (VOL y VOH) para las lgicas de
5V y 3,3V se muestran en la figura 21. Observe que la tensin de salida mnima a
nivel alto, VOH(mn) , es mayor que la tensin de entrada mnima a nivel alto, VIH(mn) ; y
que la tensin de salida mxima a nivel BAJO, VOL(mx) , es menor que la tensin de
entrada mxima a nivel BAJO, VIL(mx) (Floyd, 2006).
 31

6.7. Caractersticas.

La mayor ventaja de la familia CMOS es su consumo de potencia

extremadamente bajo. Una puerta CMOS consume y disipa solamente unos 2nW de
potencia cuando es conmutada a un KHz; esto es menos de la millonsima parte de la
potencia disipada por una puerta TTL, por ejemplo. Adems de su minsculo consumo
de potencia la familia CMOS tiene la cualidad de una inmunidad al ruido mejor que la
inmunidad de la familia TTL y tan buena como la que posee la familia HTL. No es usual
encontrar estas dos ventajas en un mismo circuito electrnico. Note tambin que el
esquema de la puerta de la figura 2.25 no muestra ni resistencias ni diodos. Los circuitos
CMOS no utilizan sino MOSFETs como componentes del circuito. Esto los facilita para
su fabricacin como CIs ms baratos. Tambin, dado que un CI MOSFET requiere menos
rea de cristal de silicio que un CI con diodos y resistencias, la densidad d
empaquetamiento puede ser mucho ms alta. Esta particularidad permite fabricar
circuitos extensos y complejos en un solo chip de CI (Maloney, 1983).

Figura 22. Diagrama esquemtico de una puerta NOR CMOS, donde se muestran los
transistores de efecto de campo (Maloney, 1983).
 32

6.8. Sub familias CMOS

Llamados tambin series:

Serie 4000

Serie 74C, que su caracterstica principal es que es compatible terminal por terminal y
funcin por funcin con los dispositivos TTL. Esto hace posible reemplazar algunos circuitos
TTL por un diseo equivalente CMOS.

Serie 74HC, son los CMOS de alta velocidad, tienen un aumento de diez veces la
velocidad de conmutacin.

Serie 74HCT, es tambin de alta velocidad, y tambin es compatible en lo que

respecta la los voltajes con los dispositivos TTL. (Horenstein, 1997)
 33

7. Referencia bibliogrfica.

Collantes, P. &. (1999). Elementos de electronica. Espaa: Universidad de Valladolid.

Ginzburg, M. (2002). Tcnicas digitales con circuitos integrados. Espaa: Reverte.

Holt, C. (1989). Circuitos electronicos digitales y analogicos. Espaa: Revert.

Maloney, T. (2004). Electricidad Industrial "dispositivos y sistemas". Mxico: Prentice - Hall.

Morris, M. (1982). Logica digital y diseo de computadora. Mexico: Prentice-Hall.

Pardo, M.; Alberto, L. & Vega, B. (2006). Fundamento de electronica fundamental. Espaa:
Universidad Salamanca.

Schiavon, M. &. (2009). Familia Logicas. Mexico: Prentice-Hall.

Schilling, D., Belove, C. &., & Saccardi, R. (1993). CIRCUITOS ELECTRONICOS: discretos e
integrados (3era ed.). Espaa: Mc Graw-Hill.

Villalba G. & Zamora M. (2003). Introduccin a la Electronica digital. Espaa: Universidad de

Murcia.

Noriega, S. (2006). Familia lgica CMOS. Argentina: Instituto Nacional de Educacin

Tecnolgica.

Floyd, T. (2006). Fundamentos de sistemas digitales. Espaa: Pearson Educacin S. A.

Ronald J. & Widmer T (1987). Sistemas digitales: principios y aplicaciones. Mxico: Revert

Maloney, T. (1983). Electrnica industrial, dispositivos y sistemas. Espaa: Prentice Hall

Hispanoamericana.

Millman, J. & Halkias, C. (1976). Electrnica integrada. Espaa: Editorial Hispano Europea.

Rashid, M. (2000). Circuitos microelectrnicas, anlisis y diseo. Mxico: International

Thomson Editores.

Horenstein, M. (1997). Circuitos y dispositivos microelectrnicas. Mxico: Prentice Hall

Hispanoamericana.

Sedra, A. & Smith, k. (1999). Circuitos microelectrnicas. Mxico: Oxford University Press
Mxico S. A.