Академический Документы
Профессиональный Документы
Культура Документы
DE SAN MARCOS
Facultad de Ingeniera Electrnica
y Elctrica
E.A.P. Ingeniera Electrnica
Informe Final N1
2017-1
CUESTIONARIO FINAL
1. Cules son las tecnologas utilizadas en la fabricacin de componentes
digitales. Explique las caractersticas de los TTL y CMOS indicando sus ventajas
y desventajas.
En tecnologa bipolar encontramos dos tipos diferentes. En primer lugar se utiliz el hecho conocido
de que una unin pn polarizada en inverso presenta una capacidad de deplexin. No obstante
aparecen inconvenientes tales como que la unin debe mantenerse siempre polarizada en inversa,
que el valor de la capacidad vara con la tensin aplicada y que para una unin similar a la base-
emisor la tensin de ruptura es de slo 7V. Para la unin base-colector la tensin de ruptura es mayor
pero la capacidad por unidad de rea es bastante baja.
Por estas razones la capacidad integrada ms utilizada en tecnologa bipolar es la capacidad MOS.
En la secuencia de fabricacin normal se aade un paso adicional en el que se utiliza una mscara
para definir una regin en la que se crece una delgada lmina de xido sobre una difusin de emisor y
a continuacin se realiza una metalizacin de aluminio sobre el xido. Queda definida una capacidad
entre el aluminio y la difusin de emisor con un valor comprendido entre 0.2 y 0.3 pF/mm2 y una
tensin de ruptura de entre 60 y 100V. Esta capacidad es extremadamente lineal y presenta un
coeficiente de temperatura muy bajo. Aparece un inconveniente en forma de capacidad parsita
inherente a la regin de vaciamiento que se forma entre el substrato tipo p y la regin epitaxial n. No
obstante, es despreciable en la mayora de los casos.
En tecnologa MOS las capacidades juegan un papel ms importante que en tecnologa bipolar ya que
stas desempean muchas funciones que en el caso bipolar desarrollan las resistencias.
Diferentes procesos de fabricacin MOS utilizan dos lminas de polisilicio para implementar funciones
analgicas. La segunda lmina proporciona una estructura capacitiva eficiente y una lnea de
interconexin extra. La separacin entre lminas es comparable al espesor de xido de puerta de los
transistores MOS.
Se debe tener en cuenta la existencia de capacidades parsitas asociadas a cada una de las lminas de
polisilicio. La ms grande es la que se forma entre la lmina inferior y el substrato, proporcional al
rea de la lmina inferior y con un valor tpico que ronda entre el 10 y el 30 % de la capacidad total. La
capacidad parsita asociada a la lmina superior tiene su origen en la metalizacin que conecta dicha
lmina con el resto del circuito ms la capacidad parsita del transistor al cual est conectado. El valor
de esta capacidad parsita est comprendido entre 5 y 50 fF.
El transistor MOS en s mismo se puede utilizar tambin como una capacidad cuando se polariza en la
regin triodo; la puerta constituye un contacto y la fuente, el drenador y el canal la otra. Debido a que
el substrato no est muy dopado se producen grandes variaciones del potencial al modificar la
tensin aplicada y por tanto presenta un coeficiente de tensin muy elevado.
Tecnologa Bipolar
Muchos circuitos con aplicacin comercial necesitan aumentar el ancho de banda de manera que
puedan trabajar a frecuencias ms elevadas. Esta necesidad de operar a mayores velocidades se
traduce en una reduccin de la anchura de la base para as disminuir el tiempo de trnsito de los
portadores y el valor de las capacidades parsitas. La reduccin de las dimensiones del dispositivo
obliga a que la anchura de las regiones de deplexin dentro de la estructura se reduzca en proporcin,
por lo que es necesario el uso de menores tensiones de operacin y mayores concentraciones de
impurezas en las distintas regiones que componen el dispositivo. Para cubrir estas necesidades se ha
desarrollado una secuencia de procesos para fabricar transistores bipolares diferentes a la que se
utilizara, por ejemplo, en aplicaciones de potencia donde es frecuente la aplicacin de grandes
tensiones. Como diferencias ms destacas con respecto a otro tipo de aplicaciones se puede
mencionar el uso de lminas epitaxiales ms delgadas y dopadas, oxidaciones selectivas en diferentes
regiones para conseguir el aislamiento elctrico entre regiones en lugar de uniones polarizadas en
inverso y el uso del polisilicio como fuente de dopantes para el emisor.
Partiendo de un substrato de silicio tipo p, se comienza con una primera mscara que permite una
implantacin, obtenindose una regin n+ en el substrato p. A continuacin se lleva a cabo el
crecimiento epitaxial de una lmina de silicio tipo n con un espesor aproximado de 1micra y alrededor
de 0.5 W-cm de resistividad. El resultado se muestra en la siguiente figura,
El siguiente paso consiste en realizar una oxidacin selectiva que permite aislar el transistor de sus
vecinos y el contacto de colector del resto del transistor. Antes de crecer una gruesa lmina de xido,
se lleva a cabo un grabado que elimina el silicio de aquellas regiones donde se quiere situar el xido.
Sin este paso previo el xido resultante presentara un perfil abultado y poco uniforme que dificultara
o impidira depositar sobre esas zonas lminas de metal o polisilicio. Por tanto, la eliminacin del
silicio antes de la oxidacin permite conseguir una superficie casi plana despus de la oxidacin y
elimina el problema del posterior recubrimiento con otros materiales. La estructura resultante es la
que aparece en la siguiente figura,
Las zonas oxidadas se extienden hasta alcanzar el substrato p aislando elctricamente las
regiones n crecidas epitaxialmente. El crecimiento de lminas de xido de grosor mayor que 1 micra
requiere tiempos muy largos, por este motivo este mtodo de aislamiento es til exclusivamente para
estructuras muy finas.
A continuacin se van a definir los contactos de base y colector comenzando con una implantacin de
impurezas donadoras en elevada concentracin en la regin de contacto del colector y una difusin
posterior en la lmina enterrada, dando lugar a un camino de baja resistencia hasta el colector.
Seguidamente se utiliza una segunda mscara para definir la regin de base junto con un implante de
impurezas aceptadoras. El resultado final se muestra en la figura,
Figura 13.3.3 Seccin transversal del dispositivo resultante despus de utilizar una
mscara para implantar y difundir impurezas donadoras en la regin de colector y usar
otra mscara e implantar impurezas aceptadoras en la regin de base tipo p.
Figura 13.3.4 Seccin transversal del dispositivo resultante despus de la deposicin del
polisilicio y usar una mscara para implantar impurezas aceptadoras en la regin de base.
El mtodo utilizado para formar contactos de baja resistencia en la base se denomina estructura auto-
alineada porque el alineamiento de la regin de base con el emisor se produce automticamente. Un
proceso similar se utiliza tambin en tecnologa MOS como se ver en el apartado correspondiente.
La estructura que se obtiene despus de la metalizacin se muestra en la siguiente figura,
Figura 13.3.5 Seccin transversal del dispositivo final resultante. Los contactos de base y
colector pueden solaparse con los xidos permitiendo una reduccin de sus dimensiones.
El contacto de emisor se realizara en una extensin del poli-silicio mostrado en la figura.
Puesto que las zonas de aislamiento estn compuestas de SiO2, las ventanas de metalizacin pueden
solaparse con ellas. Esto reduce considerablemente las dimensiones mnimas que se pueden
conseguir en las regiones de base y colector. Todas las superficies de silicio y poli-silicio se cubren con
un siliciuro metlico para reducir las resistencias de contacto. En dispositivos de dimensiones
reducidas el contacto de emisor se realiza extendiendo el polisilicio fuera del rea activa del
dispositivo y formando el contacto metlico con el polisilicio all. No obstante, esta solucin aade
una resistencia serie de emisor. Los circuitos integrados fabricados con una secuencia de procesos
similar a la que acabamos de describir producen transistores bipolares con valores de fT superiores a
10 GHz que es muy superior a los valores tpicos de 500 MHz que se consiguen en los procesos
diseados para soportar elevadas tensiones.
Tecnologa NMOS
En la actualidad los transistores MOS son los ms utilizados en circuitos VLSI ya que pueden ser
escalados a dimensiones ms pequeas que el resto de dispositivos. La tecnologa MOS puede
dividirse en tecnologa NMOS que produce transistores canal n, y tecnologa CMOS compuesta por
transistores canal n y canal p sobre el mismo substrato. Las dos tecnologas son importantes puesto
que la tecnologa NMOS es ms simple que la tecnologa bipolar (involucra menos pasos de proceso)
mientras que la tecnologa CMOS proporciona circuitos con muy bajo consumo de potencia. A
principio de los 70, la longitud mnima de los transistores MOS era del orden de 7.5 m y el rea total
del chip del orden de 6000 mm2. En la actualidad se fabrican transistores con longitud de canal por
debajo de 0.1 m (100nm).
Su tensin de alimentacin caracterstica se halla comprendida entre los 4'75V y los 5'25V
como se ve un rango muy estrecho debido a esto, los niveles lgicos vienen definidos por el
rango de tensin comprendida entre 0'2V y 0'8V para el estado L y los 2'4V y Vcc para el
estado H.
La velocidad de transmisin entre los estados lgicos es su mejor baza, ciertamente esta
caracterstica le hacer aumentar su consumo siendo su mayor enemigo. Motivo por el cual han
aparecido diferentes versiones de TTL como FAST, SL, S, etc y ltimamente los TTL: HC, HCT y
HCTLS. En algunos casos puede alcanzar poco ms de los 250Mhz.
Esta familia es la primera que surge y an todava se utiliza en aplicaciones que requieren
dispositivos SSI y MSI. El circuito lgico TTL bsico es la compuerta NAND. La familia TTL utiliza
como componente principal el transistor bipolar. Como podemos ver en la figura, mediante un
arreglo de estos transistores se logran crear distintos circuitos de lgica digital.
Debemos tomar en cuenta otras caractersticas de la lgica TTL. Si dejamos una entrada sin conectar
actuar exactamente como un 1 lgico aplicado a esa entrada, ya que el transistor no ser polarizado
en forma directa. Cuando se presenta el caso de que no utilizamos una entrada la podemos dejar
desconectada para que actu como un 1 lgico, pero lo ms conveniente sera conectarlas a +5V a
travs de una resistencia de 1k para proteger de las corrientes a las
entradas de la compuerta.
Cuando dos o ms entradas de una compuerta TTL se interconectan para formar una entrada comn,
esta tendr un factor de carga de entrada que es la suma de los factores de carga de cada entrada.
La familia 74 cuenta con varias series de dispositivos lgicos TTL(74, 74LS, 74S, etc.).
Niveles de voltaje
Los niveles de voltaje de salida de la familia 74 estndar son:
Los voltajes aplicados a cualquier entrada de un CI no deben exceder los 5.5V. Existe tambin un
mximo para el voltaje negativo que se puede aplicar a una entrada TTL, que es de -0.5V. Esto se debe
al uso de diodos de proteccin en paralelo en cada entrada de los CI TTL.
Retado de propagacin
La serie TTL tambin puede caracterizarse por el tipo de salida con que cuenta:
Existen varias series en la familia CMOS de circuitos integrados digitales. La serie 4000 que fue
introducida por RCA y la serie 14000 por Motorola, estas fueron las primeras series CMOS. La serie
74C que su caracterstica principal es que es compatible terminal por terminal y funcin por funcin
con los dispositivos TTL. Esto hace posibles remplazar algunos circuitos TTL por un diseo equivalente
CMOS. La serie 74HC son los CMOS de alta velocidad, tienen un aumento de 10 veces la velocidad de
conmutacin. La serie 74HCT es tambin de alta velocidad, y tambin es compatible en lo que
respecta a los voltajes con los dispositivos TTL.
Los voltajes de alimentacin en la familia CMOS tiene un rango muy amplio, estos valores van de 3 a
15 V para los 4000 y los 74C. De 2 a 6 V para los 74HC y 74HCT.
Los requerimientos de voltaje en la entrada para los dos estados lgicos se expresa como un
porcentaje del voltaje de alimentacin. Tenemos entonces:
VOL(max) = 0 V
VOH(min) = VDD
VIL(max) = 30%VDD
VIH(min) = 70% VDD
Por lo tanto los mrgenes de ruido se pueden determinar a partir de la tabla anterior y tenemos que
es de 1.5 V. Esto es mucho mejor que los TTL ya que los CMOS pueden ser utlizados en medios con
mucho ms ruido. Los mrgenes de ruido pueden hacerse todava mejores si aumentamos el valor de
VDD ya que es un porcentaje de este.
Ya que los CMOS tienen una resistencia de entrada extremadamente grande (1012) que casi no
consume corriente. Pero debido a su capacitancia de entrada se limita el nmero de entradas CMOS
que se pueden manejar con una sola salida CMOS. As pues, el factor de carga de CMOS depende del
mximo retardo permisible en la propagacin. Comnmente este factor de carga es de 50 para bajas
frecuencias, para altas frecuencias el factor de carga disminuye.
Los valores de velocidad de conmutacin dependen del voltaje de alimentacin que se emplee, por
ejemplo en una 4000 el tiempo de propagacin es de 50 ns para VDD = 5 V y 25ns para VDD = 10 V.
Como podemos ver mientras VDD sea mayor podemos operar en frecuencias ms elevadas.
Hay otras caractersticas muy importantes que tenemos que considerar siempre, las entradas CMOS
nunca deben dejarse desconectadas, todas tienen que estar conectadas a un nivel fijo de voltaje, esto
es porque los CMOS son, al igual que los MOS muy susceptibles a cargas electrostticas y ruido que
podran daar los dispositivos.
Caractersticas de la familia CMOS.
La tecnologa MOS (Metal Oxido Semiconductor) deriva su nombre de la estructura bsica MOS de un
electrodo metlico montado en un aislador de xido sobre un sub-estrato semiconductor. Los
transistores de la tecnologa MOS son transistores de campo denominados MOSFET. La mayora de los
CI digitales MOS se construyen exclusivamente con MOSFET.
Caractersticas principales.
Voltaje de alimentacin
Las series 4000 y 74C funcionan con valores de VDD que van de 3 a 15V, por lo que la regulacin de
voltaje no es un aspecto crtico. Las series 74HC y 74HCT funcionan con voltajes de 2 a 6 V.
Niveles de voltaje
Cuando las salidas CMOS manejan solo entradas CMOS, los niveles de voltaje de la salida pueden
estar muy cercanos a 0V para el estado bajo, y a VDD para el estado alto.
VOL (max) 0V
VOH (min) VDD
VIL (max) 30% VDD
VIH (min) 70% VDD
Velocidad de operacin
Una compuerta NAND N-MOS comn tiene un tiempo de retardo de 50 ns. Esto se debe
principalmente a la resistencia de salida relativamente alta (100k ) y la
carga capacitiva representada por las entradas de los circuitos lgicos manejados.
Margen de ruido
Normalmente, los mrgenes de ruido N-MOS estn alrededor de 1.5V cuando operan desde VDD = 5
V, y sern proporcionalmente mayores para valores ms grandes de VDD.
Factor de carga
Para circuitos operando en DC o de baja frecuencia, las capacidades del factor de carga son
virtualmente ilimitadas. Sin embrago, para frecuencias mayores de 100 kHz, se observa un deterioro
del factor de carga - siendo del orden de 50, lo que es un tanto mejor que en las familias TTL.
Consumo de potencia
Los CI MOS consumen pequeas cantidades de potencia debido a las resistencias relativamente
grandes que utilizan. A manera de ejemplo, se muestra la disipacin de potencia del INVERSOR N-
MOS en sus dos estados de operacin.
PD = 5V x 0.05nA = 0.25 nW
PD = 5V x 50A = 0.25mW
Complejidad del proceso
La lgica MOS es la familia lgica ms simple de fabricar ya que utiliza un solo elemento bsico, el
transistor N-MOS (o bien el P-MOS), por lo que no requiere de otros elementos como diodos o
resistencias (como el CI TTL).
Serie 4000/14000
Serie 74C
Serie 74HC (CMOS de alta velocidad)
Serie 74HCT
En comparacin con las familias lgicas TTL, las familias lgicas MOS son ms lentas en cuanto a
velocidad de operacin; requieren de mucho menos potencia; tienen un mejor manejo del ruido; un
mayor intervalo de suministro de voltaje; un factor de carga ms elevado y requieren de mucho
menos espacio (rea en el CI) debido a lo compacto de los transistores MOSFET. Adems, debido a su
alta densidad de integracin, los CI MOS estn superando a los CI bipolares en el rea de integracin a
gran escala. (LSI - memorias grandes, CI de calculadora, microprocesadores, as como VLSI).
Por otro lado, la velocidad de operacin de los CI TTL los hace dominar las categoras SSI o MSI
(compuertas, FF y contadores)
Los fabricantes de TTL por lo general den valores garantizados para los parmetros
, , , , para la tolerancia especificada de la tensin de alimentacin y
en unas condiciones de carga asociada a un fan-out determinado, por ejemplo, = 10 para un TTL
estndar (serie 74) = , = . , = . , = . , que
confirman lo que se conoce como niveles estndar de TTL.
MARGEN DE TRANSICION
Se corresponde con el rango de tensiones en que la entrada es indeterminada y puede ser tomada
como un uno o un cero. Esta zona no debe ser empleada nunca, ya que la puerta se comporta de
forma incorrecta.
MT = VIH mn - VIL mx
AMPLITUD LOGICA
Debido a que dos puertas de la misma familia no suelen tener las mismas caractersticas debemos
emplear los valores extremos que tengamos, utilizando el valor de VIL mx ms bajo y el valor de VIH
mn ms alto.
AL mx: VH mx - VL mn
AL mn: VH mn - VL mx
RUIDO
El ruido es el elemento ms comn que puede hacer que nuestro circuito no funcione habiendo sido
diseado perfectamente. El ruido puede ser inherente al propio circuito (como consecuencia de
proximidad entre pistas o capacidades internas) o tambin como consecuencia de ruido exterior (el
propio de un ambiente industrial).
Si trabajamos muy cerca de los lmites impuestos por VIH y VIL puede que el ruido impida el correcto
funcionamiento del circuito. Por ello debemos trabajar teniendo en cuenta un margen de ruido:
Supongamos que trabajamos a un nivel bajo de VOL = 0'4 V con VIL mx = 0'8 V. En estas condiciones
tendremos un margen de ruido para nivel bajo de:
VML = 0'8 - 0'4 = 0'4 V
FAN OUT
Es el mximo nmero de puertas que podemos excitar sin salirnos de los mrgenes garantizados por
el fabricante. Nos asegura que en la entrada de las puertas excitadas:
VOH es mayor que VOH mn
VOL es menor que VOL mn
Para el caso en que el FAN OUT sea diferente a nivel bajo y a nivel alto, escogeremos el FAN OUT ms
bajo para nuestros diseos.
Si adems nos encontramos con que el fabricante no nos proporciona el FAN OUT podemos calcularlo
como:
POTENCIA DISIPADA
Es la media de potencia disipada a nivel alto y bajo. Se traduce en la potencia media que la puerta va a
consumir.
TIEMPOS DE PROPAGACION
Definimos como tiempo de propagacin el tiempo transcurrido desde que la seal de entrada pasa
por un determinado valor hasta que la salida reacciona a dicho valor.
vamos a tener dos tiempos de propagacin:
4. Dibujar smbolos lgicos alternativos (Norma Standard y Norma IEC) para cada
una de las compuertas lgicas bsicas.
Inversor
A
A
A+B
B
. B
A =A+B
B
A. B
A. B. C
C
6. Uno de los usos ms comunes de las compuertas est en el control del flujo de
datos de la entrada a la salida. En este modo de operacin se emplea una entrada
como control, mientras que la otra lleva los datos que sern transferidos a la
salida. Si se permite el paso de stos, se dice entonces que la compuerta est
habilitada. Si no se permite el paso de los datos, entonces la compuerta est
inhabilitada.
Indique para que casos, cada una de las compuertas bsicas estara habilitada o
inhabilitada. Concuerda con lo obtenido experimentalmente?
CONDICIN DE LA
COMPUERTA ENTRADA DE CONTROL SALIDA
COMPUERTA
0 Inhabilitada 0
AND
1 Habilitada datos
0 Inhabilitada 1
NAND
1 Habilitada datos invertidos
0 Habilitada Datos
OR
1 Inhabilitada 1
0 Habilitada Datos invertidos
NOR
1 Inhabilitada 0
Decimal: 0 1 2 3 4 5 6 7 8 9
BCD: 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001
Los nmeros decimales, se codifican en BCD con los bits que representan sus dgitos.
Por ejemplo, la codificacin en BCD del nmero decimal 59237 es:
Decimal: 5 9 2 3 7
BCD: 0101 1001 0010 0011 0111
La representacin anterior (en BCD) es diferente de la representacin del mismo nmero decimal en binario
puro:
1110011101100101