UNIVERSIDAD ESTATAL PENINSULA DE SANTA ELENA

FACULTAD DE SISTEMAS Y TELECOMUNICACIONES

CARRERA DE LECTRONICA Y TELECOMUNICACIONES

LABORATORIO DE SISTEMAS DIGITALES

CARRERA CICLO CODIGO NOMBRE DE LA

ASIGNATURA
Electronica y 2017-1 EL075 Laboratorio de Sistemas Digitales
Telecomunicaciones

LABORATORIO DE Electronica DURACION

NOMBRE DE LA PRACTICA Diseo de un Multiplexor 5 a 1 y Decodificador con 2h
VHDL

PRACTICA 5

1 OBJETIVOS

Repasar conocimientos del diseo de circuitos combinatoriales mediante multiplexores y

decodificadores.
Practicar el diseo de circuitos combinatoriales con VHDL.
Revisar el manual de la tarjeta DE2 y documentacin sobre Quartus II.

2 FUNDAMENTO TEORICO
Decodificador BCD a 7 Segmentos

Debe existir un medio para desplegar la informacin tal que el operador del sistema pueda entenderla
fcilmente.
El mtodo ms popular es desplegar informacin numrica en 7 segmentos para formar los caracteres
0 al 9.
El decodificador driver 7446 o 7447 se usa para tomar una entrada NBCD de 4 bits y a la salida
encender los segmentos apropiados para visualizar el dgito.
 UNIVERSIDAD ESTATAL PENINSULA DE SANTA ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE LECTRONICA Y TELECOMUNICACIONES

LABORATORIO DE SISTEMAS DIGITALES

Tipos de Display de 7 Segmentos

 UNIVERSIDAD ESTATAL PENINSULA DE SANTA ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE LECTRONICA Y TELECOMUNICACIONES

LABORATORIO DE SISTEMAS DIGITALES

3 PROCEDIMIENTO
3.1 EQUIPO
EQUIPO NECESARIO MATERIAL DE APOYO
Computador Practica Impresa
Programa Quartus II Pizarron
Tarjeta DE2 con dispositivo FPGA Marcadores
EP2C35F672C Proyector

3.2 DESARROLLO DE LA PRACTICA

Parte I
Se pide que se realice la construccin, compilacin, simulacin e implementacin del circuito de la
Figura 1.

Figura.1. Multiplexor 5 a 1, 3 bits de ancho.

Desarrollar los siguientes pasos

Crea un nuevo proyecto en Quartus II para el circuito de la Figura.1.
Crea una entidad VHDL para multiplexor 5 a 1 de 3 bits de ancho. Conecta las entradas de
seleccin a los interruptores SW17-SW15, y use los 15 interruptores SW14-SW0 para proveer
las cinco entradas de tres bits U a Y. Conecte la salida M a los LEDG2-LEDG0.
Incluye en tu proyecto la requerida asignacin de pines para la tarjeta DE2. Compile el
proyecto.
Bajar el circuito compilado en la FPGA. Probar la funcionalidad del multiplexor activando los
interruptores y observando los LEDs. Asegrese de que cada una de las entradas de U a Y
 UNIVERSIDAD ESTATAL PENINSULA DE SANTA ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE LECTRONICA Y TELECOMUNICACIONES

LABORATORIO DE SISTEMAS DIGITALES

puede ser adecuadamente seleccionado como la salida M.

Parte II

Figura.2. Muestra un mdulo decodificador de 7 segmentos que tiene tres bits de entrada C0, C1,
C2. Este decodificador posee 7 salidas que son usadas por el display para presentar un carcter. La
tabla 1. Muestra los caracteres que deben ser presentados para cada valor de C0, C1, C2de 7
segmentos. Para mantener el diseo simple, solo cuatro caracteres son incluidos en la Tabla 1 (mas
el caracteres blanco, el cual es seleccionado para los cdigos 100-111).
Cada uno de los 7 segmentos en el display es identificado por los ndices de 0 a 6 como muestra
Figura 2. Cada segmento es iluminado con el valor lgico 0. Debes escribir una identidad en VHDL
que implemente las funciones lgicas que represente el circuito necesitado para activar cada uno
de los 7 segmentos.

Figura.2. Decodificador de 7 segmentos

Tabla 1. Cdigo de caracteres.

 UNIVERSIDAD ESTATAL PENINSULA DE SANTA ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE LECTRONICA Y TELECOMUNICACIONES

LABORATORIO DE SISTEMAS DIGITALES

Desarrollar los siguientes pasos:

Crea un nuevo proyecto en Quartus II para el circuito de la Figura.2.
Crea una entidad VHDL para el decodificador de 7 segmentos que tenga los tres bits de
entrada C0, C1, C2. Conecte las entradas C0, C1, C2 a los interruptores SW2-SW0, y conecta la
salida del decodificador al HEX0 del display de la tarjeta DE2. Los segmentos en el display son
llamados HEX00, HEX01, . . ., HEX06, correspondiente a la Figura 2. Es decir debes declarar un
puerto de 7 bits.
Despus de hacer el requerimiento de asignacin de pines de la tarjeta DE2, compile el
proyecto.
Bajar el circuito compilado en la FPGA. Probar la funcionalidad del circuito activando los
interruptores SW2 SW0 y observando el display de 7 segmentos.
Considere el circuito de la Figura 1. Este usa el multiplexor de 5 a 1, 3 bit por canal, para habilitar
la seleccin de los 5 caracteres que son mostrados en el display de 7 segmentos. Usando el
decodificador de 7 segmentos de la parte II este circuito puede mostrar cualquiera de los caracteres
H,E,L,O, y blanco. Los cdigos de caracteres son acordados con la tabla 1 de la Practica 4, usando
los interruptores SW14-SW0, y un especfico carcter es seleccionado por el ajuste de los
interruptores SW17-SW15.
Ahora el propsito del circuito es mostrar cualquier palabra compuesta por los caracteres de la
tabla 1 de la Practica 4 y en cinco displays de 7 segmentos en vez de uno; y ser capaz de rotar esta
palabra en forma circular a travs de los displays cuando los interruptores SW17-SW15 son
ajustados. Ver tabla 1 donde se muestra un ejemplo de la rotacin de la palabra HELLO.
Parte II

Figura.1. Circuito que puede seleccionar y mostrar en el display uno de cinco caracteres.
 UNIVERSIDAD ESTATAL PENINSULA DE SANTA ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE LECTRONICA Y TELECOMUNICACIONES

LABORATORIO DE SISTEMAS DIGITALES

Tabla 1. Rotacin de la palabra HELLO en cinco displays.

Desarrollar los siguientes pasos:

Crea un nuevo proyecto en Quartus II para tu circuito
Si haces una nueva entidad VHDL inclyela al proyecto. Puedes hacer el diseo en bloques
tipo grfico usando las entidades de la parte I y parte II del Practica 4. Conecta los
interruptores SW17-SW15 a las entradas selectoras las cinco instancias de multiplexores 5 a
1 de 3 bits de ancho. Tambin conecta los interruptores SW14-SW0 de cada instancia de los
multiplexores segn sea necesario para producir los patrones de caracteres que se muestran
en la Tabla 2. Conecta la salida de los cinco multiplexores a los displays de 7 segmentos HEX4,
HEX3, HEX2, HEX1, y HEX0.
Incluye la requerida asignacin de pines de la tarjeta DE2 para todos los interruptores, LEDS
y displays de 7 segmentos. Compile el proyecto.
Bajar el circuito compilado en la FPGA. Probar la funcionalidad del circuito ajustando los
apropiados cdigos de caracteres en los interruptores SW14 SW0 y activando los
interruptores SW17-SW15 para observar la rotacin de los caracteres.

4 TABLA DE RESULTADOS

Pegue aqu el cronograma resultado de su simulacin.

Pegue aqu una foto del resultado de su implementacin.

 UNIVERSIDAD ESTATAL PENINSULA DE SANTA ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE LECTRONICA Y TELECOMUNICACIONES

LABORATORIO DE SISTEMAS DIGITALES

5 Conclusiones y Bibliografia
5.1 Conclusiones

5.2 Bibliografia
Sistemas Digitales Principios y Aplicaciones, Ronald J. Tocci, 10ma Edicin.
Gua del programa QUARTUS Edicin y Simulacin, Universidad del Pas Vasco,
http://www.sc.ehu.es/acwarila/LDD/Practica/GuiaQuartus1.pdf
DE2 Development and Education Board, User Manual, ALTERA.
Don Meador. Begining Digital From a VHDL Perpesctive. First edition 2011.