Академический Документы
Профессиональный Документы
Культура Документы
Laboratorio 4
CATEDRTICO:
ING. Jos Roberto Ramos Lpez
INSTRUCTOR:
Br. Fredy Bonilla
ESTUDIANTES:
Br. Bonilla Monterrosa, Moiss Antonio. BM11006
Br. Flores Cabrera, Gabriela Estefany FC13007
Br. Torres Vanegas, Henry Anselmo TV13018
CIUDAD UNIVERSITARIA, 6 DE NOVIEMBRE DE 2017
RESUMEN
MATERIALES Y EQUIPO
INTRODUCCION
a) b)
c) d)
Figura I. Curvas caractersticas ideales de respuesta en frecuencia para filtros.
Este circuito consta de una red RC para generar las seales tal como se dijo
en la parte terica. Como en el pre laboratorio se calcul el diseo del circuito
Este es un filtro pasabajas de 5to orden de topologa salen key o VCVS y lleva una
etapa de ganancia unitaria activa para hacerlo de 5to orden ya que el circuito VCVS
solo son de orden 2 se us una tabla obtenida del famoso libro Art Of Electronic. Este
diseo fue realizado en el prelaboratorio
Luego se construye el filtro Butterworth descrito anteriormente con una seal de1 V y
frecuencia de 100Hz y lo que se registro fue lo siguiente:
F(HZ) V(Volt)
100 2.04
200 2.04
300 1.96
400 1.92
500 1.88
600 1.8
700 1.76
800 1.68
900 1.64
1000 1.56
2000 1.12
3000 0.8
4000 0.64
5000 0.6
6000 0.58
7000 0.56
8000 0.4
9000 0.28
10000 0.24
Tabla1 barrido de frecuencia
V(Volt)
2.5
2
Axis Title
1.5
1
0.5
0
1 10 100 1000 10000
Axis Title
Se procede a construir el circuito simple and hold y lo que se obtuvo fuel lo siguiente:
Luego se registra la seal del circuito simple and hold colocando una seal resistencia
de un mega en paralelo con el capacitor de 1nF y lo que se obtuvo es lo siguiente.
Figura 17: V.hold obtenida de nuestro circuito de muestre con resistencia de 1meg
Discusin y simulaciones
Simulaciones
Se procede a realizar los circuitos es spice y los resultados
obtenidos son los siguientes:
Los resultados obtenidos del filtro con los obtenidos en el laboratorio no son nada
satisfactorio.
Por lo cual para la etapa sample and hold usamos el generador de funciones
Al cambiar la resistencia de salida del divisor la seal presenta cambio debido aue
pasara mayor tiempo en ese estado
Conclusiones
Como se puede observar el filtro VCVS no es muy satisfactorio ya que no sali lo que
se esperaba con respecto a la simulacin. tambin puede deberse al tipo de
alambrado realizo y eso genero muchsimo fallo
El circuito sample and hold tiene una gran aplicacin en el rea de telecomunicaciones
hoy en dia debido aque esto digitaliza la seal y nos ayuda a dar una aproximacin de
la seal original
Usando el integrado 555 podemos realizar osciladores pero no son simtricos debido a
la ecuacin usada en el pre lab por lo cual para otras aplicaciones puede ya no
funcionar como lo esperbamos
Bibliografa
http://www.electronics-tutorial.net/analog-integrated-circuits/sample-hold-
circuit/index.html
https://www.uv.es/marinjl/electro/555.htm
http://www.cc.gatech.edu/classes/AY2011/cs3651_spring/docs/LM555.pdf
http://focus.ti.com/lit/ds/symlink/sn74163.pdf
https://www.jameco.com/Jameco/Products/ProdDS/893099.pdf
http://www.national.com/pf/LM/LM741.html
http://www.national.com/pf/LF/LF356.html