Академический Документы
Профессиональный Документы
Культура Документы
UNSA ANALOGA II
ELECTRONICA ANALOGA II
Conceptos bsicos
Amp. construido utilizando una fuente dependiente
control a DS b salida
puerto a b puerto
a + b
+
v i = f (v )
a b
RL
vO
VCCS
K
iD = (vI 1)
2
vI 2
+
para v I 1V
= 0 si no,
vO = VS iD RL
K
(vI 1)2
2
ELECTRONICA ANALOGA II
Es necesario un dispositivo clave:
v B
A
i = f (v )
fuente de corriente
controlada por tensin
C
ELECTRONICA ANALOGA II
Es necesario un dispositivo clave:
El Transistor MOSFET
El comportamiento de un estado , el
estado conductor del MOSFET es bastante ms complejo de lo que
hacen creer el conmutador ideal o el modelo de resistencia.
D
G
vGS < VT
D S
G
S
vGS VT
?
ELECTRONICA ANALOGA II
Grficamente
iDS v+DS
+
vGS
vDS = vGS VT
odo
iDS iDS iDS vGS 1
vGS VT e tr Regin de
saturacin
n d
vGS VT vGS 2
Regi
vGS3
ELECTRONICA ANALOGA II
Grficamente
iDS v+DS
+
vGS
vDS = vGS VT
odo
iDS iDS iDS vGS 1
vGS VT e tr Regin de
saturacin
n d
vGS VT vGS 2
Regi
vGS3
D
G
vGS < VT
D S
G D
iDS = f (vGS )
S G K
= (vGS VT )
2
vGS VT 2
cuando,
S vDS vGS VT
ELECTRONICA ANALOGA II
Comparacin de los modelos
vDS = vGS VT
odo
iDS iDS iDS vGS 1
e tr
vGS VT Regin de
saturacin
n d
vGS VT vGS 2
Regi
vGS3
...
vGS < VT vGS < VT
vDS vDS vDS
vGS < VT
MODELO S MODELO SR MODELO SCS
para diseos para diseos
por diversin
digitales analgicos
VS
RL
vO
G D K
vI iDS = (vI VT )
2
S 2
en la regin de
saturacin
ELECTRONICA ANALOGA II
Amplificador MOSFET
VS
RL
vO
G D K
vI iDS = (vI VT )
2
S 2
en la regin de
saturacin
VS
RL
vO
D K
G iDS = (vI VT )
2
A
+ 2
vGS = vI + vI para vO vI VT
S
ELECTRONICA
Analicemos el circuito
VS
RL
vO
D K
G iDS = (vI VT )2 A
+ 2
vGS = vI + vI para vO vI VT
S
1 Mtodo analtico: vO vs vI
vO = VS iDS RL B
K
o vO = VS (vI VT ) RL para vI VT
2
2 vO vI VT
vO = VS v I < VT
para
(el MOSFET se desconecta)
ELECTRONICA ANALOGA II
2 Mtodo grfico: vO vs vI
K
A partir de A : i DS = (vI VT ),
2
2
vO vI VT
para
2iDS
vO
K
K 2
iDS vO
2
VS v0
B : iDS =
RL RL
ELECTRONICA ANALOGA II
2 Mtodo grfico: vO vs vI
K K 2
A : iDS = (vI VT ) para iDS, vO
2
2 2
VS vO
B : DS
i =
RL RL
iDS
VS K 2
iDS vO
RL 2
B Ln A
ea
de vI
ca
rg = vGS
a
vO
VS
Se deben cumplir las restricciones de A y B
ELECTRONICA ANALOGA II
2 Mtodo grfico: vO vs vI
iDS
VS K 2
iDS vO
RL 2
B A
vI
I DS VI
vO
VO VS
ELECTRONICA ANALOGA II
Anlisis de gran seal
del amplificador (bajo la
disciplina de saturacin)
1 vO frente a vI
ELECTRONICA ANALOGA II
Anlisis de gran seal
1 vO frente a v I
vO
K
VS (vI VT ) RL
2
VS 2
vO = vI VT
entra en la regin
de trodo
vI
VT
Anlisis de gran seal
2 Cules son los mrgenes de funcionamiento
vlidos bajo la disciplina de saturacin?
Nuestras
vI VT
K 2
restricciones vO vI VT iDS vO
2
iDS K 2
iDS vO
2
VS
K
iDS = (vI VT )
2
RL
2 vI
V v
iDS = S O
RL RL
vO
VS
? vI = VT
vO = VS e iDS = 0
9
Anlisis de gran seal
2 Cules son los mrgenes de funcionamiento
vlidos bajo la disciplina de saturacin?
iDS K 2
iDS vO
2
K
iDS = (vI VT )
2
2 vI
VS vO
iDS =
RL RL
vO
1 + 1 + 2 KRLVS
vI = VT +
KRL vI = VT
1 + 1 + 2 KRLVS vO = VS e iDS = 0
vO =
KRL
VS vO
iDS =
RL RL
Resumen del anlisis de gran seal
1 vO frente a vI
K
vO = VS (vI VT )2 RL
2
1 + 1 + 2 KRLVS
vO : VS a
KRL