Вы находитесь на странице: 1из 13

ELT 413 ELETRNICA ANALGICA II

ENGENHARIA ELTRICA
O
LABORATRIO N 1: RESPOSTA EM FREQUNCIA EM CIRCUITOS RC

Disciplina Turma P Lab / Bancada Data Nota

matricula nome assinatura

  
  
  

www.elt09.unifei.edu.br ... Arquivos Adicionais ... PDF2008


www.elt09.unifei.edu.br/roteiroslab/EEL211_Lab9r.pdf

Objetivos: freq V o1 /V i Av1 V o2 /V i Av2


Hz dB dB
1) Medir Constante de Tempo e Rise Ti- 10
me T R .
2) Desenhar a curva de resposta em fre- 20
quncia de um circuito RC entre 10Hz e 50
100khz,
100
3) Determinar a frequncia de corte f C .
4) Medir ngulo de fase na frequncia de 200
corte. 500 1 2 3 4 5 6 7 8 9 1 2 3 4 5 6 7 8 9 1 2 3 4 5 6 7 8 9 1 2 3 4 5 6 7 8 9 1

5) Determinar a taxa de atenuao


dB/DECADA. 1k
2k
Vi R1= 1.5k V R1= 15k V
O1 O2 5k
10k
C1 C2
20k
100nF 10nF
50k
100k
Circuito RC Filtro Passa-Baixa 2 ordem

fC1 1 fC2 2
TR1 1 TR2 2

=1,442.t1/2 =
= 0, 7213.t 3/4 =
= 0, 4552.RiseTime =
Itajub, MG, julho de 2016

UNIFEI / IESTI : Egon Luiz Muller & Kazuo Nakashima 1 UNIFEI-IESTI Kazuo Nakashima & Egon Luiz Muller Jr 2
ELT 212/413/056 ELETRNICA ANALGICA II
O
LABORATRIO N 2: RESPOSTA EM FREQNCIA EM AMPLIFICADORES freq Vi Vo Av Av dB freq Vi Vo Av Av dB
Disciplina Turma P Lab / Bancada Data Nota Hz Vpp Vpp Vo/Vi dB Hz Vpp Vpp - dB
10 10k

matricula nome assinatura 20 20k


   50 50k
   100 100k
   200 200k

500 500k
www.elt09.unifei.edu.br ... Arquivos Adicionais ... PDF2008
www.elt09.unifei.edu.br/roteiroslab/ELT413_Lab1r.pdf 1k 1M
www.elt09.unifei.edu.br/roteiroslab/EEL211_Lab9r.pdf 2k 2M

Objetivos: 5k 5M

1) Desenhar a curva de resposta em fre-


quncia de um amplificador emissor co-
mum entre 10Hz e 100khz,
2) Determinar a frequncia de corte inferior
f1
3) Determinar o capacitor dominante res-
ponsvel por f 1 .
VCC Terico Medido Conf.

V CEQ
RC
I CQ
RF CO V OPP Max

Ci A V - fo
CF
CE f 1 Ci
f 1 Co
RL f 1 CE
VS

RE1
RE2
f1
f2
V CC Ci Co CE CF BW
15 V 1 F 10 F 10 F 100 pF
**f 1
**f 2 1 2 3 4 5 6 7 8 9 1 2 3 4 5 6 7 8 9 1 2 3 4 5 6 7 8 9 1 2 3 4 5 6 7 8 9 1
RC R E1 R E2 RL RF

2 k 1 k 100 2 k 200 k ** Procedimento rpido (7/5 Divises)

Itajub, MG, Julho de 2016

UNIFEI / IESTI / GEB: Egon Luiz Muller & Kazuo Nakashima 1 UNIFEI-IESTI Kazuo Nakashima & Egon Luiz Muller Jr 2
ELT212/413/056 ELETRNICA ANALGICA II
LABORATRIO NO 3: AMPLIFICADOR EC (RETAS DE CARGA DC E AC E PONTO QOT)

'LVFLSOLQD 7XUPD3 /DE%DQFDGD 'DWD    1RWD


Anlise DC Anlise AC
Vi
        s/ sinal V i =1Vpp Vp-p mximo
        RL V CEQ I CQ Av Vo Vc Ve Vce
PDWULFXOD QRPH DVVLQDWXUD
3
  
2 M 7,5
  
12
  
3
2 k 6
www.elt09.unifei.edu.br ... Arquivos Adicionais ... PDF 2008
www.elt09.unifei.edu.br/roteiroslab/ELT413_Lab2r.pdf 12
V mA - Vp-p mximo

Objetivos: 1) Montar o circuito de polarizao (circuito DC). Li-


gar Vcc=15V. Ajustar o potencimetro e verificar
1) Localizar o ponto de operao Q timo se VCE varia entre 0V e 15V.
2) Determinar a amplitude mxima sem ceifa- 2) Medir a tenso no resistor RC e calcular
mento em 3 pontos de operao, a) Proximo ICQ=VRC/RC . Preencher a Tabela 1.
saturao, b) prximo ao corte e c) no pon- 3) Instalar o gerador de sinais Vi atravs do capaci-
to Q timo. tor Ci=1uF. Cuidado com a polaridade do capaci-
tor eletroltico. Observe atravs do osciloscpio
Analisar o circuito sem carga (R L =2M) e se o amplificador est funcionando CH1=Vi e
com carga de 2k CH2=Vc. Ajuste Vi em 1Vpp. A tenso no coletor
Vc deve ter amplitude de 2Vpp e fase invertida.
9FF 9
4) Mude CH2 para o emissor CH2=Ve. A amplitude
5& deve ser 1Vpp e em fase com o sinal de entrada.
O circuito est pronto para ser analisado.
N N
5) Medir V Opp e calcular o ganho de tenso
A V =V Opp /V ipp .O sinal de sada no deve estar
N N ceifada. Preencher a Tabela 1.
X)
6) Aumente o sinal at ocorrer o ceifamento. No
9R ponto Q timo o ceifamento ocorrer simul-
X) 9F taneamente no semiciclo positivo e no semi-
5/ ciclo negativo. Anotar este valor de Vopp
9L mximo na Tabela 1.
9H 0
N 7) Mudar CH2 para o coletor e anotar Vcpp m-
N ximo.
8) Mudar CH2 para o emissor e anotar Vepp
mximo.
9) Vce=Vc+Ve.
10) Repetir o ensaio para V CEQ =3V e para
2N 3904 N BC547 N V CEQ =12V.
2N3906 P BC557 P
11) Repetir o ensaio para RL=2k. Calcular VCE(Q OT)
12) Desenhar a reta de carga dc e as retas de
E B C C B E carga ac para R L =2k nos seguintes pontos de
V IS T O D E F R E N T E operao V CE(Q) = 3 V, 12 V e no ponto Q -
timo.
X=V CE 1V/DIV); Y=I C (1mA/DIV) I C =V RC /R C
Itajub, MG, julho de 2016

UNIFEI - IEE/DON Kazuo Nakashima & Egon Luiz Muller Jr 1 UNIFEI - IEE/DON Kazuo Nakashima & Egon Luiz Muller Jr 2
ELT 212/413/056 ELETRNICA ANALGICA II
LABORATRIO NO 4: AMPLIFICADOR EC E CC EM CASCATA - ROUT
E &LUFXLWR RC R E2 VCC = +15V
Disciplina Turma P Lab / Bancada Data Nota Rout = RL o 1
2k 2k
Vo RF Co= 10F
Eo R out (??) Vo 200k
Ci
matricula nome assinatura
1F 4
  
4
   RL RL
2M
   R E1
2k
100
www.elt09.unifei.edu.br ... Arquivos Adicionais ... PDF 2008
www.elt09.unifei.edu.br/roteiroslab/ELT413_Lab3r.pdf 9. Rin: Instalar um resistor RS de 10k em s-
rie com o gerador de sinais Ei. Medir a ten- 10. Repetir os procedimentos de 1 ao 9 para es-
so antes e depois deste resistor, respecti- te novo circuito.
Objetivo: Determinar experimentalmente: O amplificador Emissor Comum o respon- vamente Ei e Vi. Verificar se o sinal de sada 11. ATENO: VCEQ2 deve estar entre 1/3 e 1/2
svel pelo ganho de tenso. no est ceifado. Calcular Rin. Repetir este de VCC. Altere o valor de RF se necessrio.
1. Ponto de operao quiescente.
procedimento para RL=2k e 2M.
2. Ganho de Tenso Av Vo Vc Rc-ac
AV = = = RS Tabela 1 Valores medidos
3. Vopp mximo sem ceifamento. Vi Vb Re-ac + re, Rin = Circuito 1 Circuito 2
Ei
4. Resistncia de Entrada Rin Rc = RC // RL 1
Vi VCEQ1
5. Resistncia de Sada Rout Re = RE
Ei Rs Vo ICQ1
, 25 mV
Amplificador Emissor Comum r =
e VCEQ2 x
IE
ICQ2 x
VCC = +15V 1. Montar o circuito DC, ligar Vcc e medir o pon- Rin(?)
to de operao do transistor. VCEQ e RL 2 M 2 k 2 M 2 k
RC ICQ=VRC/RC. VCEQ deve estar entre 1/3e 1/2 de
AV=Vo/Vi
RF VCC. Altere o valor de RF se necessrio.
2k
200k 2. Instalar o gerador de sinais Ei com capacitor Vopp max
Co= 10F
de entrada Ci. Preste ateno na polaridade Rin
Ci
VO deste capacitor eletroltico. Observe que para RL=2M, ganho de tenso
1F Vc maior, a resistncia de entrada menor devido Rout
Vb 3. Instalar RL =2M com o capacitor Co=10uF.
ao efeito Miller.
4. Observar Vi =Ei e Vo atravs do osciloscpio. Obs: como o emissor seguidor proporciona este
Ve RL Uma vez que o coletor do transistor funciona
CH1=Vi e CH2=Vo como fonte de corrente, o ganho de tenso casamento de impedncia, podemos aumentar o
Ei = Vi 2M valor das resistncias do estgio emissor co-
RE 5. Vopp max: Aumentar a amplitude de Vi at muito dependente do valor da carga RL devido
2k ao alto valor da impedncia de sada do circuito. mum, aumentando assim a impedncia de en-
100 ocorrer ceifamento em Vo. Medir e anotar trada do circuito. RC=20k, RE=1k. RF=2M.
Vopp Max. Melhorando Rout
6. Av: Medir o ganho de tenso e preencher a Para minimizar este efeito, ou seja, diminuir o
Tabela 1. O sinal de sada no deve apresen- efeito da carga sobre o ganho de tenso, instala-
tar distoro. Reajuste Vi se necessrio Con- remos um estgio coletor comum (emissor se-
11 %&1
13 %&3 sidere este valor como Eopp. guidor) em cascata ao emissor comum. Observe
que adotamos o acoplamento direto entre os
7. Rout: Substituir RL para 2k e medir Vopp.
dois estgios.
Calcular o ganho de tenso. Ateno, manter
(%& &%( Vipp constante.
9,672'()5(17( 8. Calcular a resistncia de sada Rout
Itajub, MG, Julho de 2016

UNIFEI - IEE/DON Kazuo Nakashima & Egon Luiz Muller Jr 1 2 UNIFEI - IESTI Kazuo Nakashima & Egon Luiz Muller Jr
ELT212/413/056_L AB 5: Experincias com Amplificadores Operacionais - Fundamentos

Uma vez que a alimentao padro dos cir-


ELT 212/413/056 ELETRNICA ANALGICA II
O cuitos a amp op 15V, todos os sinais es-
LABORATRIO N 5: AMPILFICADOR OPERACIONAL (FUNDAMENTOS) taro compreendidos dentro desta faixa.
O BJETIVOS quenos "jumps", tambm coloridos, entre o Se calibrarmos o osciloscpio em
barramento e o pino correspondente. Desta 5V/DIVISO, acoplamento DC (importante),
Nesta experincia faremos o primeiro e com os traos centrados na tela, qualquer
forma conseguiremos instalar diversos Cir-
contato com o amplificador operacional e sinal ser captado pelo osciloscpio dentro
cuitos Integrados com mais organizao.
apresentaremos os procedimentos passo a das 6 divises centrais da tela.
passo que tornaro a execuo dos ensaios Para interligar os componentes eletrni-
mais rpida e segura. cos, utilize fios rgidos, encapados, de bi- Figura 1 Diagrama esquemtico CH1= 5V/DIV - DC
tola correspondente a 22, 24 ou 26 AWG. CH2= 5V/DIV - DC
Verificaremos a grande versatilidade do
AmpOp implementando as configuraes Os LEADS dos componentes como resis- O acoplamento DC permite verificar a
bsicas utilizando apenas meia dzia de tores, capacitores, diodos, transistores, etc, presena de nvel contnuo e, por exemplo,
componentes passivos adicionais. devem ter a mesma bitola dos fios acima. medir a tenso da fonte de alimentao. A-
Endireitar os leads dos componentes e a lm disso, o acoplamento AC pode distorcer
Analisaremos o comportamento do circui- a forma de onda nos sinais de baixa fre-
to sob duas formas: parte desencapada dos fios com o alicate
de bico. No force os leads tortos nos con- quncia.
a) No tempo, observando os sinais de en- tatos do protoboard; se isto acontecer, os O sincronismo (Trigger) deve ser feito
trada, vi(t), e de sada, vo(t), simultane- contatos do protoboard sero danificados preferencialmente pelo sinal de entrada.
amente atravs de um osciloscpio de permanentemente. Utilize o alicate de corte
duplo trao. para cortar os LEADS e fios no tamanho a- TRIGER SOURCE=CH1, SLOPE+.
canal CH1= Sinal de entrada dequado. Neste tipo de ensaio o sinal de excitao
A fiao da alimentao deve ser bem fei- pode ser senoidal, triangular ou quadrada.
canal CH2= Sinal de sada
ta e de modo a no atrapalhar a instala-
Figura 2 Pinagem do 741
b) Funo de transferncia v o =f(v i ), utili- o dos demais componentes uma vez
L OCALIZAO DE DEFEITOS
zando o osciloscpio no modo x-y. que ela permanecer em todas monta-
X(HORIZONTAL)=sinal de entrada gens. 1. Se o amp op estiver saturado positiva-
boa prtica no desconectar a alimen- mente e no responder ao sinal de exci-
Y(VERTICAL)=sinal de sada tao, verifique a alimentao negativa
tao quando for desmontar um circuito
(pino 4=-15V). Se estiver correto verifi-
para montar outro.
que se o terminal da entrada no inver-
I NSTALAO DO AMP O P NO P ROTOBOARD sora (pino 3) est corretamente conecta-
3 o passo: Planje a construo do circuito.
1 o passo: Instalar o 741C (mini DIP) no pro- Esboce mentalmente um Lay Out da mon- do ao circuito.
toboard, com o pino 1 voltado para o lado tagem. Procure manter a disposio dos 2. Se o amp op estiver saturado negativa-
esquerdo inferior (lado chanfrado no lado componentes como no diagrama esque- mente, verifique primeiro a alimentao
esquerdo). mtico. positiva (pino 7=+15V). Se estiver corre-
4 o passo: Completar o circuito conforme o to, verifique o terminal da entrada inver-
2 o passo: Instalar os fios da alimentao.
diagrama esquemtico utilizando o menor sora.
+15V: Pino 7 do 741C (fio verme-
lho) nmero de fios possvel e de forma a faci- 3. Se tudo isto estiver correto, verifique a
litar a substituio do AmpOp. temperatura do amp op. Em condies
-15V: Pino 4 do 741C (fio verde) Figura 3: Lay Out da montagem. normais a temperatura do corpo (case)
0V: Barramento GND do protoboard dever ser prxima da temperatura am-
(fio preto) A partir deste ponto, as ligaes de ali- O SCILOSCPIO biente.
mentao no sero mais indicadas no
Manter a alimentao desligada toda vez diagrama esquemtico. A anlise no domnio do tempo consiste
que for montar ou modificar um circuito. em observar simultaneamente as formas de
Fica subentendido, no entanto, que o amp C ONFIGURAES B SICAS
onda de entrada e sada, Vi(t) e Vo(t), atra-
Se o protoboard possuir barramento duplo op deve ser alimentado com 15V. vs de um osciloscpio de dois canais. Em malha aberta
(rgua estreita com dois barramentos), ali-
Para facilitar a execuo das experincias Realimentao Negativa
mentar o primeiro barramento superior com
comum adotar a seguinte conveno: Realimentao positiva
+15V, o primeiro barramento inferior com -
Realimentao Negativa e positiva.
15V e os dois barramentos centrais com canal CH1= Sinal de entrada
GND conforme mostrado na Figura 3.
canal CH2= Sinal de sada
Uma vez alimentado os barramentos do
protobord, alimentar o 741 atravs de pe-
UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 2
ELT212/413/056_L AB 5: Experincias com Amplificadores Operacionais - Fundamentos ELT212/413/056_L AB 5: Experincias com Amplificadores Operacionais - Fundamentos

1) C OMPARADOR I NVERSOR Mude o comando do osciloscpio para 2) C OMPARADOR NO INVERSOR 3) AMPLIFICADOR NO INVERSOR
operao x-y (x = v i ). Desenhe a forma
5I N
de onda indicando corretamente os eixos
x-y (ou ponto 0-0). Voc estar obser-
vando a funo de transferncia deste 5L N

circuito.
9R
XY 9L N

N
9SS
Ligar primeiro a fonte de alimentao de Trig:CH1
15V e depois o gerador de sinais (vi ) e
as pontas de prova do osciloscpio.
Trig:CH1
Ajustar o gerador de funes em:
SENO, 100Hz, 20Vpp.
Observe v i =f(t) e v o =f(t). Faa um posi-
cionamento, vertical e horizontal ade-
quado. Desenhe as formas de onda indi- CH1:5V/DIV CH2:5V/DIV H: X
cando o nvel zero, amplitudes e tempos.
Ajuste os comandos do osciloscpio con- Para centrar o eixo, mude a chave AC-
forme indicado no oscilograma. Na parte GND-DC de CH1 para GND. Posicione o
CH1:5V/DIV CH2:5V/DIV H:2mSEC/DIV
inferior esto definidos pela ordem. trao horizontalmente atuando no boto
HORIZONTAL POSITION. Volte esta chave
CH1=5V/DIV-DC XY
para posio DC.
CH1:2V/DIV CH2:2V/DIV H:2mSEC/DIV
CH2=5V/DIV-DC
Mude a chave AC-GND-DC de CH2 para
H=2mSEC/DIV. posio GND. Posicione o trao verticalmen- XY
te atuando no boto VERTICAL POSITION
Trig:CH1 de CH2. Volte esta chave para posio DC.
Observe que no eixo X o sinal ocupa 4 di-
vises de 5V/DIV, ou seja, 20Vpp.
No eixo Y o sinal varia entre V SAT+ e V SAT- ,
no necessariamente simtricas. O oscilo-
grama indica:
V SAT+ =+14,5V V SAT- =-14,5V. CH1:5V/DIV CH2:5V/DIV H: X
No desmonte o circuito. Siga os cinco
passos. Observe que a sada est saturada, muda
de estado quando e+=e- e que agora o sinal CH1:2V/DIV CH2:2V/DIV H: X
1) Desligue o Gerador de Sinais Vi de sada tem a mesma polaridade do sinal
CH1:5V/DIV CH2:5V/DIV H:2mSEC/DIV de entrada uma vez que estamos aplicando O sinal de sada no satura devido rea-
2) Desligue a fonte de alimentao Vcc.
o sinal de excitao na entrada no inverso- limentao negativa e tem a mesma polari-
No AmpOp em malha aberta o Vo estar 3) Modifique o circuito ou mude apenas o ra do AmpOp . dade do sinal de entrada porque estamos
sempre saturado. Gerador de sinais de posio, se neces- aplicando o sinal de excitao na entrada
srio. no inversora do AmpOp .
VSat + ( e+ e ) > 0 No desmonte o circuito. Siga os cinco
4) Ligue a fonte de alimentao Vcc. Neste amplificador
VSat ( e+ e ) < 0 passos.
5) Ligue o Gerador de Sinais. Complete o circuito conforme o diagrama Vo R f 20k
Observe no oscilograma acima que o Am- = +1 = +1 = 3
Ateno: O procedimento de desligar o ge- esquemtico do amplificador no inversor Vi Ri 10k
pOp muda de estado quando e-=e+, neste
rador de sinais antes da fonte de alimenta- instalando um resistor de 20k entre o ter-
caso igual a zero. No desmonte o circuito. Siga os cinco
o Vcc necessrio para evitar uma poss- minal de sada (pino 6) e o terminal de en-
Observe ainda que a sada muda para vel queima acidental do AmpOp.Um AmpOp trada inversor (pino 2), fechando uma REA- passos. Mude apenas o Gerador de sinais
negativo quando ao sinal de entrada vai pa- desligado pode ser queimado pelo sinal de LIMENTAO NEGATIVA. de posio
ra positivo. O sinal de sada tem polaridade excitao externo.
invertida em relao ao de entrada.
UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 3 UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 4
ELT212/413/056_L AB 5: Experincias com Amplificadores Operacionais - Fundamentos ELT212/413/056_L AB 5: Experincias com Amplificadores Operacionais - Fundamentos

4) AMPLIFICADOR INVERSOR 5) C OMPARADOR COM HISTERESE INVERSOR . 6) C OMPARADOR COM HISTERESE NO INVER- 7) M ULTIVIBRADOR - O SCILADOR DE RELAXA-
SOR . O .
5I N

9L 5L N

9SS 9R
N

N

Trig:CH1

Trig:CH1
Trig:CH1

OBS.: Este circuito um oscilador e NO


necessita do gerador de funes para fun-
cionar.
CH1=e- (pino 2 do 741)

Trig:CH2

CH1:5V/DIV CH2:5V/DIV H:2mSEC/DIV

CH1:2V/DIV CH2:2V/DIV H:2mSEC/DIV


XY
CH1: 5V/DIV CH2:5V/DIV H:2mSEC/DIV
XY
XY

CH1:5V/DIV CH2:5V/DIV H:2mSEC/DIV

Neste circuito existem simultaneamente


os dois tipos de realimentao: positiva e
negativa. A instabilidade neste tipo de circui-
CH1:5V/DIV CH2:5V/DIV H: X
to se reflete em uma oscilao.
CH1:2V/DIV CH2:2V/DIV H: X
Observe a caracterstica inversora deste
circuito e a histerese. Observe que a mu- CH1:5V/DIV CH2:5V/DIV H: X
O sinal de sada est invertido em relao
dana de estado ocorre para dois nveis di- Frequncia = Hz
ao sinal de entrada porque o sinal de excita- Observe que o sinal de sada est satu-
o aplicada na entrada inversora do Am- ferentes de Vi. +5V e -5V, formando um ciclo
de histeres de 10V. rado, tem a mesma polaridade que o sinal
pOp . de entrada e muda de estado em dois nveis A frequncia de oscilao depende do
Se voc mudar CH2 para e+, voc perce- diferentes do sinal de entrada (dois pontos
Vo Rf 20k produto RC e de V SAT .
= = = 2 ber que o AmpOp muda de estado exata- de trip) formando um ciclo de histerese de
Vi Ri 10k mente quando e-=e+. 15V, +7,5V e -7,5V. Uma vez que V SAT NO um valor preci-
so, esta frequncia no ser precisa.
O circuito do amplificador inversor o Devido realimentao positiva, a comu- O diagrama esquemtico do comparador
mesmo do circuito do amplificador no in- tao mais rpida. com histerese (realimentao positiva)
versor. Muda apenas o terminal onde o sinal No desmonte o circuito. Siga os cinco muito parecido com o diagrama esquemtico Complete o circuito adicionando um dio-
de entrada aplicado. passos. Mude apenas o Gerador de sinais do amplificador (realimentao negativa), do 1N4148 e um resistor de 10k.
de posio. porm o comportamento do circuito muito
No desmonte o circuito. Siga os cinco diferente devido diferena fundamental no
passos. Mude apenas o a posio do resis- tipo de realimentao.
tor de 20k.

UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 5 UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 6
ELT212/413/056_L AB 5: Experincias com Amplificadores Operacionais - Fundamentos ELT212/413/056_L AB 5: Experincias com Amplificadores Operacionais - Fundamentos

8) O SCILADOR PONTE W IEN C ONCLUSES [11] A. P. Malvino, Eletrnica, Vol.2, Makron


Books do Brasil, 1986.
1. Utilizando pouqussimos componentes
passivos adicionais foi possvel imple- [12] R. Boylestad and L. Nashelsky, Dispositivos
mentar diversos circuitos de comporta- Eletrnicos e Teoria de Circuitos, Prentice-
mentos diferentes. Circuito lineares e no Hall do Brasil, 1984.
lineares.
[13] H. M. Berlin, The Design of Op Amp, With
2. A funo que o AmpOp executa e a pre- Experiments, Howard Sans, 1983.
ciso do circuito depende destes compo-
[14] H. M. Berlin, The Design of Active Filters
nentes adicionais.
With Experiments, Howad Sans, 1978.
3. Observamos a grande diferena de com-
[15] L. M. Faulkeberry, An Introduction to Opera-
portamento entre a realimentao negati-
tional Amplifiers with Linear IC Applications,
va e realimentao positiva. d
2 Ed., Wiley, New York, 1982.
4. A tenso de sada tem a mesma polarida- [16] D. Lancaster, Active Filter Cookbook,
de que a tenso de excitao aplicada no Howard Sans, Indianapolis, 1981.
R=15k C=100nF terminal da entrada no inversora do Am-
Trig:CH1 SLOPE:+
pOp e polaridade oposta quando aplica- [17] M. E. Van Valkenburg, Analog Filter De-
Trig:CH2 da na entrada inversora. sign, Holt, Rinehart & Winston, New York,
1982.
5. Voc deve ter observado que muito fcil
trabalhar com AmpOp . Os circuitos fun-
cionam conforme previsto. [18] SIEMENS: a) Simadyn C Analog Control -
Catalog DA97; b) Components; c) ICs for In-
dustrial Electronics.
B IBLIOGRAFIA
[19] BURR BROWN: Integrated Circuits Data
Books;
[1] R. F. Coughlin & F. F. Driscoll, Operational [20] NATIONAL SEMICONDUCTOR:
Amplifiers and Linear Integrated Circuits, 4th
CH1: 5V/DIV CH2: 5V/DIV H: 2mSEC/DIV Ed., Prentice -Hall, Boston, 1991. a) Linear Databook; b) Audio / Radio Handbook;
c) Voltage Regulator Handbook.
Inverta a polaridade do diodo. CH1:5V/DIV CH2:5V/DIV H:2mSEC/DIV [2] D. J. Dailey, Operational Amplifiers and Inte-
grated Circuits, Theory and Applications, [21] RCA: a) Linear Integrated Circuits; b)
Trig:CH2 SLOPE: - Obs:. Se o circuito no oscilar, instale um McGraw Hill, Butler, 1989. COS/MOS Integrated Circuits.
resistor de 1M em paralelo Ri. [3] K. Nakashima, Amplificadores Operacionais [22] ANALOG DEVICES: a) NonLinear Circuits
EFEI/FUPAI, Itajub, 1987. Handbook; b) Analog - Digital Conversion
Observe que pela realimentao negativa
Notes; c) Data Acquisition Products Catalog.
temos um amplificador no inversor de ga- [4] A. Pertence Jr., Amplificadores Operacionais
nho 3 e pela realimentao positiva temos e Filtros Ativos, Makron Books do Brasil, [23] PMI - PRECISION MONOLITICS INC:
um circuito passa faixa lead-lag com ganho 1989. a) Linear and Conversion Applications Hand-
de tenso 1/3 na frequncia central.
[5] G. G. Clayton, Operational Amplifiers, But- book; b) Linear and Conversion Products Da-
Pela teoria, a frequncia de oscilao terworth, London, 1971. tabook.
f osc =1/(2RC)= 106,1 Hz e o ganho de ma- [24] TELEMECANIQUE: A) Rectivar, b) Estato-
[6] R. A. Gayakward, Op Amps and Linear Inte-
lha deve ser ligeiramente maior que 1 para grated Circuit Technology, Prentice-Hall, En- var.
que o circuito possa oscilar espontaneamen- glewood Cliffs, NJ, 1983.
CH1:5V/DIV CH2:5V/DIV H:2mSEC/DIV
te.
[7] W. G. Jung, Op Amp Cookbook, 2d Ed.
f OSCILAO MEDIDO = Hz Howard W. Sans, 1981.
Verifique se a relao entre o intervalo al-
to e o intervalo baixo prximo do valor en- O ganho de tenso crtico neste circuito [8] W. G. Jung, IC Timer Cookbook, 2d Ed.
tre a resistncia de 100k e 10k. 3x1/3=1. Abaixo de 1, o circuito no oscila. Howard W. Sans, 1983.
Muito acima de 1 a distoro aumenta. Para
O capacitor se carrega atravs de 100k [9] J. C. Graeme, G. E. Tobey and
aumentar o ganho de tenso, basta aumen-
em paralelo 10k e descarrega atravs de tar Rf ou diminuir Ri. L. P. Huelsman, Operational Amplifiers Design
apenas 100k. and Applications, Burr-Brown / McGraw Hill,
Instalar um resistor de 100k em paralelo
1971.
Ri e verificar que a distoro aumenta. Itajub, MG, julho de 2016
[10] H. W. Fox, Master Op Amp Applications Itajub, MG, dezembro de 2006
HandBook, Tab Books, 1978.

UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 7 UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 8
ELT 212/413/056 ELETRNICA ANALGICA II
LABORATRIO NO 6: AMPOP - AMPLIFICADOR DIFERENCIAL COM GANHO AJUSTVEL PROJETO (MEMORIAL DE CLCULO) E CONCLUSES
FINAIS
Disciplina Turma P Lab / Bancada Data Nota

matricula nome assinatura

  
  
  

www.elt09.unifei.edu.br ... Arquivos Adicionais ... PDF2008


www.elt09.unifei.edu.br/roteiroslab/ELT413_Lab6r.pdf
http://www.elt09.unifei.edu.br/roteiroslab/AmpOp_ganho_ajustavel.pdf

Objetivo: Projetar, montar e medir um amplifica-


dor diferencial com ganho de tenso ajustvel
utilizando amplificador operacional. PROJETO ORIGINAL MODIFICADO 
AmpOp
ESPECIFICAO DO AMPLIFICADOR Ri
1. Ganho de tenso:
R1
2. Resistncia de entrada:
3. Alimentao: +/-15V Rf

4. O ganho de tenso deve aumentar R2


ao girarmos o potencimetro no
sentido horrio. Rp
Rs
CIRCUITO Ro
5I P5

RESULTADOS EXPERIMENTAIS
9 5L 5
    
9R

9 5 5 Av min
 Av max
(1 )Vo 5V

5 P5
Vopp max
BW
5S
.Vo
AVCM
)LJXUD &LUFXLWRGR
DPSOLILFDGRUGLIHUHQFLDOGH .Vo CMRR
JDQKRDMXVWiYHOXWLOL]DQGR 5R
XP~QLFRDPSOLILFDGRU PBW(20Vpp)
RSHUDFLRQDO
Slew Rate

tajub, MG, Julho de 2013

UNIFEI / IESTI : Egon Luiz Muller & Kazuo Nakashima 1 2 UNIFEI IESTI - Kazuo Nakashima & Egon Luiz Muller Jr
ELT 212/413/056 ELETRNICA ANALGICA II PROJETO (MEMORIAL DE CLCULO) E CONCLUSES
O
LABORATRIO N 7: AMPOP FILTRO ATIVO PASSA-FAIXA FINAIS

Disciplina Turma P Lab / Bancada Data Nota

matricula nome assinatura

  
  
  

www.elt09.unifei.edu.br ... Arquivos Adicionais ... PDF2008


www.elt09.unifei.edu.br/roteiroslab/ELT413_Lab7r.pdf
www.elt09.unifei.edu.br/roteiroslab/AmpOp_Lab8.pdf

Objetivo: Projetar, montar e medir um filtro ativo


passa-faixa utilizando amplificador operacional. PROJETO ORIGINAL MODIFICADO 
ESPECIFICAO DO FILTRO PASSA-FAIXA AmpOp
1. fo: R1
2. Ho:
R2o
3. Q:
R2p
4. Alimentao: 15V
5. A freqncia fo e o ganho Ho R5
devem ser ajustados com preci-
so. O fator de qualidade pode Rb
apresentar uma tolerncia de C3
10%.
CIRCUITO C4

RESULTADOS EXPERIMENTAIS

   
fo
fo mx
fo min
Ho
f1 (-3dB)
f2 (-3dB)
Figura 1- Circuito do Filtro Ativo Passa-Faixa MFB uti- BW
lizando um nico amplificador operacional.
Q

Itajub, MG, Julho de 2016

UNIFEI / IESTI: Egon Luiz Muller & Kazuo Nakashima 1 2 UNIFEI - IEE/DON Kazuo Nakashima & Egon Luiz Muller Jr
ELT 212/413/056 ELETRNICA ANALGICA II LABORATRIO NO 8: PROVA PRTICA
ELT 212/413/056 ELETRNICA ANALGICA II
O
LABORATRIO N 8: PPI PROVA PRTICA INDIVIDUAL
PPi: Avaliao
RECOMENDAES PARA PPI O ponto comum entre estas duas retas de carga Montagem/organizao 10
o ponto de operao quiescente, (VCE(Q), IC(Q)).
Tempo de execuo 20
Dois pontos da reta de carga AC so
1. Estudar o Roteiro 6 de ELT313 Amplificadores
Retas de carga 30 ,&VDW
com BJT (VCE(Q)+ Rac.IC(Q)); 0)
5
2. Montar o circuito de polarizao. Ligar a fonte (0; (IC(Q)+VCE(Q) / Rac)) Medies 40 DF
de alimentao Vcc. ,&&
Rac = Rc + Re 100
3. Medir VCE, deve estar entre 1/3 e 2/3 de Vcc.
Alterar RB se necessrio.
Rc = RC // RL
4 9P$
Re=resistencias AC do emissor Tempo de execuo: 40 minutos + 20 minutos
4. Ligar o gerador de funes atravs do capacitor (perde 1 ponto/minuto) 5'
eletroltico Ci. Ateno na polaridade deste &
Rc e Re so resistncias equivalentes Medir o ponto de operao do transistor
capacitor. Faa uma anlise cuidadosa para conectadas externamente ao transistor enquanto Medir o ganho de tenso VO1/Vi e VO2/Vi

,& P$',9
determinar a polaridade dos capacitores Desenhar as retas de carga DC e AC
eletrolticos. que re, uma resistncia interna ao transistor.
(X=2V/DIV; Y=1mA/DIV)
5. Observar a tenso Vi (CH1: 5V/DIV, DC) e a A amplitude da tenso na carga RL a mesma 9&( 9',9 9&(FXW 9&&
tenso no coletor Vc (CH2: 5V/DIV, DC). do terminal do transistor onde ela est conectada.
6. Ajustar a amplitude de Vi at no ocorrer Rc
ceifamento na tenso de sada. A tenso no Vc(pp) = Vce(pp) R DC = R C + R E = 3k+1k = 4 k
coletor do transistor deve estar com polaridade Rac
VCC 16 V
invertida. A inverso de fase um bom indicio ICC = = = 4 mA
R R DC 4k
que o amplificador est funcionando. Ve(pp) = e Vce(pp)
Rac R ac = R c + R e = 1.5 k+ 0.5 k = 2 k
7. Ajustar a frequncia de forma que no exista
defasagem. Com o osciloscpio no modo X-Y a R c = R C //R L = 3k// 3k = 1.5 k
funo de transferncia deve ser uma reta.
R e = R E //R E 2 = 1k//1k = 0.5 k
8. Desligar a fonte de alimentao Vcc e completar
o circuito. Religar a fonte de alimentao Vcc.
VCQ 6V
IC-sat = ICQ + = 2.5 mA+ = 5.5 mA
Se necessrio reajustar a amplitude de Vi para R ac 2k
evitar a distoro. VCE-cut = VCEQ + R ac .ICQ = 6 + 2 k .2,5 mA = 11V
9. Medir as tenses (p-p) e calcular o ganho de
tenso.
Rac 2k
VCEQ(ot) = VCC = 16 = 5.333V
5 R ac + R DC 2 k+ 4 k
10. Mudar CH2 para observar Vo2. Este sinal deve DF
estar em fase e ter a mesma amplitude do sinal VCC 16
ICQ(ot) = = = 2.666 mA
de entrada. R ac + R DC 2 k+ 4 k
Vc Rc 1.5 k
RETA DE CARGA DC E AC = 3
5'
&
Vb Re+ re, 0.5 k+10
A reta de carga DC definida pela fonte VCC e Ve
1
pelas resistncias DC do coletor e do emissor, Vb
RDC= RC+RE.
RC RL RE RE2 RB
VCC = VCE + RDC .I C 3k 3k 1k 1k 300k
VCE = VCC RDC .I C VCC VCEQ ICQ AV1 AV2
Vcc=6 a 18V
I C = (VCC VCE ) / RDC
Rc= 1k a 3k 16V 6V 2,5mA -3 1
Dois pontos desta reta de carga DC so RL= 1k a 10k
RE= 10 a 200
(VCE; IC) = (VCC; 0) e (0; VCC/RDC)
RB= 100k a 300k
Para corrente alternada, os capacitores se
comportam como curto-circuito alterando o valor da
resistncia do circuito e conseqentemente a
inclinao da reta de carga AC.

UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 2
ELT 212/413/056 ELETRNICA ANALGICA II LABORATRIO NO 8: PROVA PRTICA ELT 212/413/056 ELETRNICA ANALGICA II LABORATRIO NO 8: PROVA PRTICA

PPi: Avaliao Avaliao


Montagem/organizao 10 Tempo de execuo 15
Organizao 5
Tempo de execuo 20
Medies Q 10
Retas de carga 30 Medies VO PP MAX 10
Medies 40 Medies Av 10
Reta de carga DC 10
100
Reta de carga AC 20
Tempo de execuo: 40 minutos + 20 minutos fC1 (baixa) 20
(perde 1 ponto/minuto) Total 100
Medir o ponto de operao do transistor
Medir o ganho de tenso VO1/Vi e VO2/Vi Tempo de execuo: 40 minutos + 15 minutos
Desenhar as retas de carga DC e AC (perde 1 ponto/minuto)
(X=2V/DIV; Y=1mA/DIV)
Medir o ponto de operao do transistor.
9FF Medir o ganho de tenso VO/Vi
Medir VO PP MAX
Medir fC1 (freqncia de corte inferior)
5( Desenhar a reta de carga DC
X)
92 Desenhar a reta de carga AC
 X=1 ou 2V/DIV Y=1 ou 2mA/DIV
9L X) R DC = R C + R E = 3k+1 k = 4 k R DC = R C + R E = 3k+1k = 4 k
 9FF
V 18V VCC 12 V
ICC = CC = = 4,5 mA ICC = = = 3mA
R DC 4k R DC 4k
X) 5( 5(
92 R ac = R c + R e = 1.5 k+ 0.5 k = 2 k X) R ac = R c + R e = 1.5 k+ 0.5 k = 2 k
5%

R c = R C //R L = 3k// 3k = 1.5 k  92 R c = R C //R L = 3k// 3k = 1.5 k
9L X)
5& 5/ 5( R e = R E //R E 2 = 1k//1k = 0.5 k R e = R E //R E 2 = 1k//1k = 0.5 k

VC E Q 6V VCEQ 4V
IC-sat = ICQ + = 3mA+ = 6 mA IC-sat = ICQ + = 2 mA+ = 4 mA
R ac 2k X) R ac 2k
92
VCE-cut = VCEQ + R ac .ICQ = 6 + 2 k .3mA = 12 V 5% VCE-cut = VCEQ + R ac .ICQ = 4 V+ 2 k .2 mA = 8 V

Rac 2k Rac 2k
VCEQ(ot) = VCC = 18 = 6 V 5/ VCEQ(ot) = VCC = 12 = 4 V
R ac + R DC 2 k+ 4 k 5& R ac + R DC 2 k+ 4 k
VCC 18 V VCC 12 V
ICQ(ot) = = = 3mA ICQ(ot) = = = 2 mA
R ac + R DC 2 k+ 4 k R ac + R DC 2 k+ 4 k
Vc Rc 1.5 k Vc Rc 1.5 k
= 3 = 3
Vb Re+ re, 0.5 k+10 Vb Re+ re, 0.5 k+10
RC RL RE RE2 RB Ve Ve
1 1
3k 3k 1k 1k 300k Vb Vb
VCC VCEQ ICQ AV1 AV2
18 -6V -3mA -3 1
RC RL RE RE2 RB
3k 3k 1k 1k 300k
VCC VCEQ ICQ AV1 AV2
Kazuo Nakashima
12 -4V -2mA -3 1 Itajub, MG, julho de 2016

UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 3 UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 4
ELT 212/413/056 ELETRNICA ANALGICA II LABORATRIO NO 8: PROVA PRTICA ELT 212/413/056 ELETRNICA ANALGICA II LABORATRIO NO 8: PROVA PRTICA

Avaliao Avaliao
Medies 80
Medies 40
Tempo 15
Desenhos 40
Organizao 5
Tempo 15
100
Organizao 5
100
Tempo de execuo: 40 minutos + 15 minutos
(perde 1 ponto/minuto)
Tempo de execuo: 40 minutos + 15 minutos
(perde 1 ponto/minuto) Determinar a faixa de ajuste de fo.
Determinar a faixa de ajuste da Histerese. Determinar o ganho de tenso Ho na frequncia
Desenhar a forma de onda de Vo(t) e forma de fo.
onda de Vo=f(Vi) para Histerese mxima. Determinar a largura de banda BW e o fator de
qualidade Q=fo/BW.

H Min H Max

Histerese fo max
Ho
BW
Q

fo min
Ho
BW
Q

UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 5 UNIFEI-IESTI Kazuo Nakashima WWW.elt09.unifei.edu.br kazuo@unifei.edu.br 6