FLIP-FLOPS

Un circuito flip-flop puede mantener un estado binario indefinidamente (siempre y cuando este
alimentado el circuito) hasta que se cambie por una seal de entrada para cambiar estados. La principal
diferencia entre varios tipos de flip-flops es el nmero de entradas que poseen y la manera en la cual las
entradas afectan el estado binario.

Los flip-flops son dispositivos biestables sincronos, es decir, las salidas no cambian
inmediatamente cuando se registra un cambio en sus entradas, sino un tiempo despus, fijado por una
seal de reloj.

La lgica sincrona de los flip-flops se emplea en todos los sistemas digitales avanzados
(registros, contadores, memorias, etc.) y presenta varias ventajas notables. La primera es que da un
orden al proceso, puesto que toda transferencia de informacin se realiza bajo el control de una seal de
reloj.
De esta manera se evitan una serie de problemas tales como oscilaciones parsitas, condiciones
de carrera, sensibilidad al ruido, estados ambiguos e indeseables, etc.

DISPARO DE LOS FLIP-FLOPS

El estado de un flipflop se vara debido a un cambio momentneo en la seal de entrada. Este

cambio momentneo se le llama disparo (trigger), y la transicin que lo causa se dice que dispara el flip-
flop.

Hay flip-flops que se disparan con el flanco positivo o de subida, o con el flanco negativo o de
bajada.

P u ls o p o s it iv o P u ls o n e g a tiv o
1 1

0 0
F la n c o F la n c o F la n c o F la n c o
p o s itiv o n e g a tiv o p o s itiv o n e g a tiv o
Fig. 5.5 Definicin de la transicin de un pulso de reloj.

Los diferentes tipos de flip-flops son:

Flip- flop RS.

Flip-flop M-S
Flip-flop D.
Flip-flop T.
Flip-flop JK.

FLIP FLOP RS (Set Reset)

El flip-flop se obtiene a partir de un latch biestable controlando cada entrada a travs de una
compuerta y disparando el sistema as formado mediante una seal de reloj.

35
 R Q
CP
S Q

Fig. 5.6 Smbolo lgico del flip-flop RS.

S
Q

CP

Q
R

Fig. 5.7 Diagrama lgico del flip-flop RS.

Tabla caracteristica

S R Qn+1

0 0
Qn
0 1 0
1 0 1

1 1
X

Se observa en la tabla lgica del flip-flop RS que la principal desventaja del flip-flop RS sncrono,
es que las salidas pueden cambiar como respuesta a las entradas durante todo el tiempo que dure la
seal de reloj en estado alto 1 lgico. Por esta razn, se dice que el dispositivo es transparente, ya que
mira hacia los datos de entrada cuando la seal de reloj esta en estado alto 1 lgico.

FLIP-FLOP D (Data)

El flip-flop D se obtiene a partir de un flip-flop maestro/esclavo conectando un inversor entre las

entradas S y R. El dato presente en la entrada D se transfiere a la salida Q cuando se activa la seal de
reloj. Esta caracterstica lo hace muy til en memorias y registros de datos y de desplazamiento. En el
flip-flop D no se presentan estados prohibidos.

36
 D R Q
CP CP
S Q

Fig. 5.10 Construccin de un flip-flop D.

Como resultado de la inclusin del inversor, las entradas R y S siempre tendrn estados
opuestos.

El disparo de un flip-flop tipo D se puede producir por nivel (positivo o negativo) o por flancos (de
subida o de bajada), dependiendo de su diseo.

D Q
CP
Q

Fig. 5.11 Diagrama lgico del flip-flop D.

Tabla caracterstica

D Qn+1

0
0
1 1

Tabla de exitacion

Qn Qn+1 D

0 0 0

0 1 0

1 0 1

1 1 1

37
FLIP-FLOP T (Toggle)

El flip-flop T es un dispositivo biestable que permuta el estado de sus salidas cada vez que recibe
un pulso de reloj. Se obtiene a partir de un flip-flop M/S bsico conectando la entrada S a la salida Q y la
entrada R a la salida Q. Este circuito, en particular, responde a los flancos de bajada de la seal de reloj.

S Q
F l ip - F l o p
CP M /S
R Q

Fig. 5.12 Construccin de un flip-flop T.

La nica entrada del circuito es la seal de reloj. La frecuencia de la seal de un flip-flop T es la

mitad de la frecuencia de la seal de reloj. Esta caracterstica lo hacen til para implementar contadores y
otros circuitos digitales donde se requiere la funcin de divisin de frecuencia.

Fig. 5.13 Diagrama lgico del flip-flop T

Conectando varios flip-flops T en cascada se obtiene un divisor de frecuencia de varias etapas.

Tabla caracterstica
T Qn+1

0
Qn
1

Tabla de exitacion

Qn Qn+1 T

0 0

0 1
38
1 0

1 1
FLIP-FLOP JK

El J-K es un flip-flop sncrono con dos lneas de entrada de datos (J y K), una entrada de reloj,
dos entradas asncronas (PRESET y CLEAR) y dos salidas complementarias (Q y Q). Las entradas J y K
se pueden manipular para producir cualquier condicin de salida predecible. El J-K puede tambin operar
como T o D y es el ms popular de todos los dispositivos biestables.

Un flip-flop J-K se obtiene a partir de un flip-flop maestro/esclavo acoplando mediante las

compuerta A y B, la salida Q a la entrada S y la salida Q a la entrada R. Las entradas libres de las
compuertas de acoplamiento se convierten en las lneas de datos J y K del flip-flop.

J PR
S Q
CP M /S
R C LR Q
K

Fig. 5.14 Construccin de un flip-flop JK

El flip-flop puede operar de dos modos: sncrono y asncrono. En el primer caso el estado de las
salidas Q y Q depende de las entradas J y K y esta sincronizado con la seal aplicada a la entrada del
reloj. En el segundo, el estado de las salidas Q y Q lo establecen las entradas PRESET y CLEAR.

PR

K Q
CP
J Q

CLR
Fig. 5.15 Diagrama lgico del flip-flop JK.

39