“AÑO OFICIAL DE BUEN SERVICIO AL CIUDADANO”

UNIVERSIDAD ANDINA NÉSTOR CÁCERES VELÁSQUEZ

Ingeniería Electrónica y Telecomunicaciones

CURSO: ELECTRÓNICA DIGITAL I

DOCENTE: ING. HELARF FERRER CALSINA CONDORI

ALUMNOS:
➢ CCANCCAPA VILCA YERAL EMERSON
➢ QUISE YAPU GABRIEL NIXON

TEMA: ESTUDIO DE LAS FUNCIONES LÓGICAS

SEMESTRE: IV

JULIACA-PUNO-PERU
2017
 INTRODUCCIÓN
Las compuertas lógicas son los elementos fundamentales utilizados en la
implementación de redes combinatorias. Sus entradas y salidas son variables
binarias definidas por los valores lógicos de “0” y “1”; es decir, son señales
eléctricas caracterizadas por un nivel de tensión bajo “L” o alto “H”. Los márgenes
de tensión específicos para definir “H” y “L” dependen de la tecnología de
semiconductores utilizada en la fabricación del dispositivo. “H” y “L” regularmente
están definidos cada uno por margen de valores con una amplitud considerable
de separación. Por ejemplo, con la lógica transistor- transistor (TTL), “H” se
define por el intervalo de 2.0 a 5.0 V mientras que “L” se define en el intervalo de
0 a 0.8 V. El comportamiento de una compuerta lógica se describe mediante una
tabla de verdad que proporcione el valor de la salida para todas las
combinaciones de los valores de entrada; pudiendo ser de una, dos o más
entradas, cumpliendo siempre con el comportamiento lógico definido por su
operación lógica. Los símbolos que representan a las seis compuertas más
comunes se muestran en la figura 2.1. Se indica también los símbolos
algebraicos que definen estas operaciones.
1. MATERIALES UTILIZADOS:
- 1 C.I. 4011
- 1 C.I. 7400
- 1 C.I. 7402
- 1 C.I. 7404
- 1 C.I. 7408
- 1 C.I. 7411
- 1 C.I. 7427
- 1 C.I. 7432
- 1 C.I. 7486
- 3 resistencias de 3.9k
- 3 resistencias de 470
- 1 micro interruptor (1P-1T)
- 1 tableta experimental
- 1 fuente de alimentación
- 1 multímetro
- 2 led

2. DIFERENCIA ENTRE CMOS Y TTL

2.1. CARACTERÍSTICAS DE LA LÓGICA CMOS
➢ Disipación de baja potencia: La disipación de potencia
depende de la potencia de la fuente de poder, su frecuencia,
carga en la salida y el tiempo de arranque. A 1 MHz y a 50pF
de carga, la disipación de potencia es típicamente 10nW por
compuerta.
➢ Retrasos de propagación corta: Depende de la fuente de
poder, los retrasos de propagación son usualmente de 25 ns
a 50 ns.
➢ Tiempos de subida y bajada controlados: Los flancos de
subida y de bajada son usualmente denominados como
rampas en lugar de funciones de escalón, y tardan entre
20% – 40% más que los retrasos de propagación.
➢ La inmunidad al ruido ronda el 50% o 45% de la oscilación
lógica.
 ➢ Niveles lógicos serán esencialmente iguales a la fuente de
poder, esto debido a la alta impedancia de entrada.
➢ Nivel de tensión desde 0 a VDD donde VDD es la fuente de
tensión. Un nivel bajo es cualquier valor entre 0 y 1/3 de VDD
mientras que un nivel alto se representa como cualquier
valor entre 2/3 VDD y VDD.

2.2. CARACTERÍSTICAS DE LA LÓGICA TTL

➢ 10 mW de disipación de potencia por compuerta.

➢ Retrasos de propagación son de 10ns al tratar con 15 pF/400
Ω de carga.
➢ El rango de tensión está entre 0 y Vcc donde Vcc es
usualmente 4.75V – 5.25V. Un nivel bajo es representado
por niveles de tensión entre 0V– 0.8V, mientras que un nivel
alto se representa por niveles de tensión entre 2V – Vcc.
➢ CMOS comparado con TTL:
➢ Los componentes CMOS son usualmente más caros que los
equivalentes en TTL. Sin embargo, la tecnología CMOS es
más barata a nivel de sistema, esto debido a los chips que
poseen un menor tamaño además que requieren menos
regulación.
➢ Los circuitos CMOS no drenan tanta potencia como los TTL
en los períodos de inactividad. Sin embargo, el consumo de
potencia de los CMOS se incrementa más rápidamente que
los TTL al aumentar la velocidad del reloj. Un menor
consumo de corriente requiere menor distribución de la
fuente de alimentación, teniendo como producto un diseño
más sencillo y barato.
➢ Debido a que los tiempos de subida y bajada son mayores,
la transmisión de las señales digitales resulta más sencilla y
barata con los chips CMOS.
 ➢ Los componentes CMOS son más susceptibles a daños por
descargas electrostáticas con respecto a los componentes
TTL.

2.3. DIAGRAMAS
2.3.1. DIAGRAMA DE CIRCUITO TTL

2.3.2. DIAGRAMA DE CIRCUITO CMOS

3. RESULTADOS
3.1. EJERCICIO 1:

➢ Implementa el circuito con el c.i. 7404

Nivel Lógico A Nivel Lógico B Voltaje en “S” (V)

1 0 0 (0.08)
0 1 1 (4.43)

3.2. EJERCICIO 2:

Implemente el ci <Zrcuito con el c.i. 7432

 A B
0 0
0 1
1 0
1 1
S = A+B “S” (V)
0 0 (0.00)
1 1 (4.37)
1 1 (4.37)
1 1 (4.37)

3.3. EJERCICIO 3:

➢ Utilizando los C.I. 7408 y 7411, implemente el circuito (verifique que

Vcc = 5V). Con la ayuda de los interruptores SW1, SW2 y SW3,
genere de manera manual todas las posibles combinaciones de
entrada (A, B y C). Observe el nivel lógico en las salidas S1 y S2 (1
ed encendido, 0 = led apagado), para cada combinación. Concluya.
 A B C S(1) = A*B*C S(2) = A*B*C
0 0 0 0 0
0 0 1 0 0
0 1 0 0 0
0 1 1 0 0
1 0 0 0 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1

PARA AMBOS CASOS “S1” Y “S2” EL MISMO RESULTADO

3.4. EJERCICIO 4:

➢ Utilizando los C.I. 7402 y 7427, implemente el circuito y cree la

tabla de verdad.
A B C S1 = ((A+B)’+C)’
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0

A B C S2 = (A+B+C)’
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0
3.5. EJERCICIO 5:

A B C S1= ((A+B)’’+C)’

0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

A B C S2= (A+B+C)’
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
4. RESULTADO DE EXPERIENCIA EN LABORATORIO

4.1. EJERCICIO 1:
4.2. EJERCICIO 2:
4.3. EJERCICIO 3:
4.4. EJERCICIO 4:
4.5. EJERCICIO 5:
5. RESULTADO DE SIMULACION:

5.1. EJERCICIO 1:

5.2. EJERCICIO 2:
5.3. EJERCICIO 3:

5.4. EJERCICIO 4:
 5.5. EJERCICIO 5:

6. CONCLUCIONES:

¿QUE CONCLUCIONES OBTUVISTE DE LA EXPERIENCIA

REALIZADA EN ESTA ACTIVIDAD EXPERIMENTAL?
En conclusión, el trabajo realizado en laboratorio fue un trabajo en el que
tuvimos que experimentar con los circuitos integrados para la realización
de los ejercicios propuestos en la guía.

7. Recomendaciones:

- Se recomienda que antes de hacer algunos arreglos en el circuito,

primero se desconecte la fuente de corriente ya que podría dañar los
circuitos integrados.
- Se recomienda también que para resolver los ejercicios se hagan
simulaciones ya que nos permite hallar las respuestas y/o fallas.

8. BIBLIOGRAFIA:

- Guía de laboratorio 1.
- https://www.edu.xunta.gal/centros/cpisansadurnino/aulavirtual2/pluginfile
.php/1317/mod_resource/content/0/Electronica_digital_4o.pdf
- Proteus.