UNIVERSIDAD DE LAS FUERZAS ARMADAS

ESPE EXTENSIÓN LATACUNGA

DEPARTAMENTO DE ELÉCTRICA Y ELECTRÓNICA

INFORME DE LABORATORIO

CÓDIGO DE LA
CARRERA NOMBRE DE LA ASIGNATURA
ASIGNATURA

ELECTRÓNICA E
ELEE14006 CIRCUITOS DIGITALES
INSTRUMENTACIÓN

PRÁCTICA DURACIÓN
LABORATORIO DE: ELECTRÓNICA DIGITAL
N° (HORAS)

2 TEMA: CONTADORES SINCRONICOS 2

1 OBJETIVOS

 Verificar el funcionamiento de los circuitos secuenciales sincrónicos.

 Comprender el funcionamiento lógico de los contadores para evitar dificultades al momento de
diseñar contadores en forma ascendente y descendente.
 Comprobar el funcionamiento de los circuitos utilizando el simulador electrónico proteus y en el
protoboard.

2 INSTRUCCIONES

A. EQUIPO Y MATERIALES NECESARIOS

 Computador Portátil.
 Simulador de circuitos Proteus.
 Flip Flop 74ls112.
 Compuertas básicas 74ls 32, 74ls08, 74ls04.
 Multímetro.
 Cable.
 Decodificador 74ls47.
 Display 7 segmentos Ánodo Común.
 Timer.
 Fuente de alimentación.
  Resistencias 330 ohmios.
 Mandil.

B. INTRODUCIÓN.
CONTADORES SÍNCRONO

El contador síncrono o "Paralelo" lleva una conexión un tanto diferentes sobre los FF, esto puede aumentar
su complejidad, pero es la única manera de obtener el menor retraso posible para operar de manera confiable
y alcanzar mayores velocidades de conteo.

En los contadores paralelos, todos los FF cambian al mismo tiempo, lo que reduce la propagación a un solo
valor (el tiempo que tarda en cambiar de estado un solo FF).

CARACTERISTICAS IMPORTANTES

 En este circuito, todas las entradas de reloj (CP) están conectadas a un mismo punto, logrando así
que la señal de reloj sea la misma para todos los FF del contador.
 Únicamente el primer BIT (FF) tiene sus entradas "J-K" conectadas a V+, y por consiguiente, será
el único que se complemente (Toggle) libremente, los demás dependen de una combinación en las
salidas para poder complementarse.
 Es primordial el uso de otro tipo de circuitos digitales además de los FF, en este caso, un par de
compuertas AND, una de dos entradas y una de tres entradas.

Circuito 74LS112

Circuito Integrado TTL 74LS112. Flip-flop J-K negativo. El 74LS112 es una doble Triggered Negativo-
Borde-J-K flip-flop con clear y preset Cuando preset y clear estan inactivos (alto), los datos a las entradas J
y K que satisfacen los requisitos de tiempo de configuración se transfieren a las salidas en el borde con
pendiente negativa del pulso de reloj. Reloj de activación se produce a un nivel de tensión y no está
directamente relacionada con el tiempo de subida del pulso de reloj. Tras el intervalo de tiempo de espera,
los datos a las entradas J y K pueden ser cambiados sin afectar los niveles en las salidas. Este versátil flip-
flop puede funcionar como conmutador biestable atando J y K alta. El 74S112 se caracteriza para el
funcionamiento de 0 a 70 ° C.

La descripción de los pins:

3 ACTIVIDADES A DESARROLLAR
CIRCUITO 1: MOD 10 ASCENDENTE/DESCENDENTE

CIRCUITO 2: CIRCUITO PARES/IMPARES

4 RESULTADOS OBTENIDOS

 Escriba las tablas de los resultados obtenidos para cada circuito

CIRCUITO 1

0000
1001 0001

1000 0010

0111 0011

0110 0100
0101

Estado actual Es. siguiente

D C B A P D C B A JD KD JC KC JB KB JA KA

0 0 0 0 0 0 0 0 1 0 X 0 X 0 X 1 X
0 0 0 0 1 0 0 1 0 0 X 0 X 1 X 0 X
0 0 0 1 0 0 0 1 1 0 X 0 X 1 X X 0
0 0 0 1 1 0 0 1 0 0 X 0 X 1 X X 1
0 0 1 0 0 0 0 1 1 0 X 0 X X 0 1 X
0 0 1 0 1 0 1 0 0 0 X 1 X X 1 0 X
0 0 1 1 0 0 1 0 1 0 X 1 X X 1 X 0
0 0 1 1 1 0 1 0 0 0 X 1 X X 1 X 1

0 1 0 0 0 0 1 0 1 0 X X 0 0 X 1 X

0 1 0 0 1 0 1 1 0 0 X X 0 1 X 0 X

0 1 0 1 0 0 1 1 1 0 X 0 1 X X 0

0 1 0 1 1 0 0 1 0 0 X X 0 1 X X 1

0 1 1 0 0 0 0 1 1 0 X X 0 X 0 1 X

0 1 1 0 1 1 0 0 0 1 X X 1 X 1 0 X
 0 1 1 1 0 1 0 0 1 1 X X 1 X 1 X 0

0 1 1 1 1 1 0 0 0 1 1 X 1 X 1 X 1

1 0 0 0 0 1 0 0 1 X 0 0 X 0 X 1 X

1 0 0 0 1 0 0 0 0 X 1 0 X 0 X 0 X

1 0 0 1 0 0 0 0 1 X 1 0 X 0 X X 0

1 0 0 1 1 0 0 0 0 X X 0 X 0 X X 1

Ecuaciones para armado del circuito.

𝐽𝐷 = 𝑃̅𝐶𝐵𝐴 + 𝑃𝐶𝐵

𝐾𝐷 = 𝑃̅ 𝐴 + 𝑃𝐵̅

𝐽𝐶 = 𝑃̅𝐵𝐴 + 𝑃𝐵

𝐾𝐶 = 𝑃̅ 𝐷
̅ 𝐴 + 𝑃𝐷
̅

̅ 𝑃̅𝐴 + 𝑃𝐷
𝐽𝐵 = 𝐷 ̅)

𝐾𝐵 = 𝑃̅𝐴 + 𝑃𝐵

𝐽𝐴 = 𝑃̅

𝐾𝐴 = 𝑃
CIRCUITO 2

Estado actual Es. siguiente

D C B A P D C B A JD KD JC KC JB KB JA KA

0 0 0 0 0 0 0 0 1 1 X 1 X 1 X X 1
0 0 0 0 1 0 0 1 0 0 X 0 X 1 X X 0
0 0 0 1 0 0 0 1 10 0 X 0 X X 1 X 0
0 0 0 1 1 0 0 1 1 0 X 1 X X 1 X 1
0 0 1 0 0 0 0 1 0 0 X X 1 1 X X 1
0 0 1 0 1 0 0 0 1 0 X X 0 1 X X 0
0 0 1 1 0 0 0 0 0 0 X X 0 X 1 X 0
0 0 1 1 1 0 0 0 1 1 X X 1 X 1 1 X

0 1 0 0 0 0 0 0 0 X 1 1 X 1 X 0 X

0 1 0 0 1 0 1 1 1 X 0 0 X 1 X 0 X

0 1 0 1 0 0 1 1 0 X 0 0 X X 1 0 X

0 1 0 1 1 0 1 1 1 X 0 1 X X 1 0 X

0 1 1 0 0 0 1 1 0 X 0 X 1 1 X 0 X

0 1 1 0 1 1 0 0 1 X 0 X 0 1 X 0 X

0 1 1 1 0 1 0 0 0 X 0 X 0 X 1 1 X

0 1 1 1 1 1 0 0 1 X 1 X 1 X 1 0 X

1 0 0 0 0 1 0 0 0 X 0 0 X X 1 1 X

1 0 0 0 1 0 0 0 1 X 0 0 X X 0 1 X

1 0 0 1 0 0 0 0 0 X 1 0 X X 1 0 X
 1 0 0 1 1 0 0 0 1 X 0 0 X X 0 X 0

Ecuaciones para armado del circuito.

𝐽𝐷 = 𝐶𝐵(𝑃̅𝐴 + 𝑃)

𝐾𝐷 = 𝑃̅ 𝐴 + 𝑃

𝐽𝐶 = 𝐵(𝑃̅𝐴 + 𝑃)

𝐾𝐶 = 𝐵(𝑃̅𝐴 + 𝑃)

̅ (𝑃̅𝐴 + 𝑃)
𝐽𝐵 = 𝐷

𝐾𝐵 = 𝑃̅𝐷
̅+𝑃

𝐽𝐴 = 𝑃𝐴 + 𝑃̅

𝐾𝐴 = ̅̅̅̅
𝑃𝐴 + 𝑃

5 CONCLUSIONES

 Mediante el desarrollo de la práctica se logró evidenciar que mediante el diagrama de estado y las
tablas de estado se puede obtener un circuito que cumpla la secuencia que se desea obtener.
 Se comprobó que se cumple la secuencia requerida mediante el empleo de compuestas básica.
 La frecuencia que ingresa generada por el circuito de reloj es muy importante porque así se puede
determinar la velocidad de cambio a lo cual va a trabajar el contador.
6 RECOMENDACIONES

 Verificar que el circuito integrado a ser utilizado este correctamente polarizado.

 Conectar cada una de las entradas y salida correctamente según cumpla las condiciones del circuito
que se desea desarrollarlo.
 Comprobar el funcionamiento de cada circuito secuencial con su respectiva tabla de verdad.
 Evitar el uso de diodos leds de potencia para evadir posibles daños en los integrados que se manejen.

7 ANEXOS
8 REFERENCIAS BIBLIOGRÁFICAS Y DE LA WEB

 https://sites.google.com/site/electronicadigitaluvfime
 http://www.bibliotechnia.com.mx/Busqueda/resumen/2237_2087180
 http://www.bibliotechnia.com.mx/portal/visor/web/visor.php


Latacunga, 2 de Agosto del 2017

Elaborado por: jaime alegria

Ing. Sixto Reinoso V.

Docente de la asignatura