UNIVERSIDAD TECNOLÓGICA DE PANAMÁ

FACULTAD DE INGENIERÍA MECÁNICA

LICENCIATURA EN INGENIERÍA AEROANUTICA

INSTRUMENTACION Y CONTROL

INSTRUCTOR:

LINO RUIZ

INVESTIGACION #1

INTEGRANTES:

CANTO, ANTHONY 10-711-1967

GRUPO:

1AA231

FECHA (19/1/18)
 1- Los métodos para convertir información A/D

CONVERTIDOR ANALÓGICO-DIGITAL FLASH (PARALELO)

El método flash utiliza comparadores que comparan una serie de tensiones de referencia con la tensión
de entrada analógica. Cuando la tensión analógica sobrepasa a la tensión de referencia de un
comparador determinado, se genera un nivel ALTO. La Figura mostrada presenta un convertidor de
3 bits que utiliza siete circuitos comparadores; no se necesita comparador para el caso de que todas
las comparaciones sean cero. En general, se requieren 2n −1 comparadores para la conversión a un
código binario de n bits. El número de bits empleado en un ADC es su resolución.
Una de las desventajas del ADC flash es el gran número de comparadores necesarios para un número
binario de tamaño razonable. Su principal ventaja es que tiene un tiempo de conversión rápido, gracias
a su alta tasa de transferencia, la cual se mide en muestras por segundo. La tensión de referencia de
cada comparador se establece mediante un circuito divisor de tensión resistivo. La salida de cada
comparador se conecta a una entrada del codificador de prioridad. El codificador se habilita mediante
un impulso aplicado a la entrada de habilitación EN, y el código de tres bits que representa el valor
de la entrada analógica se presenta en las salidas del codificador. El código binario queda determinado
por la entrada de mayor orden que se encuentre a nivel ALTO. La frecuencia de los impulsos de
habilitación y el número de bits del código binario determinan la precisión con la que la secuencia de
códigos digitales representa la entrada del ADC. Debe haber un pulso de habilitación por cada nivel
de muestreo de la señal de entrada.
CONVERTIDOR ANALÓGICO-DIGITAL POR APROXIMACIONES SUCESIVAS
el método de conversión A/D más ampliamente utilizado es el de las aproximaciones sucesivas. Tiene
un tiempo de conversión mucho menor que la conversión de pendiente doble, aunque es más lento
que el método flash. Asimismo, el tiempo de conversión es fijo para cualquier valor de la entrada
analógica. La Figura muestra un diagrama de bloques básico de un ADC por aproximaciones
sucesivas de 4 bits. Está formado por un DAC (los DAC se estudian en la Sección 13.5), un registro
de aproximaciones sucesivas (SAR, Successive-Approximation Register) y un comparador. Su
funcionamiento básico es el siguiente: los bits de entrada al DAC se habilitan (se ponen a 1) de uno
en uno sucesivamente, comenzando por el bit más significativo (MSB). Cada vez que se habilita un
bit, el comparador produce una salida que indica si la tensión analógica de entrada es mayor o menor
que la salida del DAC. Si la salida del DAC es mayor que la señal de entrada, la salida del comparador
está a nivel BAJO, haciendo que el bit en el registro pase a cero. Si la salida es menor que la entrada,
el bit 1 se mantiene en el registro. El sistema realiza esta operación con el MSB primero, luego con
el siguiente bit más significativo, después con el siguiente, y así sucesivamente. Después de que todos
los bits del DAC hayan sido aplicados, el ciclo de conversión estará completo.

EL CONVERTIDOR ANALÓGICO-DIGITAL ADC0804 El ADC0804

Es un ejemplo de ADC por aproximaciones sucesivas. En la Figura 13.21 se presenta el diagrama de
bloques. Este dispositivo funciona con una alimentación de +5V y tiene una resolución de ocho bits,
con un tiempo de conversión de 100 µs. También dispone de un generador de reloj interno. Las salidas
de datos triestado sirven para realizar la interfaz con el sistema de buses de un microprocesador. El
funcionamiento básico del dispositivo es el siguiente: el ADC0804 contiene el equivalente a una red
DAC de 256 resistencias. La lógica de aproximaciones sucesivas secuencia la red para adaptar la
tensión analógica de entrada diferencial (Vin+ − Vin−) a una salida de la red resistiva. En primer
lugar, se comprueba el MSB. Después de realizar ocho comparaciones (sesenta y cuatro períodos de
reloj), un código binario de 8 bits se transfiere a los latches de salida y la salida de interrupción pasa
a nivel BAJO. El dispositivo puede funcionar en modo de conversión libre (free-running), conectando
la salida a la entrada de escritura y manteniendo la entrada de inicio de conversión, a nivel BAJO.
Para garantizar una adecuada inicialización bajo todas las posibles condiciones, se requiere un nivel
BAJO en la entrada durante el ciclo de conexión de la alimentación. A partir de ahí, si se pone a nivel
BAJO en cualquier instante, se interrumpirá el proceso de conversión.
Cuando la entrada pasa a nivel BAJO, el registro de aproximaciones sucesivas (SAR) interno y el
registro de desplazamiento de 8 bits se ponen a cero. Mientras, y permanezcan a nivel BAJO, el ADC
permanecerá en estado de RESET. El período de conversión se inicia de uno a ocho períodos de reloj
después de que o hagan una transición de nivel BAJO a nivel ALTO. Cuando ambas entradas y están
a nivel BAJO, el latch de salida triestado se habilita y el código de salida se aplica a las líneas D0 a
D7. Cuando la entrada CS o la entrada RD pasan a nivel ALTO, las salidas D0 a D7 se desactivan.

CONVERTIDOR ANALÓGICO-DIGITAL SIGMA-DELTA SIGMA-DELTA

Es un método muy extendido de conversión analógico-digital, particularmente cuando se utilizan
señales de audio en el campo de las telecomunicaciones. El método está basado en la modulación
delta, en la que se cuantifica la diferencia entre dos muestras sucesivas (es decir, se cuantifica el
incremento o decremento sufrido por la señal); otros métodos utilizados en los convertidores ADC
están basados en el valor absoluto de cada muestra. La modulación delta es un método de
cuantificación de un bit. La salida de un modulador delta es un flujo de datos de un único bit en el
que el número relativo de 1s y 0s indica el nivel o amplitud de la señal de entrada. El número de 1s a
lo largo de un cierto número de ciclos de reloj establece la amplitud de la señal durante dicho
intervalo. Un número máximo de 1s corresponde a la tensión de entrada positiva más alta. Un número
de 1s igual a la mitad del máximo se corresponde con una tensión de entrada igual a cero. Si no hay
ningún 1 (si todos son 0s), lo que tenemos es una tensión de entrada negativa de máxima amplitud.
Esto se ilustra de manera simplificada en la Figura 13.22. Por ejemplo, suponga que hay 4096 1s
durante el intervalo en el que la señal de entrada presenta un máximo positivo. puesto que el cero es
el punto medio del rango dinámico de la señal de entrada, aparecerán 2048 1s durante el intervalo en
que esa señal es cero. Cuando la señal de entrada presenta un máximo negativo no habrá ningún 1
durante el intervalo. Para los niveles de señal intermedios, el número de 1s es proporcional al nivel
de la señal.
Para completar el proceso de conversión sigma-delta utilizando una técnica concreta, el flujo de datos
de un único bit se convierte en una serie de códigos binarios, como se muestra en la Figura 13.24. El
contador cuenta los 1s en el flujo de datos cuantizado durante cada uno de los sucesivos intervalos.
El código almacenado en el contador representa entonces la amplitud de la señal analógica de entrada
para cada intervalo. Estos códigos se enclavan en el latch para su almacenamiento temporal. La salida
del latch es una serie de códigos de n bits, que representan de manera completa la señal analógica.

2- Los métodos para convertir información D/A

CONVERTIDOR ANALÓGICO-DIGITAL CON PONDERACIÓN BINARIA
Existe un método de conversión digital/analógica que utiliza una red resistiva en la que los valores
de las resistencias representan los pesos binarios de los bits de entrada del código digital. La Figura
13.36 muestra un DAC de 4 bits de este tipo. Por cada una de las resistencias de entrada puede circular
o no corriente, dependiendo del nivel de tensión de entrada. Si la tensión de entrada es cero (0 binario),
la corriente también es cero. Si la tensión de entrada es un nivel ALTO (1 binario), la cantidad de
corriente depende del valor de la resistencia de entrada y es diferente para cada una de las resistencias,
como se indica en la figura. Puesto que, prácticamente, no circula corriente por la entrada inversora
(−) del amplificador operacional, la suma de todas las corrientes de entrada pasa a través de Rf. Como
la entrada inversora está a 0 V (tierra virtual), la caída en Rf es igual a la tensión de salida, es decir,
Vout = If Rf. Los valores de las resistencias de entrada se seleccionan de modo que sean inversamente
proporcionales a los pesos binarios de los correspondientes bits de entrada. La resistencia de menor
valor (R) corresponde a la entrada ponderada más alta 23. Las restantes resistencias son múltiplos de
R (2R, 4R y 8R) y corresponden a los pesos binarios 22, 21 y 20, respectivamente. Las corrientes de
entrada también son proporcionales a los pesos binarios. Luego la tensión de salida es proporcional a
la suma de los pesos binarios, ya que es la suma de las corrientes de entrada por Rf. Una de las
desventajas de este tipo de DAC es el número de resistencias diferentes que utiliza y el hecho de que
los niveles de tensión deben ser exactamente iguales en todas las entradas. Por ejemplo, un
convertidor de 8 bits requiere ocho resistencias en el rango que va desde R hasta 128R, en pasos
ponderados. Este rango de resistencias requiere tolerancias de 1 entre 255 (menor del 0,5%) para
convertir la entrada con precisión, lo que hace muy difícil fabricar este tipo de DAC en grandes
cantidades.

CONVERTIDOR DIGITAL-ANALÓGICO EN ESCALERA R/2R

Otro método para realizar la conversión digital-analógica es utilizar la red escalonada R/2R, como
muestra la Figura 13.39 para el caso de cuatro bits. Este método resuelve uno de los problemas del
DAC con ponderación binaria, ya que sólo requiere dos valores de resistencia Comencemos
asumiendo que la entrada D3 está a nivel ALTO (+5 V) y las demás a nivel BAJO (tierra, 0 V). Esta
condición representa el número binario 1000. Un análisis del circuito demostraría que este circuito es
equivalente al mostrado en la Figura (a). A través de la resistencia equivalente 2R prácticamente no
circula corriente, ya que la entrada inversora está a tierra virtual. Luego toda la corriente (I = 5 V/2R)
que circula a través de R7 pasa también por Rf , y la tensión de salida es −5 V. El amplificador
operacional mantiene la entrada inversora (−) a casi cero voltios (≈ 0V) debido a la realimentación
negativa. Por tanto, toda la corriente pasa a través de Rf en lugar de por la entrada inversora. La Figura
(b) muestra el circuito equivalente cuando la entrada D2 está a +5 V y las demás están a tierra. Esta
condición representa 0100. Si se aplica el equivalente de Thevenin* mirando desde R8 , se obtienen
2,5 V en serie con R, como se indica. Esto da lugar a una corriente a través de Rf de I = 2,5 V/2R, lo
que determina una tensión de salida de −2,5 V. No olvide que no circula corriente por la entrada
inversora ni por la resistencia equivalente conectada a tierra, ya que caen 0 V en ella debido a la tierra
virtual.
CARACTERÍSTICAS DE FUNCIONAMIENTO DE LOS CONVERTIDORES
ANALÓGICO-DIGITALES
■ Resolución. La resolución de un DAC es el recíproco del número de escalones discretos en la salida.
Por supuesto, depende del número de bits de entrada. Por ejemplo, un DAC de 4 bits tiene una
resolución de 1 entre 24 −1 (uno entre quince). Si se expresa como un porcentaje, será (1/15)100 =
6,67%. El número total de escalones discretos es igual a 2n − 1, donde n es el número de bits. La
resolución también puede expresarse como el número de bits que se convierten.
■ Precisión. La precisión es una comparación entre la salida real de un DAC y la salida esperada. Se
expresa como un porcentaje de la tensión de salida a fondo de escala o máxima. Por ejemplo, si la
salida a fondo de escala de un convertidor es 10 V y la precisión es ±0,1%, entonces el error máximo
para cualquier tensión de salida es (10 V) (0,001) = 10 mV. Idealmente, la precisión debería ser, como
mucho, ±1/2 del bit menos significativo. Para un convertidor de 8 bits, el bit menos significativo es
el 0,39% del valor a fondo de escala. La precisión debería ser aproximadamente del ±0,2%.
■ Linealidad. Un error lineal es una desviación de la salida ideal (una línea recta) del DAC. Un caso
especial es el error de offset, que es la tensión de salida cuando los bits de entrada son todos cero.
■ Monotonicidad. Un DAC es monotónico si no produce escalones invertidos cuando se le aplica
secuencialmente su rango completo de bits de entrada.
■ Tiempo de asentamiento. Normalmente, el tiempo de asentamiento se define como el tiempo que
tarda un DAC en quedar dentro de ±1/2 LSB del valor final, cuando se produce un cambio en el
código de entrada.
 3- Teorema de shanon

El teorema de muestreo de Nyquist-Shannon, también conocido como teorema de muestreo

de Whittaker-Nyquist-Kotelnikov-Shannon, criterio de Nyquist o teorema de Nyquist, es un
teorema fundamental de la teoría de la información, de especial interés en las
telecomunicaciones El teorema trata del muestreo que no debe ser confundido o asociado con
la cuantificación, proceso que sigue al de muestreo en la digitalización de una señal y que, al
contrario del muestreo, no es reversible (se produce una pérdida de información en el proceso
de cuantificación, incluso en el caso ideal teórico, que se traduce en una distorsión conocida
como error o ruido de cuantificación y que establece un límite teórico superior a la relación
señal-ruido). Dicho de otro modo, desde el punto de vista del teorema, las muestras discretas
de una señal son valores exactos que aún no han sufrido redondeo o truncamiento alguno
sobre una precisión determinada, esto es, aún no han sido cuantificadas. El teorema
demuestra que la reconstrucción exacta de una señal periódica continua en banda base a partir
de sus muestras, es matemáticamente posible si la señal está limitada en banda y la tasa de
muestreo es superior al doble de su ancho de banda. Dicho de otro modo, la información
completa de la señal analógica original que cumple el criterio anterior está descrita por la
serie total de muestras que resultaron del proceso de muestreo. No hay nada, por tanto, de la
evolución de la señal entre muestras que no esté perfectamente definido por la serie total de
muestras.

Hay que notar que el concepto de ancho de banda no necesariamente es sinónimo del valor
de la frecuencia más alta en la señal de interés. A las señales para las cuales esto sí es cierto
se les llama señales de banda base, y no todas las señales comparten tal característica (por
ejemplo, las ondas de radio en frecuencia modulada).
BIBLIOGRAFIA

 FUNDAMENTOS DE SISTEMAS DIGITALES Thomas L. Floyd PEARSON

EDUCACIÓN S.A., Madrid, 2006
 https://electrodigital.wikispaces.com/Convertidores+DAC-ADC
 http://cdn.usc.edu.co/files/LABORATORIOS/GUIAS/INGENIERIA/INGENIERIA
%20EN%20SISTEMAS/CIRCUITOS%20DIGITALES%20II/CONVERSION%20
ANALOGICA-DIGITAL.pdf

 http://quidel.inele.ufro.cl/~jhuircan/PDF_CTOSII/ad03.pdf

 https://profejuandotcom.files.wordpress.com/2014/02/convertidor-adc.pdf