PRÁCTICA 9

Prácticas de Diseño de Circuitos y Sistemas Electrónicos

3º Curso Grado en Ingeniería de Tecnologías de Telecomunicación http://www.dinel.us.es/

PRACTICA 9: Convertidores ADC (1)

1 Introducción
1.1 Convertidor de Rampa Digital
1.2 Convertidor de Seguimiento
1.3 Simulaciones Simulink

1 Introducción
El objetivo de esta práctica consiste en familiarizarse con los convertidores analógico-digitales
de cuenta (Counting’s ADC). Veremos dos tipos:
• Convertidor de Rampa Digital
• Convertidor de Seguimiento
El trabajo consistirá en simular un convertidor de seguimiento y montar y simular un convertidor
de rampa digital. En ambos casos utilizaremos una librería Simulink de elementos de 8 bits.

1.1 Convertidor de Rampa Digital

1. Convertidor ADC de Rampa Digital

En la figura 1 se muestra un convertidor de rampa digital compuesto por 4 elementos:

comparador, contador reseteable, convertidor digital-analógico (DAC) y registro de salida. La
operación de este ADC sigue esta secuencia:

1. El contador añade una cuenta con cada pulso de reloj

 PRÁCTICA 9
Prácticas de Diseño de Circuitos y Sistemas Electrónicos
3º Curso Grado en Ingeniería de Tecnologías de Telecomunicación http://www.dinel.us.es/

2. El DAC entrega un voltaje un paso mayor a cada pulso de reloj

3. Se compara la salida del DAC con la tensión de entrada a convertir
4. La salida del comparador se propaga al contador y al registro de salida
5. Cuando la salida del DAC excede la tensión de entrada
1. La salida del comparador cae a nivel bajo
2. El registro de salida recibe un pulso de reloj y captura los valores del contador
3. El contador recibe una entrada LOAD y resetea a 0

La dinámica temporal de la conversión se muestra en la figura 2:

2. Dinámica temporal de un convertidor digital de rampa

Se observan dos problemas:

3. Tiempos de conversión en un convertidor digital de rampa.

1. El tiempo de muestreo depende del nivel de tensión de entrada (Figura 3)

2. El muestreo es lento porque hay que comenzar una cuenta desde 0 en cada conversión
 PRÁCTICA 9
Prácticas de Diseño de Circuitos y Sistemas Electrónicos
3º Curso Grado en Ingeniería de Tecnologías de Telecomunicación http://www.dinel.us.es/

1.2 Convertidor de Seguimiento

4. Convertidor ADC de seguimiento

El convertidor ADC de seguimiento supone una mejora sobre el convertidor de doble rampa y es
el apropiado para seguir señales cuya dinámica es suave e inferior al tiempo de conversión. Para
señales abruptas, mostrará errores.
En la figura 4 se muestran los elementos de un convertidor ADC de seguimiento: un
comparador, un contador bidireccional, un DAC y una salida digital que puede presentarse en un
registro de salida. La operación del convertidor ADC de seguimiento sigue la secuencia:
1. Compara la señal analógica de entrada con la salida de un DAC conectado a un
contador bidireccional.
2. El comparador determina si la salida del DAC es mayor o menor que la entrada
analógica.
a. Si la salida del DAC es menor, la salida del comparador obliga al
contador a contar hacia arriba.
b. Si la salida del DAC es mayor, la salida del comparador obliga al
contador a contar hacia abajo.
c. La salida digital sigue a la entrada analógica cambiando 1 bit cada vez.
d. La tasa a la que el contador cambia viene determinada por un reloj
externo.

La dinámica temporal se muestra en la figura 5.

 PRÁCTICA 9
Prácticas de Diseño de Circuitos y Sistemas Electrónicos
3º Curso Grado en Ingeniería de Tecnologías de Telecomunicación http://www.dinel.us.es/

5. Respuesta temporal de un ADC de seguimiento

En la figura 5, arriba, se observa que la salida digital tarda un tiempo en alcanzar el valor de la
señal analógica de entrada; a partir de ese punto se realiza un seguimiento de la señal
analógica, con un error típico de 1 bit o “bit bobble” (sacudida de bit).

1.3 Simulaciones Simulink

En la figura 6 se muestra el diagrama Simulink de un convertidor ADC. Se

distinguen 2 bloques principales, un conjunto de señales de entrada y un gráfico de salida.

6. Diagrama Simulink Convertidor ADC

AD_LATCH_CLOCK: Reloj del registro de salida, de 8 bits.

OUTPUT_ENABLE: Habilitación de salida del convertidor

AD_IN: Señal a convertir

 PRÁCTICA 9
Prácticas de Diseño de Circuitos y Sistemas Electrónicos
3º Curso Grado en Ingeniería de Tecnologías de Telecomunicación http://www.dinel.us.es/

AD_REF: Valor de referencia del convertidor (valor máximo de conversión)

AD_SOC: Señal de habilitación del reloj del convertidor

AD_CLOCK: Señal de reloj para el contador bidireccional (Up/Down). En la simulación tiene un

periodo de 1/255 para que corresponda a un convertidor de 8 bits.

Se trata de un convertidor ADC de seguimiento de 8 bits seguido de un bloque DAC para poder
visualizar la salida como señal analógica convertida. La tensión de referencia del ADC es 1, la
máxima tensión de entrada es 0.5. La fuente senoidal debe tener un bias de 0.25 y una
amplitud de pico a pico de 0.5 (0.25 amplitude en Simulink). Debe usar una fuente senoidal
Time based, con simulation time de frecuencia 0.25.

Con los valores anteriores, y para una duración de simulación de 200, el resultado debe ser:

7. Salida de la simulación Simulink de convertidor ADC de seguimiento

 PRÁCTICA 9
Prácticas de Diseño de Circuitos y Sistemas Electrónicos
3º Curso Grado en Ingeniería de Tecnologías de Telecomunicación http://www.dinel.us.es/

Nombre:
DNI

Año en curso 2 0 1

Q1 Simulación ADC de Seguimiento

Poner en marcha la simulación del convertidor ADC de seguimiento. Mostrar su

comportamiento para diferentes frecuencias de la señal senoidal.

Q2 Entradas en escalón ADC de Seguimiento

Estimular al ADC de seguimiento con señales de cambio abrupto. Explica el resultado.

Q4 Convertidor ADC de rampa digital

Tomando elementos internos del convertidor ADC de seguimiento y conforme a lo explicado,

construye un convertidor ADC de rampa digital en Simulink. Nota: emplear un modelo de
biestable J-K con reset.

Q4 Salida ADC rampa digital

Para una señal suavemente variable, muestra la salida de tu convertidor ADC de rampa digital.
Comenta los resultados conforme a lo visto en la teoría.