Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Actividad 4

Nombre: Víctor Miguel Alonso Silva

Correo: Victormiguel1999@hotmail.com
Matricula: 1729690 Nº lista: 20
Salón: 1201 Hora: M1 Día: L‚ M‚ V
Carrera: Ingeniería en Administración de Sistemas (IAS)
Materia: Sistemas Digitales
Maestro: Ing. Juan Ángel Garza Garza
Tiempo dedicado: 21 horas

Monterrey, Nuevo León, Jueves 7 Septiembre del 2017

Redacción del problema.
En un auditorio se tienen grupos de cinco sillas llamadas A, B, C, D y E distribuidas como se
indica en la figura. Cada una de ellas contiene un sensor de modo que se detecta cuando está
ocupada por medio de un 1 y un 0 cuando está vacía. Diseñe y construya un prototipo de un
sistema electrónico digital binario, de modo que contenga una salida luminosa S(A, B, C, D, E),
la cual será uno solo cuando tres sillas adyacentes se encuentren vacías.

Diagrama de bloques

A 1

B 2 SISTEMA DIGITAL

C 3 BINARIO S

D 4

E 5

En este diagrama de bloques como podemos ver tenemos cinco entradas las que equivalen a
los asientos del auditorio llamadas A ‚B ‚C ‚D‚ E que a la vez estas producirán solo una salida
llamada S la salida se producirá cuando tres sillas adyacentes estén vacías.
 Tabla de verdad
m A B C D E S
1 0 0 0 0 0 1
2 0 0 0 0 1 1
3 0 0 0 1 0 1
4 0 0 0 1 1 1
5 0 0 1 0 0 0
6 0 0 1 0 1 0
7 0 0 1 1 0 0
8 0 0 1 1 1 0
9 0 1 0 0 0 1
10 0 1 0 0 1 0
11 0 1 0 1 0 0
12 0 1 0 1 1 0
13 0 1 1 0 0 0
14 0 1 1 0 1 0
15 0 1 1 1 0 0
16 0 1 1 1 1 0
17 1 0 0 0 0 1
18 1 0 0 0 1 1
19 1 0 0 1 0 0
20 1 0 0 1 1 0
21 1 0 1 0 0 0
22 1 0 1 0 1 0
23 1 0 1 1 0 0
24 1 0 1 1 1 0
25 1 1 0 0 0 1
26 1 1 0 0 1 0
27 1 1 0 1 0 0
28 1 1 0 1 1 0
29 1 1 1 0 0 0
30 1 1 1 0 1 0
31 1 1 1 1 0 0
32 1 1 1 1 1 0
 Ecuaciones
Mini términos (SOP)

m A B C D E S Mini términos (SOP)

1 0 0 0 0 0 1 A’ B’ C’ D’ E’
2 0 0 0 0 1 1 A’ B’ C’ D’ E
3 0 0 0 1 0 1 A’ B’ C’ D E’
4 0 0 0 1 1 1 A’ B’ C’ D E
9 0 1 0 0 0 1 A’ B C’ D’ E’
17 1 0 0 0 0 1 A B’ C’ D’ E’
18 1 0 0 0 1 1 A B’ C’ D ’E
25 1 1 0 0 0 1 A B C’ D’ E’
 Captura esquemática
A
B
C I18
D

E I16

A
B
C I17
D

E I19

A
B I3
I14
C

D
I12
E

A
B
I13
C

D
I5
E

B S
I1
A
I7
C
D
I6
E

A
B
C I4
D
E I15

A I2
B
I9
C

E
I11
D

A
B
I10
C

D
I8
E

Archivo de la simulación ABV (Código)

modulE maxi
"esta es una simulación
"5 sep 2017
A,B,C,D,E pin ;
S pin Istype 'com';
test_vectorS
([A,B,C,D,E]->[S])
[0,0,0,0,0]->[.x.];
[0,0,0,0,1]->[.x.];
[0,0,0,1,0]->[.x.];
[0,0,0,1,1]->[.x.];
[0,0,1,0,0]->[.x.];
[0,0,1,0,1]->[.x.];
[0,0,1,1,0]->[.x.];
[0,0,1,1,1]->[.x.];
[0,0,0,0,0]->[.x.];
[0,1,0,0,1]->[.x.];
[0,1,0,1,0]->[.x.];
[0,1,0,1,1]->[.x.];
[0,1,1,0,0]->[.x.];
[0,1,1,0,1]->[.x.];
[0,1,1,1,0]->[.x.];
[0,1,1,1,1]->[.x.];
[1,1,0,0,0]->[.x.];
[1,0,0,0,1]->[.x.];
[1,0,0,1,0]->[.x.];
[1,0,0,1,1]->[.x.];
[1,0,1,0,0]->[.x.];
[1,0,1,0,1]->[.x.];
[1,0,1,1,0]->[.x.];
[1,0,1,1,1]->[.x.];
[1,1,0,0,0]->[.x.];
[1,1,0,0,1]->[.x.];
[1,1,0,1,0]->[.x.];
[1,1,0,1,1]->[.x.];
[1,1,1,0,0]->[.x.];
[1,1,1,0,1]->[.x.];
[1,1,1,1,0]->[.x.];
[1,1,1,1,1]->[.x.];
end
Imagen de la simulacion

Ecuaciones mínimas del archivo RPT

Diagrama de la distribución de terminales (pin out) mostradas en el del archivo RPT

Archivo JED.
ispLEVER Classic 1.5.00.05.39.l1 Lattice Semiconductor Corp.

JEDEC file for: P22V10G V9.0

Created on: Thu Sep 07 10:47:26 2017

act4.bls

QP24* QF5892* QV32* F0*

X0*

NOTE DEVICE NAME: GAL22V10D-10LP*

NOTE Table of pin names and numbers*

NOTE PINS S:23 E:1 D:2 C:3 B:4 A:5*

L0044 11111111111111111111111111111111111111111111*

L0088 10111011101111111111111111111111111111111111*
L0132 11111011101110111111111111111111111111111111*

L0176 11111111101110111011111111111111111111111111*

L5808 11000000000000000000*

V0001 00000XXXXXXNXXXXXXXXXXXN*

V0002 10000XXXXXXNXXXXXXXXXXXN*

V0003 01000XXXXXXNXXXXXXXXXXXN*

V0004 11000XXXXXXNXXXXXXXXXXXN*

V0005 00100XXXXXXNXXXXXXXXXXXN*

V0006 10100XXXXXXNXXXXXXXXXXXN*

V0007 01100XXXXXXNXXXXXXXXXXXN*

V0008 11100XXXXXXNXXXXXXXXXXXN*

V0009 00000XXXXXXNXXXXXXXXXXXN*

V0010 10010XXXXXXNXXXXXXXXXXXN*

V0011 01010XXXXXXNXXXXXXXXXXXN*

V0012 11010XXXXXXNXXXXXXXXXXXN*

V0013 00110XXXXXXNXXXXXXXXXXXN*

V0014 10110XXXXXXNXXXXXXXXXXXN*

V0015 01110XXXXXXNXXXXXXXXXXXN*

V0016 11110XXXXXXNXXXXXXXXXXXN*

V0017 00011XXXXXXNXXXXXXXXXXXN*

V0018 10001XXXXXXNXXXXXXXXXXXN*

V0019 01001XXXXXXNXXXXXXXXXXXN*

V0020 11001XXXXXXNXXXXXXXXXXXN*

V0021 00101XXXXXXNXXXXXXXXXXXN*

V0022 10101XXXXXXNXXXXXXXXXXXN*

V0023 01101XXXXXXNXXXXXXXXXXXN*

V0024 11101XXXXXXNXXXXXXXXXXXN*

V0025 00011XXXXXXNXXXXXXXXXXXN*

V0026 10011XXXXXXNXXXXXXXXXXXN*

V0027 01011XXXXXXNXXXXXXXXXXXN*

V0028 11011XXXXXXNXXXXXXXXXXXN*
V0029 00111XXXXXXNXXXXXXXXXXXN*

V0030 10111XXXXXXNXXXXXXXXXXXN*

V0031 01111XXXXXXNXXXXXXXXXXXN*

V0032 11111XXXXXXNXXXXXXXXXXXN*

C1581*

956C

- Foto del circuito

Bibliografía
http://jagarza.fime.uanl.mx/general/paginas/Videosprincipal.htm

http://lattice.com.mx/

Conclusión:
En este trabajo que si le dedique tiempo porque no me salía primero lo de la captura
esquemática estaba develada ya después en el proteus primero lo conseguí y era una versión
más nueva y yo pensaba que por eso no me salía pero al final me di cuenta después de tanto
que en el isp lever al momento de elegir el chip el gal 22v10D se ponía de manera automática
un gal con 28 patitas cuando yo tenía ese de 24 y pues todo corría bien pero en proteus no
salía bien desde cuando lo hubiera entregado solo que me atore en esa falla mía y lo comencé
de nuevo el proteus lo intente miles de veces hasta que me di cuenta de mi error

Bueno pues me sirvió de mucho me aprendí todo el procedimiento de memoria de tanto que
lo hice y pues aprendí muchas cosas nuevas ya que yo nunca había tocado un proto y al final
lograr los resultados sentí una satisfacción muy grande de tanto que batalle.

Recomendaciones
En los videos resaltar esas pequeñas especificaciones ya que uno como alumno se puede
quedar atorado en ese paso y batallar para avanza.