Universidad Nacional Abierta y a Distancia

Vicerrectoría Académica y de Investigación

Formato guía de actividades y rúbrica de evaluación

1. Descripción general del curso

Escuela o Unidad Escuela de Ciencias Básicas, Tecnología e

Académica Ingeniería
Nivel de Profesional
formación
Campo de Formación disciplinar
Formación
Nombre del curso Electrónica Digital
Código del curso 243004
Tipo de curso Metodológico Habilitable Si ☒ No ☐
Número de 4
créditos

2. Descripción de la actividad

Tipo de Número de
Individual ☐ Colaborativa ☒ 3
actividad: semanas
Momento de
Intermedia,
la Inicial ☐ ☒ Final ☐
unidad:2
evaluación:
Entorno de entrega de actividad:
Peso evaluativo de la
Seguimiento y evaluación
actividad: 70
Aprendizaje Colaborativo
Fecha de inicio de la
Fecha de cierre de la actividad: 4
actividad: 19 de febrero de
de marzo de 2018
2018
Competencia a desarrollar:
Implementa en VHDL circuitos de la forma Suma de Productos y
Producto de Sumas.
Temáticas a desarrollar:
Algebra de Boole, Conversiones entre bases, Complemento a 2.
Pasos, fases o etapa de la estrategia de aprendizaje a
desarrollar
Paso 2: Fundamentos para el diseño digital.
Actividades a desarrollar
Resolver los siguientes ejercicios:

Ejercicios a resolver.

1. Sea la siguiente función Booleana (Secciones 2.3 y 2.4 del libro de

Muñoz):
F( A, B ,C , D )   m (0,1,5,7,13,15)

a. Utilizando mapas de Karnaught encuentre la mínima expresión

Suma de Productos.
b. Utilizando mapas de Karnaught encuentre la mínima expresión
Producto de Sumas.
c. Implemente en VHDL ambas expresiones usando el software
Vivado. En el informe debe incluir un pantallazo de la descripción
en VHDL y la simulación.

2. Sea la siguiente función Booleana (Secciones 2.3 y 2.4 del libro de

Muñoz):
𝐹(𝐴,𝐵,𝐶,𝐷) = ∏(0,1,2,3,6,7,10)
a. Utilizando mapas de Karnaught encuentre la mínima expresión
Suma de Productos.
b. Utilizando mapas de Karnaught encuentre la mínima expresión
Producto de Sumas.
c. Implemente en VHDL ambas expresiones usando el software
Vivado. En el informe debe incluir un pantallazo de la descripción
en VHDL y la simulación.

3. Implemente la siguiente función booleana con el menor número de

compuertas lógicas posible (Secciones 2.3 y 2.4 del libro de Muñoz).

G( A, B ,C )  A  B  AB C  AC
Sugerencia: Primero halle la tabla de verdad y luego aplique el método
de Karnaught.

a. Utilizando mapas de Karnaught encuentre la mínima expresión

Suma de Productos.
b. Implemente en VHDL la expresión usando el software Vivado. En
 el informe debe incluir un pantallazo de la descripción en VHDL y
la simulación.

4. Sea la siguiente función Booleana, en donde los primeros términos

son los mintérminos (m) y los segundos (d) son condiciones libres
(Sección 2.4.3):

F( A, B ,C , D )   m (0,1,2,3,12 )  d (8,9,10,11)

a. Encuentre la mínima expresión SOP, usando mapas de

Karnaught.

b. Implemente en VHDL la expresión usando el software Vivado. En

el informe debe incluir un pantallazo de la descripción en VHDL y
la simulación

5. Sea la siguiente función Booleana, en donde los primeros términos

son los mintérminos (m) y los segundos (d) son condiciones libres
(Sección 2.4.3):

F( A, B ,C , D )   m (2,3,12,13,14 )  d (6,7,15)

a. Encuentre la mínima expresión SOP, usando mapas de

Karnaught.
b. Implemente en VHDL la expresión usando el software Vivado. En
el informe debe incluir un pantallazo de la descripción en VHDL y
la simulación

6. Realice las siguientes conversiones de base 10 a la base indicada

(Secciones 3.3 y 3.5 del libro de Muñoz):

a. 14523,6250 a Hexadecimal
b. 124,6250 a Binario
c. 25430,1562510 a Hexadecimal
d. 153,1562510 a Binario

7. Convierta los siguientes números a complemento a 2 con el número

bits indicados (Sección 3.7.2 del libro de Muñoz).
 a. −11 con 6 bits.
b. 13 con 6 bits
c. −16 con 6 bits
d. −19 con 6 bits

ADVERTENCIA: Todas las implementaciones en VHDL se

deben hacer utilizando el software Vivado. La
implementación se debe evidenciar en el informe con el
pantallazo de la descripción de VHDL y el resultado de la simulación.
El Pantallazo debe seguir la indicaciones dadas en guía de la
actividad de reconocimiento de lo contrario el aporte NO se
considerará válido.

Entornos  Aprendizaje Colaborativo

para su  Aprendizaje práctico
desarrollo  Evaluación y seguimiento
Individuales:
 Aportes en el foro colaborativo, en los que cada
estudiante evidencie el desarrollo de los ejercicios,
tanto la parte escrita como la implementación en el
software Vivado.

Colaborativos:

Productos Un informe en el entorno de Entorno de Evaluación,

a entregar Paso 2.
por el
estudiante El archivo se deberá entregar en formato pdf con el
nombre: Paso2_Grupo##. La estructura del informe
colaborativo debe ser la siguiente:

o Portada con los datos de los participantes que

contribuyeron al trabajo.
o Contenido del informe:
 Ejercicios resueltos
 Pantallazos de las implementaciones en VHDL.
 Lineamientos generales del trabajo colaborativo para el
desarrollo de la actividad

Cada estudiante deberá revisar comprensivamente la

Planeación
bibliografía propuesta en el entorno de Conocimiento.
de
actividades
Cada estudiante irá desarrollando los ejercicios
para el
propuestos en esta guía e irá compartiendo sus
desarrollo
respuestas en el foro colaborativo. Se sugiere que los
del trabajo
aportes se hagan en Word y utilizando un editor de
colaborativo
ecuaciones de ser necesario.
Roles a
desarrollar
por el
No se requiere que los estudiantes seleccionen un rol
estudiante
específico para el desarrollo de la actividad.
dentro del
grupo
colaborativo
Siguiendo los principios de acción responsable
estipulados por la UNAD, se debe llegar a un trabajo
coordinado, argumentado y que cumpla con los
tiempos de entrega de los productos solicitados, por
esto es importante que cada estudiante diseñe un plan
Roles y de trabajo a partir de las actividades planteadas, de la
responsabili siguiente manera:
dades para
la Responsabilidades individuales:
producción  Establecer un cronograma para hacer la lectura
de del texto guía.
entregables  Revisar los video tutoriales que se encuentran en
por los el entorno de conocimiento.
estudiantes  Realizar los ejercicios y las implementaciones en
VHDL.
 Hacer aportes en el foro colaborativo, con los
ejercicios que se van realizando.
 Responsabilidades grupales:

 Preparación de los entregables.

 Revisión de los entregables.
 Entrega del producto final.

Para la entrega de los productos solicitados, tener

presente lo siguiente:

1. Si el estudiante ingresa tres días antes del cierre

de la actividad y/o realiza menos de tres
participaciones (aportes reales al trabajo) en el foro, no
se tendrá en cuenta en el trabajo entregado y su nota
será cero (0).
2. No se reciben trabajos enviados a espacios
diferentes al creado para tal fin.
3. No se calificarán trabajos enviados fuera de la
fecha y hora de cierre de las actividades establecidas
en la agenda del curso.
El informe NO requiere una sección de Bibliografía. Si
Uso de
el grupo colaborativo desea incluir algunas referencias
referencias
deberá utilizar el formato IEEE.
En el acuerdo 029 del 13 de diciembre de 2013,
artículo 99, se considera como faltas que atentan
contra el orden académico, entre otras, las siguientes:
literal e) “El plagiar, es decir, presentar como de su
propia autoría la totalidad o parte de una obra, trabajo,
documento o invención realizado por otra persona.
Implica también el uso de citas o referencias faltas, o
proponer citad donde no haya coincidencia entre ella y
Políticas de
la referencia” y liberal f) “El reproducir, o copiar con
plagio
fines de lucro, materiales educativos o resultados de
productos de investigación, que cuentan con derechos
intelectuales reservados para la Universidad.

Las sanciones académicas a las que se enfrentará el

estudiante son las siguientes:
a) En los casos de fraude académico demostrado en el
trabajo académico o evaluación respectiva, la
calificación que se impondrá será de cero punto cero
(0.0) sin perjuicio de la sanción disciplinaria
correspondiente.
b) En los casos relacionados con plagio demostrado en
el trabajo académico cualquiera sea su naturaleza, la
calificación que se impondrá será de cero punto cero
(0.0), sin perjuicio de la sanción disciplinaria
correspondiente

Para conocer la forma como se referencian los

documentos consulte el siguiente documento: Centro
de Escritura Javeriano ( ) Normas APA. Sexta edición.
Recuperado de
http://centrodeescritura.javerianacali.edu.co/index.php
?option=com_content&view=article&id=138:normas-
apa&catid=45:referencias-bibliograficas&Itemid=
 4. Formato de Rubrica de evaluación

Formato rúbrica de evaluación

Actividad Actividad
Tipo de actividad: ☐ ☒
individual colaborativa
Momento de la Intermedia,
Inicial ☐ ☒ Final ☐
evaluación unidad 2
Aspectos Niveles de desempeño de la actividad individual Puntaj
evaluados Valoración alta Valoración media Valoración baja e
El estudiante desarrolla El estudiante
El estudiante desarrolla
oportunamente la desarrolla más de 4
oportunamente menos
totalidad de los ejercicios y sus
de 4 ejercicios y sus
Participación ejercicios y sus aportes aportes evidencian
aportes NO evidencian
en la solución evidencian una una compresión
una compresión de los
teórica de compresión significativa parcial de los 20
conceptos relacionados
ejercicios de los conceptos conceptos
con el diseño de
relacionados con el relacionados con el
circuitos
diseño de circuitos diseño de circuitos
combinacionales.
combinacionales. combinacionales.
(Hasta 20 puntos) (Hasta 10 puntos) (Hasta 0 puntos)
El estudiante hace
El estudiante hace El estudiante NO hace
aportes de VHDL
aportes de VHDL aportes de VHDL
oportunamente de
Participa en oportunamente de todos oportunamente en el
más de tres
la los ejercicios de VHDL y foro y sus aportes
ejercicios de VHDL
implementaci sus aportes evidencia evidencia que el
y sus aportes
ón de las que el estudiante tiene estudiante NO tiene la 20
evidencia que el
funciones la capacidad de capacidad de
estudiante es capaz
lógicas en implementar en VHDL implementar en VHDL
implementar en
VDHL circuitos circuitos
VHDL circuitos
combinacionales. combinacionales.
combinacionales.
(Hasta 20 puntos) (Hasta 10 puntos) (Hasta 0 puntos)
Aspectos Niveles de desempeño de la actividad colaborativa Puntaj
evaluados Valoración alta Valoración media Valoración baja e
El grupo colaborativo El grupo El grupo colaborativo
Desarrollo de
desarrolló colaborativo desarrolló menos de 4
los
completamente los desarrolló al menos ejercicios 15
ejercicios
ejercicios propuestos y 4 ejercicios completamente y NO
teóricos
se evidencia una completamente y se se evidencia una
 compresión significativa evidencia una compresión
de los conceptos compresión parcial significativa de los
relacionados con el del diseño de conceptos relacionados
diseño de circuitos circuitos con el diseño de
combinacionales. combinacionales. circuitos
combinacionales.
(Hasta 15 puntos) (Hasta 8 puntos) (Hasta 0 puntos)
El grupo
El grupo colaborativo colaborativo
implementó los implementó al
ejercicios solicitados en menos 3 ejercicios
El grupo colaborativo
VHDL y estas en VHDL y estas
no realizó
implementaciones implementaciones
Implementaci implementaciones en 15
evidencian que habilidad evidencian se tiene
ón en VHDL VHDL.
para el diseño de una habilidad
circuitos parcial para el
combinacionales. diseño de circuitos
combinacionales.
(Hasta 15 puntos) (Hasta 8 puntos) (Hasta 0 puntos)
Calificación final 70