Temario de Arquitectura de computadoras Unidad 4: Procesamiento paralelo.
Unidad 1: Arquitecturas de cómputo 4.1 Aspectos básicos de la computación
1.1 Modelos de arquitecturas de cómputo. paralela 1.1.1 Clásicas. 4.2 Tipos de computación paralela 1.1.2 Segmentadas. 4.2.1 Taxonomía de las arquitecturas paralelas 1.1.3 De multiprocesamiento. 4.2.2 Arquitectura de los computadores 1.2 Análisis de los componentes. secuenciales 1.2.1 CPU. 4.2.2.1 Taxonomía de Flynn 1.2.1.1 Arquitecturas. 4.2.2.2 Organización del espacio de 1.2.1.2 Tipos. direcciones de memoria 1.2.1.3 Características. 4.3 Sistemas de memoria compartida: 1.2.1.4 Funcionamiento (ALU, unidad de Multiprocesadores control, Registros y buses internos) 4.3.1 Redes de interconexión dinámicas o 1.2.2 Memoria. indirectas 1.2.2.1 Conceptos básicos del manejo de la 4.3.1.1 Redes de medio compartido memoria. 4.3.1.2 Redes conmutadas 1.2.2.2 Memoria principal semiconductora. 4.3.2 Coherencia de cache 1.2.2.3 Memoria cache 4.4 Sistemas de memoria distribuida. 1.2.3 Manejo de la entrada/salida. Multicomputadores: Clusters 1.2.3.1 Módulos de entrada/salida. 4.4.1 Redes de interconexión estáticas 1.2.3.2 Entrada/salida programada. 4.4.2 Cluster 1.2.3.3 Entrada/salida mediante interrupciones. 4.4.3 Programación de clusters 1.2.3.4 Acceso directo a memoria. 4.4.4 Consideraciones sobre el rendimiento de 1.2.3.5 Canales y procesadores de los clusters entrada/salida 4.5 Casos de estudio 1.2.4 Buses 1.2.4.1 Tipos de buses Bibliografía 1.2.4.2 Estructura de los buses Stallings, W. Organización y arquitectura de 1.2.4.3 Jerarquías de buses computadores. Pearson Educación. Madrid. 1.2.5. Interrupciones 2005
Unidad 2: Estructura y funcionamiento de la Profesor de Asignatura:
CPU. Ing. Leonardo Cruz Navarrete 2.1 Organización del procesador 2.2 Estructura de registros cyberkuates@hotmail.com 2.2.1 Registros visibles para el usuario 2.2.2 Registros de control y de estados 2.2.3 Ejemplos de organización de registros de CPU reales Nombre: ______________________________________ 2.3 El ciclo de instrucción 2.3.1 Ciclo Fetch-Decode-Execute Grupo:______________ Fecha:________________ 2.3.2 Segmentación de instrucciones 2.3.3 Conjunto de instrucciones: Firma:_________________ Características y funciones 2.3.4 Modos de direccionamiento y formatos 2.4 Casos de estudio de CPU reales
Unidad 3: Selección de componentes para
ensamble de equipo de cómputo. 3.1. Chip Set 3.2 Aplicaciones 3.3. Ambientes de servicio