Granjon, Yves-Exercices Et Proble - Mes D - e - Lectronique - Avec Rappels de Cours Et Me - Thodes-Dunod (2010)

SCIENCES SLiP
► Rappels de cours
► Méthodes
► Exercices et problèmes
avec corrigés détaillés
Yves Grsnjon
DUNOD
Copyright © 2010 Dunod.
Illustration de couverture : © DigitalVision
Le pictogramme qui figure ci-contre d'enseignement supérieur, provoquant une

mérite une explication. Son objet est baisse brutale des achats de livres et de
d'alerter le lecteur sur la menace que revues, au point que la possibilité même pour
représente pour l'avenir de l'écrit, ____ ____ les auteurs de créer des œuvres
particulièrement dans le domaine DANGER nouvelles et de les faire éditer cor
de l'édition technique et universi rectement est aujourd'hui menacée.
taire, le développement massif du Nous rappelons donc que toute
photocopillage. reproduction, partielle ou totale,
Le Code de fa propriété intellec de la présente publication est
tuelle du 1er juillet 1992 interdit LfPHOTOCOPILLAGE interdite sans autorisation de
en effet expressément la photoco TUELELIVRE l'auteur, de son éditeur ou du
pie à usage collectif sans autori Centre français d'exploitation du
sation des ayants droit. Or, cette pratique droit de copie (CFC, 20, rue des
s'est généralisée dans les établissements Grands-Augustins, 75006 Paris).
© D u n o d , Paris, 2010
ISBN 978-2-10-055594-9
Le C ode de la propriété intellectuelle n'autorisant, aux termes de l'article

L. 1 2 2 -5 , 2° et 3 ° a), d'une part, que les «co p ie s ou reproductions strictement
réservées à l'usage privé du copiste et non destinées à une utilisation collective »
et, d'au tre pa rt, que les analyses et les courtes citations dans un but d'exe m ple et
d 'illustra tion, « toute représentation ou reproduction intégrale ou partielle faite
sans le consentement de l'aute ur ou de ses ayants d ro it ou ayants cause est
illicite » (art. L. 1 2 2 4 ).
Cette représentation ou reproduction, p a r quelque procédé que ce soit, constitue
ra it donc une contrefaçon sanctionnée par les articles L. 335-2 et suivants du
C ode de la propriété intellectuelle.
T able des m a tiè r e s
AVANT-PROPOS ix
NOTATIONS ET CONVENTIONS xi
MÉMENTO D'ÉLECTRICITÉ GÉNÉRALE xiii
FORMULAIRE xix
CHAPITRE 1 • LA JONCTION PN ET LES DIODES À SEMI-CONDUCTEURS

Rappels de c o u r s ............................................................................................ 1
1.1 La conduction électrique intrinsèque 1.2 Semi-conducteurs dopés

1.3 La diode à jonction 1.4 Polarisation de la diode
1.5 Puissance dissipée dans une diode 1.6 Diodes Zener
Énoncés des exercices ................................................................................... 7
Énoncés des problèm es................................................................................. 11
Du mal à démarrer ? ..................................................................................... 12
Corrigés des exercices................................................................................... 14
Corrigés des problèm es................................................................................. 21
CHAPITRE 2 • LA POLARISATIONDU TRANSISTOR BIPOLAIRE

Rappels de c o u r s ......................................................................................................... 25
2.1 Le transistor bipolaire 2.2 Les grandeurs électriques associées au transistor
2.3 Caractéristiques du transistor NPN 2.4 Polarisation du transistor NPN
2 2.5 Approche physique de la polarisation 2.6 Polarisation du transistor PNP
'U
c Énoncés des exercices ................................................................................................. 30
1 Énoncés des problèm es............................................................................................... 34
<L>
* Du mal à démarrer ? ................................................................................................... 36
TJ
O
C
| Corrigés des exercices................................................................................................. 38
=5
Q 1 Corrigés des problèm es............................................................................................... 45
.O
O § CHAPITRE 3 • LE FONCTIONNEMENT DYNAMIQUE DU TRANSISTOR BIPOLAIRE

fM
© •g. Rappels de c o u rs ......................................................................................................... 50

CD 7 3.1 Le régime de petits signaux 3.2 Les paramètres hybrides du transistor NPN
>- •o
CL c
O 3
U Q
©
v
Table des matières
3.3 Le schéma équivalent du transistor NPN 3.4 Construction des schémas équivalents
3.5 Amplificateurs 3.6 Condensateurs de découplage
Énoncés des exercices....................................................................................................... 56
Énoncés des problèm es..................................................................................................... 60
Du mal à démarrer ? .......................................................................................................... 63
Corrigés des exercices....................................................................................................... 65
Corrigés des problèm es..................................................................................................... 76
CHAPTRE 4 • L'AMPLIFICATEUR OPÉRATIONNEL EN RÉGIME LINÉAIRE

Rappels de co u rs ................................................................................................................ 85
4.1 L'amplificateur opérationnel 4.2 Caractéristique de l'amplificateur opérationnel
4.3 Schéma équivalent 4.4 Fonctionnement linéaire
4.5 Montages à amplificateurs opérationnels 4.6 Correction d'offset
Du mal à démarrer ? .......................................................................................................... 97
CHAPITRE 5 • LES FILTRES FRÉQUENTIELS

Rappels de co u rs ................................................................................................................ 113
5.1 Comportement fréquentiel des systèmes 5.2 Diagrammes de Bode 5.3 Les filtres
5.4 Filtres réels et filtres idéaux 5.5 Filtrage de signaux périodiques
Du mal à démarrer ? .......................................................................................................... 124
CHAPITRE 6 • L'AMPLIFICATEUR OPÉRATIONNEL EN RÉGIME NON LINÉAIRE

Rappels de co u rs ................................................................................................................ 141
6.1 Fonctionnement en comparateur 6.2 Comparateur à collecteur ouvert
6.3 Étude approfondie du basculement d'un comparateur 6.4 Astables et monostables
VI
Table des matières
Du mal à démarrer ? .......................................................................................................... 150

CHAPITRE 7 • LES TRANSISTORS À EFFET DE CHAMP

Rappels de c o u rs ................................................................................................................ 175
7.1 Le transistor à effet de champ à jonction (JFET) 7.2 Caractéristiques
des transistors à effet de champ 7.3 Polarisation d'un transistor à effet de champ
7.4 Schéma équivalent en régime linéaire 7.5 Phénomène de distorsion quadratique
7.6 Transistor MOS 7.7 Transistors à effet de champ en commutation
Énoncés des exercices ....................................................................................................... 180
Du mal à démarrer ? ......................................................................................................... 185
CHAPITRE 8 • LES CIRCUITS LOGIQUES COMBINATOIRES
Rappels de c o u rs ................................................................................................................ 198
8.1 Les lois de l'algèbre de Boole 8.2 Propriétés fondamentales
8.3 Fonctions et systèmes logiques combinatoires 8.4 Circuits logiques électroniques
8.5 Simplification des fonctions logiques
8 .6 Temps de commutation des portes logiques
Du mal à démarrer ? .......................................................................................................... 209
CHAPITRE 9 • LES CIRCUITS LOGIQUES SÉQUENTIELS
Rappels de c o u r s ................................................................................................................ 226
9.1 Définition 9.2 La bascule R/S 9.3 La mémoire par automaintien

9.4 La bascule J/K 9.5 Les compteurs synchrones
Du mal à démarrer ? .......................................................................................................... 235
INDEX 239
vii
A v a n t - propos
L ’électronique est la discipline qui s ’intéresse aux dispositifs électriques construits autour de la
technologie des semi-conducteurs. La plupart du temps, les courants et les tensions mis en œuvre
restent de faible amplitude, excepté en électronique de puissance.
Le traitement du signal, les automatismes, l’informatique et d ’une manière plus générale, une
grande partie des appareils que nous utilisons quotidiennement possèdent des systèmes
électroniques. Que ce soit pour la commande des processus, le traitement de l’information, le
contrôle ou la mesure des phénomènes, l’électronique apporte des solutions simples, fiables et
souples à un grand nombre de problèmes techniques.
Cet ouvrage rassemble toutes les notions de base de l’électronique : de la diode à jonction
jusqu’aux systèmes logiques combinatoires et séquentiels, en passant par les montages à
transistors et à amplificateurs opérationnels. Il est structuré en neuf chapitres développant chacun
un thème particulier, avec des rappels de cours, des exercices d ’entraînement et des problèmes
entièrement corrigés. Les solutions sont présentées dans leurs moindres détails en insistant
systématiquement sur les méthodes à assimiler et sur le savoir-faire à acquérir absolument pour
être capable de résoudre n’importe quel problème d ’électronique.
Chaque chapitre propose des exercices de difficultés variées. Il est conseillé de les aborder dans
l’ordre, sans chercher à brûler les étapes en négligeant tel ou tel qui paraît trop facile et sans
succomber à la tentation de lire trop rapidement la solution.
Certains de ces exercices sont de grands classiques ; d ’autres sont plus originaux. Ils ont tous
vocation de guider l’étudiant vers la maîtrise des composants de l’électronique et des fonctions
q u ’ils permettent de réaliser et de l’aider à acquérir suffisamment d ’aisance pour aborder avec
succès des problèmes de plus en plus sophistiqués.
L ’électronique n ’est pas une discipline extrêmement compliquée pour qui l’aborde avec rigueur
et méthode. Elle nécessite toutefois que le lecteur soit familiarisé avec les lois fondamentales de
l’électrocinétique, que ce soit en régime continu, sinusoïdal ou transitoire. Ces notions sont
supposées acquises mais il pourra, si besoin, se référer à l’aide-mémoire d ’électrocinétique qui est
proposé dans les pages qui suivent et qui rappelle les principaux résultats et théorèmes qu’il est
indispensable de connaître.
Les pré-requis de mathématiques de l’électronique ne sont pas nombreux : ils concernent
l’analyse des fonctions réelles, le calcul différentiel et intégral et les nombres complexes. Le
formulaire situé au début de l’ouvrage regroupe toutes les formules de mathématiques utiles à
l’électronicien.
Il est recommandé au lecteur de respecter scrupuleusement les notations et les conventions,

notamment celles qui concernent les signes et les sens des flèches des courants et des tensions et
d ’utiliser systématiquement les unités du système international. La plupart des erreurs proviennent
du non respect de ces règles élémentaires.
Cet ouvrage ayant été conçu avec un souci constant de pédagogie et la volonté de rendre les
concepts de l’électronique accessibles à chacun, je souhaite que tout étudiant en ayant fait
l’acquisition puisse y trouver les réponses à ses interrogations et les clés de sa réussite.
Yves Granjon
IX
N o t a t io n s et c o n v e n t io n s
G ra n d eu rs élec t r iq u es c o n tin u es ou v a r ia b les

En électronique comme en électricité, les grandeurs électriques, notamment les courants et les
tensions, sont continues (constantes dans le temps) ou variables. Cet ouvrage utilise la convention
universellement adoptée en ce qui concerne la différentiation de la notation de ces grandeurs :
• Les grandeurs constantes seront systématiquement notées à l’aide de lettres majuscules.
Exemple : £/,, V, / B, VBE, Vmax.
• Les grandeurs variables au cours du temps seront systématiquement notées à l’aide de lettres
minuscules.
Exemple : v2,m ,/b , v be,v +.
Lorsqu’on écrit /B, cela signifie donc toujours /B(f).
G ra n d eu rs v ec t o r iel les et sc a la ires

Les grandeurs notées en caractères maigres seront considérées comme scalaire (par exemple : J7j,
v BE, v +)- Les grandeurs vectorielles seront notées en caractères gras (par exemple : E).
R epr ésen t a t io n c o m plex e

La représentation complexe est associée (uniquement) aux circuits électriques fonctionnant en
régime sinusoïdal :
v ( 0 = v 0 cos (©f + <p) <=> y = V0ej(wr + <p).
R e m a rq u e
Le nombre i des mathématiciens est en général noté j par les électriciens. Nous adopterons donc
cette notation.
S o u rc es de ten sio n et so u rc es de co ura n t

Plusieurs normes coexistent à propos de la représentation symbolique des sources de courant et de
tension. Nous adopterons, dans cet ouvrage, la représentation proposée dans la figure ci-contre.
source de source de
tension courant
XI
Notations et conventions
S ch ém as
Dans les schémas des montages électroniques, les connexions électriques sont matérialisées par
des traits. Lorsqu’une connexion est effectuée en un nœud du circuit, ce nœud sera matérialisé par
un point. Si deux fils se croisent sans être connectés l’un à l’autre, aucun point n ’apparaîtra sur le
schéma.
pas de
connexion
connexion
C o n ven tio n g én ér a t eu r et co n ven tio n r éc ept eu r

Il s’agit là des conventions les plus fondamentales des circuits électriques. Leur méconnaissance
ou leur incompréhension est à l’origine de bon nombre d ’erreurs grossières dans l’étude des
problèmes d ’électricité, donc d ’électronique.
Lorsqu’un générateur alimente un dipôle récepteur, la présence d ’un seul et même courant dans
le circuit impose, de fait, la règle suivante :
Lorsqu’un dipôle récepteur présente à ses bornes une différence de potentiels u(t) représentée
par une flèche dirigée vers le potentiel le plus élevé, il est parcouru par un courant que l’on
représente positivement par une flèche dirigée en sens contraire.
/(/) i(0
u(t) u(t)
XII
M ém ento d ’ é l e c t r ic it é
GÉNÉRALE
Lois de fo n c tio n n em en t des d ipô les élém en t a ir es

L ’électronique utilise abondamment les trois dipôles passifs linéaires élémentaires à savoir :
• La résistance dont la loi de fonctionnement s ’appelle la loi d ’Ohm :
u = RI
m
u(t)
• La bobine d ’auto-inductance L
/ y y y C _
u(t)
• Le condensateur de capacité C :
u idt « i =
TJ u(t)
O
C
=3
û
R e m a rq u e
O
rsi Ces lois ne sont valables qu’en respectant la convention récepteur, c’est-à-dire avec un courant i(t)
orienté en sens inverse de la tension u(t). Elles sont vraies quel que soit le régime de fonctionne
© ment du circuit.
CT)
>
CL
O
U
xiii
Mémento d’électricité générale
Lois de K irc h h o ff
Lo i d e s n œ u d s
La somme algébrique des courants circulant en direction d ’un nœud d ’un circuit est nulle. Ou
encore : la somme des courants dirigés vers un nœud du circuit est égale à la somme des courants
issus de ce même nœud.
Exemple : i j + i2 - *3 - 14 = 0.
/4
Lo i d e s m a i l l e s
La somme algébrique des tensions relevées le long d'une maille est nulle. Les tensions orientées
dans le sens de parcours de la maille sont comptées positivement. Les tensions orientées en sens
contraire sont comptées négativement.
Exemple : - e2 - + i4 = 0.
*2
T h éo rèm e de M illman
Le potentiel en un nœud quelconque d ’un circuit est égal à la moyenne des potentiels des nœuds
voisins, pondérée par les valeurs des conductances (inverses des résistances) des différentes
branches.
VA =
1 1 1
XIV
Théorèmes de Thévenin et de Norton
R, R,
R,
R
T h éo r èm es de T hévenin et de N orton
T h é o r è m e de T h é v e n i n
Tout circuit linéaire placé sous la forme d ’un dipôle est équivalent à un dipôle de Thévenin formé
d ’un générateur de tension parfait E et d'une résistance R associés en série. La valeur de E est
égale à la tension à vide aux bornes du dipôle et R est la résistance équivalente à l’ensemble du
circuit lorsque toutes ses sources de tension ont été court-circuitées et ses sources de courant
remplacées par des circuits ouverts.
T h é o r è m e de N o r t o n
Tout circuit linéaire placé sous la forme d ’un dipôle est équivalent à un dipôle de Norton formé
d ’un générateur de courant parfait / et d ’une résistance R associés en parallèle. La valeur de I est
égale au courant entre les deux bornes court-circuitées du dipôle (encore appelé courant de court-
circuit) et R est la résistance équivalente à l’ensemble du circuit lorsque toutes ses sources de
c
tension ont été court-circuitées et ses sources de courant remplacées par des circuits ouverts.
•Xj
1»
-o
Equivalence Thévenin-N orton
“O
O 3
c 3 Tout générateur de tension parfait E associé en série avec une résistance R est équivalent à un
=3
Q générateur de courant E/R associé en parallèle avec cette même résistance R.
*Ü
5.
o
fNl P rin c ipe du d iv iseu r de ten sio n
©
O)
Lorsqu’un ensemble de deux résistances R\ et R2 associées en série et parcourues par le même
>CL T3 courant est soumis à une différence de potentiels Vq, le point commun aux deux résistances se
C
3
o û
U
Q
xv
Mémento d’électricité générale
trouve au potentiel V i défini par :

R,
V, = ■ Vr
R l +R2 0
Vo
R,
V,
R,
• 0V
R égim e sin u so ïd a l
Dans un circuit électrique linéaire (composé uniquement d ’éléments fonctionnant linéairement)
alimenté par un générateur sinusoïdal, tous les courants et tensions en tout point du circuit sont
sinusoïdaux, de même pulsation que la source d ’alimentation.
La représentation complexe d ’un circuit en régime sinusoïdal consiste à associer aux grandeurs
électriques, un modèle complexe :
• v ( 0 = v 0 cos cor** V = V0ejû)r ,
. u(t) = UQ cos (oo/ + (p) o U = t / 0ej(û>r + <P),
• Condensateur C : impédance complexe Z = —— ,

jCco
• Auto-inductance L : impédance complexe Z = jLco.

En régime sinusoïdal, toutes les lois de l’électricité s’appliquent aux modèles complexes des
circuits en remplaçant les éléments passifs par leurs impédances complexes et les courants et
tensions par leurs représentations complexes.
• Association de dipôles en série : Zeq = Zj +
XVI
Régime sinusoïdal
1
• Association de dipôles en parallèle :
• Lois de Kirchhoff : 0 et £ V = 0 ,
• Théorème de Millman : VA
Les théorèmes de Thévenin et de Norton restent également valables en régime sinusoïdal si on les
applique dans leur représentation complexe.
■ Sj
■X)
"O
o 3
&
c
D
û
O
fNJ
© -C
CL
J3
en I
> •O
CL
O 3
û
U
©
xvii
Fo r m u l a ir e
T r ig o n o m ét r ie
s in x
O sin 2 x + cos2 x = 1 O tan x = -------
cosx
cos x 2 1
O cot x = ------- O l + tan x =
sin x COS X
1l + cot 2 X = ----l-— . 2 tan2 x

O O sin x = —
sin2 x l + tan" x
2 l
O cos x = ----------— O sin (-x ) = - s i n x
l + tan~ x
O c o s (-x ) = co sx O ta n (-x ) - - t a n x
O sin(rc + x ) = - s i n x O cos(7i + x) = - c o s x
O tan(7C + x) = tanx O sin(7C - x) = sin x
O COS(7t - X ) = -COSX O tan(rc - x) - tan x
(n ) {K "N
sin = co sx O cos +x :- s i n x
U J U J
(k ) {K >
0 tan = —cot X O sin -x = COSX
{2 ; <2~ )
fn ) (K \
0 cos = s in x O tan -x = c o tx
[2 J <2 J
0 cos(a + b) - cos a cos b - sin a sin b O cos 2a 2 cos2 a - 1
0 sin (a + b) = sin a cos b + cos a sin O sin 2u = 2 sin a cos a

tan a + tan b
O cos (a - b) = cos a cos b + sin a sin b O tan(tf + b)
1- tan a tan b
tan a - tan b
O sin(a - b) = sin a cos b - cos a sin b O tan(a - b)
1+ tan a tan b
* ^ 2x
O 1+ cos x = 2 cos — O 1- cos x = 2 sin —
2 2
Formulaire
_ • p+q 2 ta n x
1 (N
O sin p + sin q = 2 sin —- — cos O sin 2x =
1+ tan 12 x
p +q 1- t a n 2 x
O sin p - s m q = 2 s in —- — cos O cos 2x =
2 1+ tan2 x
_ p+q p-q 2 tan x
O cos p + co sq = 2 c o s - — - cos - — - O tan 2x -
1- tan2 x
_ . p +q . p - q sin(/? + </)
O c o s / ? - c o s <7 = - 2 s i n - — - s i n - — - O tan p + tan q =
cos p cos q
N o m br es c o m plex es
*
-c>
O O
N
Q
z = a + jb II
1
* * * * * *
O (Z, + Z 2 ) = Z, + z 2 O ( * l - Z2 ) ~ Z\ Z2
*
* * * ( Zl) Z,
O (Z jZ2 ) = Z| z 2 O *
j Z2
b
O |z | = ' J a 2 + b 2 O a r g z = arctan —
a
* i i
O z = z O argz = -a rg z
* 1 |2
O Z Z = Z O Z — jz• | e ,argI
O e 'x = c o s x + y s in x O ( P*?'9 ) = p e ~ je
O (cos x+ j sin x )” = cos nx + j sin n x
D ér iv ées
/
I u I = nu n —1u '
/-\ / n\
O (x ") = n x n~] O
/ /
' /
XX
Infiniment petits (x-> 0)
O (sinx) = c o s x O 'cosx) = -
' ]
O (tanx) = ---- -— = l + tan2X O ex
COS“ X
/ /
U
O (lnx) = - O flnw)
X u
/
O (wv) = u v + uv O
i v _ u'v-
* /
UJ V
O (j<[v(x)]) = (« o v (x )) = u [v (x )]x v '
Infiniment petits (x -> 0)

O (1 + x ) n ~ 1 + nx O (1 - x ) n - nx
O ' -,-x O — ~ 1+ x
1+ x l-x
O O \ J l - X ~ 1——
2 2
O ln (1 + x ) = x O ex ~ 1 + x
O sin x = x (x en rad) O tan x ~ x (x en rad)
X
O cos x ~ 1- — (x en rad)
P r im it iv es et in t ég ra les
rt+1
smax te
J xndx = - + c le
/? H- 1 i cos axax = -------- + C
cos a* ( te
Jsin
si axax = ------------
O 1- C O
i eaxdx = —a + C1,
dx
O J ~ = ln|*|+ Clc O
i cos2 X = tan x + C te
a
dx - -+ Cte O Jtanxrfx = - l n |c o s x | + C le
ln a
° •*fI---
dx 1 dx 1 a +x
2 2
- — arctan —+ C te 7 ~—
a +x ci a 2 - x 2 2a a- x
XXI
La j o n c t io n PN et les d io d e s
À SEMI-CONDUCTEURS
RA PPELS DE C O U R S
1.1 La co n d uctio n élec t r iq u e in t r in sèq u e

Dans un matériau à structure cristalline, les atomes sont liés entre eux par des liaisons dites
covalentes qui consistent en des combinaisons d ’électrons entre atomes voisins. Ces liaisons
peuvent être plus ou moins fortes. Dans le cas d ’une liaison très forte, les électrons participant à
cette liaison seront difficilement mobilisables. En revanche, si cette liaison est plus faible, un
apport d ’énergie extérieur, par exemple un champ électrique, peut être suffisant pour mobiliser ces
électrons : ces électrons sont dits « libres », libres de se déplacer dans la structure cristalline : c ’est
le phénomène de la conduction électrique intrinsèque. En quittant sa position initiale, un électron
devenu libre laisse derrière lui un « trou » correspondant à une vacance d ’électron. L ’atome étant
initialement neutre, un trou est donc chargé positivement. Ce trou peut bien sûr être comblé par
un autre électron libre venu d ’un atome voisin. Dans ce cas, le trou « se déplace » en sens contraire
du déplacement de l’électron. La conduction électrique peut tout aussi bien être interprétée comme
un déplacement de trous que comme un déplacement d ’électrons.
Les électrons libres sont appelés porteurs de charge négatifs. Les trous sont les porteurs de
charge positifs.
On modélise la faculté des électrons à se mobiliser pour participer à un phénomène de
conduction par des bandes d ’énergies (figure 1. 1) :
• bande de valence : tant qu'un électron se trouve dans cette bande, il participe à une liaison
covalente au sein du cristal ;
• bande de conduction : un électron ayant acquis suffisamment d ’énergie peut se trouver dans
cette bande ; il est alors mobile et peut participer à un phénomène de conduction ;
• bande interdite : la mécanique quantique a montré que les électrons ne peuvent pas prendre des
niveaux d ’énergie quelconques, mais que ceux-ci sont quantifiés ; entre la bande de valence et
la bande de conduction peut donc exister une bande interdite. Pour rendre un électron mobile,
il faut donc impérativement apporter de l’énergie en quantité suffisante pour franchir ce
véritable fossé (gap en anglais).
L ’énergie d ’un électron se mesure en électron-volts (eV) : 1 eV = 1,6 x 10-19 J.
1
. La jonction PN et les diodes à semi-conducteurs
niveau denergie
d'un électron
bande de électrons
conduction mobiles
bande
interdite
bande de électrons
valence fixes
Figure 1.1
En fonction de la disposition de ces bandes, et surtout de la largeur de la bande interdite, les

matériaux peuvent être isolants, conducteurs ou semi-conducteurs (figure 1.2).
bande de conduction
bande de conduction
bande interdite : bande de conduction
quelques eV bande interdite :
environ 1 eV
bande de valence bande de valence bande de valence
matériau isolant matériau conducteur semi-conducteu r
Figure 1.2
La principale différence entre un conducteur et un semi-conducteur réside dans le fait que dans
le premier, il n ’y a pas ou peu de bande interdite, voire même chevauchement des bandes de
valence et de conduction. Les électrons sont donc a priori mobiles et l’application d ’un faible
champ électrique génère une circulation de nombreux électrons. Dans un semi-conducteur, il y a
beaucoup moins d ’électrons mobiles. Le matériau est donc moins conducteur.
Quel que soit le cas, la conduction est dite intrinsèque lorsqu’il existe autant d ’électrons libres
que de trous par unité de volume : soit n et p les nombres respectifs de porteurs négatifs (électrons)
et de porteurs positifs (trous) par unité de volume (concentrations) ; on montre que :
2 2 2 kT
n = p A T 3e
avec :
A : constante dépendant du matériau,
T : température absolue en kelvins,
ABi : largeur de la bande interdite en eV,
k = 1,38 x 10-23 J K _I : constante de Boltzmann.
Ces concentrations n et p (notée parfois /z, ou p t) sont appelées concentrations en porteurs
intrinsèques.
2
1.2. Semi-conducteurs dopés
Pour le Silicium qui est le semi-conducteur le plus utilisé on a :
AB/ = 1,2 eV
n( = 1,5 x 1016 m-3 à 7 = 300 K.
1.2 S e m i -c o n d u c teu rs dopés

Si on remplace dans un cristal de Silicium très pur, certains atomes par des atomes d ’un autre
corps simple, on dit que l’on dope le cristal avec des impuretés. Le Silicium étant tétravalent, on
peut choisir d ’effectuer ce dopage avec des atomes trivalents (Bore, Aluminium ou Gallium) ou
pentavalents (Phosphore, Arsenic ou Antimoine). Dans le premier cas on créera un déficit en
électrons ou plutôt un apport de trous. On dit que le semi-conducteur est dopé P et que les
impuretés introduites sont accepteuses d ’électrons. Dans le second cas, on crée au contraire un
apport d ’électrons mobiles. Le semi-conducteur est dopé N et les impuretés sont dites donneuses
d ’électrons.
La concentration en impureté dopante reste toujours très faible quel que soit le cas : de l’ordre
de 1 atome d ’impureté pour 107 atomes de silicium.
Si le semi-conducteur est dopé N, il y a beaucoup plus d ’électrons libres que de trous. On dit
que les électrons sont les porteurs de charge majoritaires. Dans le cas d ’un dopage P, ce sont les
trous qui sont les porteurs majoritaires. Dans les deux cas on a : n ^ p .
En revanche, on a toujours : np = n i .
Pour un semi-conducteur dopé N, soit /?D la concentration en impureté donneuse d ’électrons
(nombre d ’atomes d ’impureté par unité de volume). On a alors : n ~ /iD et p ~ 0.
Pour un semi-conducteur dopé P, soit /iA la concentration en impuretés accepteuses d ’électrons
(nombre d ’atomes d ’impureté par unité de volume). On a alors : p ~ n A et n ~ 0.
Quel que soit le cas, les phénomènes de conduction s ’en trouvent très largement modifiés. La
conduction est alors dite extrinsèque car ne dépendant plus uniquement du cristal de départ.
1 1.3 LA DIODE À JONCTION zone zone

3
C dopée N dopée P
S En dopant respectivement N et P deux parties d ’un
y même cristal semi-conducteur, on forme un dipôle © ©I © ©
T3 ©
O
c
=5
|
*
appelé diode à jonction (figure 1.3). La jonction est la
surface de contact située entre les deux parties du 0 © i ©
Q c cristal dopées différemment.
S jonction
g- Bien q u ’au départ chacune des deux zones soit
o
CM g électriquement neutre, la mise en contact des deux cathode anode
© •g. parties induit un phénomène de migration de porteurs K}
N P
CD
2 majoritaires de part et d ’autre de la jonction : certains
trous de la zone P se déplacent vers la zone N qui Figure 1.3
>Q . O
c
O 3
U û
©
3
1 . La jonction PN et les diodes à semi-conducteurs
contient des donneurs d ’électrons, tandis que certains migration

électrons de la zone N migrent vers la zone P qui
contient des accepteurs d ’électrons.
Un équilibre s’instaure autour de la jonction, créant
ainsi un champ électrique interne E i. La zone située
autour de la jonction correspondant à ce champ
électrique est appelée zone de déplétion (figure 1.4).
La présence de ce champ électrique se traduit
également par la présence d ’une différence de
potentiel de part et d ’autre de la zone de déplétion.
Cette différence de potentiel est appelée barrière de
potentiel. La zone de déplétion se comporte a priori
comme un isolant et il devient très difficile pour un
électron libre, de franchir cette zone.
zone de déplétion
L ’application d ’une tension V dirigée comme élargie
indiqué sur la figure 1.5 crée un champ électrique qui
s’ajoute au champ électrique interne (dans le même © : ! : ©
N ; Ei
sens) poussant ainsi les électrons de la zone N a o+ -© ~
© X - ©
s’éloigner de la jonction, tandis que les trous de la e : : ©
zone P subissent le même phénomène : la zone de
<—
déplétion s ’élargit ; la jonction devient pratiquement V
isolante. On dit que la diode est bloquée. diode bloquée
Si au contraire on applique une tension V orientée
comme indiqué sur la figure 1.6, le champ électrique Figure 1.5
externe ainsi créé s’oppose au champ interne. La
barrière de potentiel est ainsi diminuée : des électrons zone de déplétion
peuvent franchir la zone de déplétion (de la zone N neutralisée
vers la zone P compte tenu de l’orientation de V) qui
devient donc conductrice ; la diode est dite passante. S Q
La propriété essentielle de cette diode réside donc G0 ®
dans le fait que la circulation des électrons au travers Q Q Q
de la jonction ne peut s’effectuer que dans un sens : de ----------------------------->
la zone N vers la zone P (de la cathode vers l’anode). V
Soit V la tension aux bornes de la diode et / le courant diode passante
qui la traverse. Comme le courant circule de l’anode Figure 1.6

vers la cathode (sens inverse des électrons), on
représentera tension et courant comme cela est
indiqué sur la figure 1.7 (convention récepteur).
Si V est effectivement positif, on dit que la diode est polarisée en sens direct. Un courant / peut
effectivement circuler dans la diode. Si V est négatif, la diode est polarisée en sens inverse et aucun
courant ne peut y circuler. La figure 1.8 montre la caractéristique / = f ( V ) d ’une diode courante.
4
1.3. La diode à jonction
cathode j anode
------ K M ----
----------------- >
y
Figure 1.7 Figure 1.8
En sens direct, on admet que :

Ve _y
kT Vn
/ = avec Vq = — = 25 mV à température ambiante.
V e
/ s étant de Tordre du mA, e = 1,6 x 10-19 C, k = 1,38 x 10”23 J K_I. Sauf pour de très faibles
valeurs de /, et sauf pour des valeurs très importantes, la tension V varie peu et est de Tordre de
0,6 à 0,7 V pour des diodes au silicium. Cette tension est appelée tension de seuil et se note
souvent Vs. En sens inverse, on admet que le courant est nul (en réalité quelques mA subsistent).
Pour des tensions inverses importantes (quelques dizaines de volts en valeur absolue), on observe
un effet de conduction forcée au travers de la jonction, effet immédiat et en général destructeur :
l’effet d ’avalanche.
Macroscopiquement parlant et hormis certaines applications particulières, on admet en général
le fonctionnement suivant :
• diode polarisée en sens direct : V = 0,7 V, V / ; la diode est dite passante ;
• diode polarisée en sens inverse : / = 0 , VV ; la diode est dite bloquée.
Ce modèle de diode dite parfaite est représenté sur la figure 1.9 (a).
/ / I
A
"O
o
c
D
û
H
’ci.
O y
fNI 0
© (a) diode parfaite (b) diode idéale
J3
en Figure 1.9
TJ
> O
c
CL
O 3
O
U
©
5
î 1 . La jonction PN et les diodes à semi-conducteurs
On peut encore simplifier le modèle en considérant que la tension de 0,7 V est négligeable
devant les autres tensions du circuit. On obtient alors le modèle de diode dite idéale dont la
caractéristique est schématisée sur la figure 1.9 (b). Si au contraire on souhaite un modèle plus fin
et plus proche de la caractéristique de la diode réelle, on peut adopter le modèle représenté sur la
figure 1.9 (c) : on considère que cette caractéristique est formée de deux segments de droites :
V < 0,7 V « / = 0 (diode bloquée)

V - 0,7 V
V > 0,7 V <=> / = avec Rd résistance dynamique de la diode passante.
R cl
1.4 P o la risa tio n de la d iode

On polarise une diode en sens direct en l’incluant dans un circuit I
de sorte q u ’elle soit parcourue par un courant I. Sur le schéma de
la figure 1.10, un générateur parfait de tension E continue
alimente un dipôle formé d ’une résistance R et d ’une diode en
RI
série.
A
On a évidemment : / = / s e et E = RI + V V
/ = l e —» caractéristique de la diode
soit encore : -
E- V
I= —> droite de charge
R
Le point d ’intersection de ces deux courbes donne le point de fonctionnement du circuit

(figure 1.11). On voit bien que pour diverses valeurs de /?, la tension V varie peu.
6
1.5. Puissance dissipée dans une diode
1.5 P uissa n c e d issipée dans une d iode

En sens direct, la diode parcourue par un courant / et
présentant à ses bornes une différence de potentiel V,
dissipe (en général sous forme d ’énergie calorifique)
la puissance P = VI. Toute diode possède une
puissance limite admissible P max. Graphiquement,
cette puissance définit une zone de fonctionnement
possible pour la diode (figure 1. 12).
1.6 D iodes Z ener

Certaines diodes sont conçues de manière à ce que l’effet d ’avalanche ne soit pas destructeur, mais
soit au contraire maîtrisé et même utile. Dans ce cas, on parle d ’effet Zener et de telles diodes sont
appelées diodes Zener (figure 1.13).
Une diode Zener se polarise en sens inverse (figure 1.14), et présente à ses bornes, quel que soit
le courant qui la traverse, une tension quasiment constante appelée tension Zener et notée Vz
(figure 1.13). Les tensions Zener des diodes Zener couramment utilisées vont de quelques
dixièmes de volts à plusieurs dizaines de volts (en valeur absolue).
Cette propriété est très utilisée dans des montages régulateurs de tension où l’on exploite
comme référence de tension la valeur quasiment constante de la tension Zener Vz .
TJ
O
c 1 ÉN O N CÉS DES E X E R C IC E S
a
.s E x e r c i c e 1.1 * D é t e r m i n a t i o n de l'état d ' u n e d i o d e p a r f a i t e p o l a r i s é e
o § d a n s un p o n t d i v i s e u r
r\i
© & Dans le circuit représenté sur la figure 1.15, déterminer l’état (passant ou bloqué) de la diode.
2 Dans le cas où la diode est passante, déterminer le courant I qui la traverse. On supposera que la
U)
•o diode est parfaite et possède une tension de seuil égale à 0,7 V. (caractéristique de la figure 1.9 a).
>*
CL c
O 3
û
U
©
7
Figure 1.16
E x e r c i c e 1.2 ** D é t e r m i n a t i o n de l’é ta t d ’u n e d i o d e p a r f a i t e en s é r i e
avec une ré sista n c e
Dans le circuit représenté sur la figure 1.16, déterminer l’état (passant ou bloqué) de la diode.
Dans le cas où la diode est passante, déterminer le courant I qui la traverse. On supposera que la
diode est parfaite et possède une tension de seuil égale à 0,7 V. (caractéristique de la figure 1.9 a).
E x e r c i c e 1.3 * D é t e r m i n a t i o n de l’éta t d ’u n e d i o d e p a r f a i t e d a n s un p o n t
de W h e a t s t o n e
Dans le circuit représenté sur la figure 1.17,
X
déterminer l’état (passant ou bloqué) de la diode. R, =100 O R, = 200 n
Dans le cas où la diode est passante, déterminer le e = io v ( t) cT — x i— T a
courant / qui la traverse. On supposera que la diode
est parfaite et possède une tension de seuil égale à r 2 = 200 n R4 = 80 Q
0,7 V. (caractéristique de la figure 1.9 a).
X
E x e r c i c e 1.4 * D é t e r m i n a t i o n de l'état Figure 1.17
d ’u n e d i o d e p a r f a i t e
alim entée par deux
générateurs
Dans le circuit représenté sur la figure 1.18,

déterminer l’état (passant ou bloqué) de la diode.
Dans le cas où la diode est passante, déterminer le
courant / qui la traverse. On supposera que la diode
est parfaite et possède une tension de seuil égale à
0,7 V. (caractéristique de la figure 1.9 a).
8
Énoncés des exercices
E x e r c i c e 1.5 * P u i s s a n c e d i s s i p é e d a n s u n e d i o d e en s é r i e
Dans le circuit représenté sur la figure 1.19, déterminer la puissance dissipée dans la diode.
La diode est supposée parfaite (caractéristique de la figure 1.9 a).
R = 100 Q
E= 10V V
Figure 1.19
E x e r c i c e 1.6 ** P u is s a n c e d is s ip é e d a n s une diode alim entée

p a r un p o n t d i v i s e u r
E x e r c i c e 1.7 ** P u i s s a n c e d i s s i p é e d a n s u n e d i o d e en p a r a l l è l e
— ^>1-----
~o
o
c
D
O R, = 100 Q
o
rsi
©
E = 10 V
o R, = 50 £î
CL
_c J3
CT>
>- Figure 1.21
CL C
O 3
U Û
9
Exercice 1.8 *** P u issan ce d iss ip é e d an s une diode en parallèle

avec une ré sistan ce
Exercice 1.9 *** A ju ste m e n t de la polarisation d'une

diode
Une diode de tension de seuil Vs = 0,7 V et de résistance dynamique £_5y
rd = 10 £2 (modèle de la figure 1.9 c) est placée dans le circuit de la
figure 1.23. Déterminer la valeur de R qui assure un courant / = 20 mA
dans le circuit. Même question si on choisit le modèle de diode parfaite
(caractéristique de la figure 1.9 a).
Figure 1.23
Exercice 1.10 ** Influence du modèle c h o is i d an s le calcul de la p u issa n c e

d iss ip é e d a n s une diode
Déterminer la puissance dissipée dans une diode de tension de seuil Vs = 0,7 V et de résistance
dynamique rd = 10 Q parcourue par un courant / = 25 mA.
Déterminer cette même puissance en utilisant le modèle de la diode parfaite de la figure 1.9 a, puis
en utilisant la caractéristique réelle de la diode :
y
I = 7S e ° avec V0 = 25 mV et / s = 2 x 10“ 15 A.
e(t) =E0cos(ût R
Exercice 1.1 1 ** R e d re sse m e n t sim p le alternance
Dans le montage de la figure 1.24, la diode est supposée idéale
(caractéristique de la figure 1.9 b). Tracer la tension u(t) aux bornes
de R. On donne E0 = 3 V, et (0 = 2 k x 50 rad/s. Figure 1.24
10
Énoncés des problèmes
E x e r c i c e 1.12 *** E c r ê t e u r à d i o d e s
Dans le schéma de la figure 1.25, déterminer et tracer l’évolution de u(t).
On donne : e(t) = £ 0 sin co/, E0 = 30 V, co = 2 k 50 rad/s.
x
E j et sont deux sources de tensions continues parfaites : E ] = 10 V et E2 = 15 V. Les diodes

sont supposées idéales (tension de seuil nul, caractéristique de la figure 1.9 b).
u(t)
E x e r c i c e 1.13 ** P u i s s a n c e c o n s o m m é e p a r u n e d i o d e Z e n e r
Dans le circuit de la figure 1.26, déterminer la puissance PD dissipée dans la diode Zener, ainsi
que la puissance P j dissipée dans la résistance. Montrer que PD + P j correspond bien à la
puissance P 0 fournie par le générateur. La diode Zener est caractérisée par une tension Vz = 12 V.
On donne E = 20 V et R = 80 Q.
-o
c5
1 ÉN O N CÉS DES PRO BLÈM ES

■j-j
*c
"O
o
c | P r o b l è m e 1.1 ** R e d r e s s e m e n t d o u b l e a l t e r n a n c e p a r p o n t de d i o d e s
=3 0
û
O .5 On considère le montage de la figure 1.27 avec e(t) = s^n E0 = 50 V et co = 2n x 50 rad/s.
i-H g Les diodes sont supposées idéales (caractéristique de la figure 1.9 b).
O
CM
J D Déterminer et tracer les variations de la tension s(/) lorsque e(t) > 0.
©
-C J3 g ) Déterminer et tracer les variations de la tension s(t) lorsque e(t) < 0.
o>
E% Tracer les variations de s(t) dans le cas général et calculer la valeur moyenne de la tension s(t).
> c
CL
O D
U û
©
11
>(t)
P r o b l è m e 1.2 *** L i m i t a t i o n de p u i s s a n c e d a n s un c i r c u i t à d i o d e s
Deux diodes supposées parfaites supportent chacune une puissance maximale P max = 200 mW.
Ces diodes sont placées dans le circuit de la figure 1.28 et on se propose d ’ajuster la valeur de R
pour q u ’aucune des deux diodes ne consomme une puissance supérieure à P max.
£ d2
R2= 20 Q
D Montrer que les deux diodes sont passantes.

^ Calculer les expressions des courants circulant dans les deux diodes. En déduire que la
puissance dissipée dans la diode D, est la plus importante.
Ë ) Déterminer la condition sur R pour que la puissance dissipée dans chaque diode soit inférieure
à P max*
n
DU M AL A D EM ARRER ?
“D 1.1 La technique la plus efficace pour démontrer q u ’une diode est passante ou bloquée consiste
O
C à supposer a priori q u ’elle est dans un de ces deux états, par exemple q u ’elle est bloquée. Si
=3
Q tel est le cas, ceci est très facile à vérifier ; dans le cas contraire, si elle est passante, on aboutit
très vite à une absurdité qui montre q u ’elle ne peut être bloquée. Dans cet exercice, on
o supposera que la diode est bloquée et on cherchera la différence de potentiels à ses bornes.
fM
© 1.2 On supposera ici, comme pour l’exercice précédent, que la diode est bloquée. Le circuit se ré
sume alors à une simple maille et il est relativement facile de constater que l’hypothèse de départ
O)
ne conduit pas à une absurdité. On supposera alors que la diode est passante avant de conclure.
Q_
O
U
12
Du mal à démarrer ?
1.3 La technique ne change pas. On formulera une hypothèse de départ diode passante ou diode
bloquée pour vérifier q u ’une seule de ces hypothèses est possible.
1.4 Dans cet exercice, on supposera que la diode est passante et on raisonnera sur le courant qui
la traverse.
1.5 Bien que cela ne soit pas mentionné dans l’énoncé, il convient de vérifier, avant toute chose,
que la diode est passante ou bloquée avant de calculer la puissance q u ’elle dissipe. Si elle
est passante, on cherchera l’intensité du courant qui la traverse.
1.6 On formulera, avant de montrer q u ’elle est fausse, l’hypothèse que la diode est passante. La
conclusion sur la puissance dissipée est alors immédiate.
1.7 Toujours penser à vérifier l’état de la diode et si elle est passante, calculer le courant qui la
traverse.
1.8 Même commentaire que pour l’exercice précédent avec, ici, un résultat différent.
1.9 Attention, on utilise ici le modèle dynamique de la diode (figure 1.9 c). On écrira l’équation
donnant l’expression de la tension aux bornes de la diode en fonction du courant qui la
traverse. La loi des mailles nous donnera ensuite le résultat demandé.
1.10 L ’objectif de cet exercice consiste à calculer la puissance dissipée dans la diode en utilisant
trois modèles différents. Comme le courant dans la diode est connu, il suffit de déterminer
la tension à ses bornes en utilisant l’expression de cette tension fournie par le modèle
correspondant.
1.11 La tension appliquée au circuit étant variable, l’état de la diode est susceptible d ’évoluer au
cours du temps. On s ’attachera donc à étudier les conditions pour lesquelles la diode est
passante ou bloquée.
1.12 II convient ici de chercher les conditions pour lesquelles chaque diode est passante ou
bloquée. On raisonnera sur ces conditions et sur leurs conséquences sur le comportement
électrique du circuit.
1.13 La diode Zener est bien polarisée en sens inverse et présente donc à ses bornes une tension
quasiment constante. On veillera à orienter cette tension convenablement avant de
S déterminer les différentes puissances mises en jeu.
TJ
C
3
s P r o b l è m e 1.1
L ’état des diodes détermine ici, une fois de plus, le comportement du circuit. Pour chaque diode,
TJ 0 l’état dépend de la valeur instantanée de la tension d ’alimentation.
O 33
c
Q 1 P r o b l è m e 1.2
*5. Une fois prouvé l’état passant de chacune des deux diodes, l’objectif consiste à chercher laquelle
o | des deux diodes dissipe le plus de puissance. C ’est bien cette puissance q u ’il faut alors limiter.
r\i
© 1
CD
> •o
O
Q. c
O 3
û
U
©
13
C o rrig é s des exercices
Exercice 1.1
Supposons que la diode soit bloquée. Dans ce cas, aucun courant ne circule dans la diode et les
deux résistances forment un diviseur de tension.
On a donc : VA = E = — x 10 V = 2,8 V.
A R ] +R2 140
La diode présenterait donc une différence de potentiel à ses bornes de 2,8 V, ce qui est impossible.
La diode est donc passante et présente à ses bornes une différence de potentiel de 0,7 V.
Calculons maintenant le courant I dans la diode. Soit / j le courant dans et / 2 le courant dans R2-
Orientons ces trois courants vers le bas.
e ~ va 1 0 -0 ,7 0/7
On a : /j = 93 mA et / 2 = 17,5 m A .
100 40
D ’après la loi des nœuds en A : / = / ] - / 2 = 75,5 mA.
Ce qu’il faut retenir de cet exercice

On retiendra essentiellement la technique qui consiste à déterminer l’état passant ou bloqué
d ’une diode. Il s ’agit là d ’un savoir faire essentiel pour initier la résolution d ’un circuit
comportant ces composants.
Exercice 1.2
En utilisant la même technique que dans l’exercice 1.1, supposons que la diode soit bloquée.
Aucun courant ne circule dans la résistance /?2. Le circuit se résume à une simple maille. Comme
il n ’y a pas de chute de potentiel aux bornes de /?2, l’anode et la cathode de la diode sont aux
mêmes potentiels. La tension V aux bornes de la diode est nulle, ce qui est tout à fait cohérent avec
le fait que la diode soit bloquée.
Si on suppose que la diode est passante, on a courant dans la courant
obligatoirement VA - Vc = 0,7 V. Or Vc = 10 V => Vc = diode passante dans R,
10,7 V, ce qui donnerait la configuration de la R2
i
C A
figure 1.29, qui est manifestement impossible. La diode
■Kh
est donc bien bloquée. 10 V 10,7 V 10 V
Si l’hypothèse diode bloquée ne conduit pas à une
absurdité, il vaut mieux, comme ici, vérifier que Figure 1.29
l’hypothèse diode passante est fausse avant de conclure.
14
Corrigés des exercices
Ce q u ’il faut retenir de cet exercice

Lorsque l’on n ’a aucune idée sur l’état d ’une diode, ce qui est souvent le cas, comme ici,
l’hypothèse formulée au départ (ici, diode bloquée) ne conduit pas obligatoirement à une
absurdité. Cela est un indice fort qui plaide pour l’exactitude de l’hypothèse. Toutefois, nous
avons ici fait le choix de vérifier que l’hypothèse contraire conduit bien à une absurdité avant
de conclure définitivement.
E x e r c i c e 1.3
En supposant que la diode soit bloquée, on a affaire à deux diviseurs de tensions.
*4
K. = ----- “ E = 2,9 V
On a donc : < A R 3 + R4 VA - V C = - 3 , 8 V .
Ro
= ----- — E = 6,7 V
c r }+r2
La diode est bien bloquée. Le lecteur pourra vérifier que l’hypothèse diode passante conduit bien
à une absurdité.

Encore un exercice d ’entraînement destiné à acquérir la technicité nécessaire pour savoir
déterminer l’état d ’une diode. Nous nous sommes contentés ici de valider l’hypothèse diode
bloquée.
E x e r c i c e 1A
En supposant que la diode soit passante, on a VA = 10,7 V, puisque Vc = 10 V. La chute de
potentiel aux bornes de la résistance (dirigée positivement vers le haut) impose donc un courant
dirigé vers le bas (convention récepteur), qui ne peut en aucun cas traverser la diode. Celle-ci ne
peut donc pas être passante.
S Ce q u ’il faut retenir de cet exercice

§ On peut facilement montrer q u ’une diode est bloquée en raisonnant sur le courant censé la
£ traverser. On suppose q u ’elle est passante et si ce n ’est pas le cas, on en arrive à la conclusion
$ que le courant qui la traverse circule dans le sens opposé au sens passant, ce qui est, bien sûr,
T3 o impossible.
O 3
c
=3 C
Q = E x e r c i c e 1.5
.O
o g Si V est la tension en sens direct aux bornes de la diode et / le courant qui la traverse, on a
r\i | toujours P = VJ. Comme nous avons choisi le modèle de diode parfaite (figure 1.9 a), on aura
© a. P = 0,7 V x /. Il suffit donc de déterminer le courant /. Auparavant, il faut toutefois déterminer si
en
*3 la diode est passante ou bloquée.
>
Q.
O 3
a
U
Q
15
Supposons que la diode du schéma de la figure 1.19 est bloquée. Dans ce cas, aucun courant ne
circule dans le circuit. Il n ’y a donc aucune chute de potentiel aux bornes de la résistance. Par
conséquent, la diode présente à ses bornes une tension de 10 V dans le sens direct, ce qui est
incompatible avec l ’hypothèse de départ.
La diode est donc passante et présente à ses bornes une tension égale à 0,7 V. Il règne alors une
différence de potentiels de 9,3 V aux bornes de la résistance qui est donc parcourue par un courant
/ = 93 mA.
On a donc : P - 0,7 V x 93 mA = 65 mW.

Le calcul de la puissance dissipée dans une diode ne pose pas de difficulté. Il suffit de
connaître la tension à ses bornes et le courant qui la traverse. La connaissance de la puissance
dissipée par une diode est importante car toute diode est caractérisée par une puissance
maximale admissible.
E x e r c i c e 1.6
Supposons que la diode soit passante. Il règne donc à ses bornes une tension de 0,7 V, dirigée
positivement vers le bas. Cette même tension se trouve aux bornes de la résistance /?( qui est donc
parcourue par un courant / j, dirigé vers le haut, tel que :
, 0,7 t . A
/ , = — = 14 mA .
1 50
La tension aux bornes de la résistance R2 est égale à 10,7 V (dirigée vers le haut), compte tenu de
la loi des mailles. Cette résistance est donc parcourue par un courant / 2, dirigé vers le bas, tel que :
10 7
U = = 153 mA .
2 70
Compte tenu de la loi des nœuds, le courant circulant dans la diode, soit / 3, a pour valeur :
/ 3 = / j + / 2 = 167 mA .
Ce courant est nécessairement dirigé vers le bas, ce qui est incompatible avec l’hypothèse diode
passante.
La diode est donc bloquée. Elle n ’est parcourue par aucun courant. On a donc P = 0.

Dans un circuit à plusieurs mailles, une hypothèse fausse concernant l’état d ’une diode
conduit rapidement à mettre en défaut les lois de Kirchhoff. C ’est ce que nous avons fait ici
en montrant que la loi des nœuds appliquée au point commun des trois éléments aboutit à une
absurdité.
16
E x e r c i c e 1.7
Supposons que la diode soit bloquée. N ’étant parcourue par aucun courant, elle est équivalente à
un circuit ouvert. Le générateur débite donc dans une résistance de 150 Q et un courant
/ = = 67 mA parcourt l’unique maille du circuit. La résistance Æj présentera donc à ses
bornes, une différence de potentiels V = 100 x 0,067 = 6,7 V, dirigée vers la gauche. Cette même
tension se trouvant aux bornes de la diode, celle-ci ne saurait être bloquée. La diode est donc
passante.
Elle présente donc à ses bornes (et donc aux bornes de R j), une différence de potentiels de 0,7 V
dirigée vers la gauche. Un courant / j, dirigé vers la droite, traverse la résistance R j :
0J
7i 7 mA .
100
Par ailleurs, la résistance R2 présente à ses bornes une tension de 9,3 V, conformément à la loi des
mailles. Elle est donc parcourue par un courant / 2, dirigé vers le bas, tel que :
93
I2 186 mA .
50
Il suffit d ’appliquer la loi des nœuds pour déterminer le courant / 3 qui circule dans la diode et vers
la droite :
/ 3 = 12 - I\ = 179 mA .
Pour conclure : P = 0,179 x 0,7 = 125 m W .

Cet exercice montre comment raisonner en tenant compte du fait q u ’une diode bloquée est
équivalente à un circuit ouvert.
= E x e r c i c e 1.8
g On est bien évidemment tenté de procéder exactement comme pour l’exercice précédent.
S Supposons donc à nouveau que la diode soit bloquée. N ’étant parcourue par aucun courant, elle
est équivalente à un circuit ouvert. Le générateur débite donc dans une résistance de 3010 O et un
TJ
O | courant / = ------ = 3,3 mA parcourt l’unique maille du circuit. La résistance R j présentera
C
=3 S 3010
û
S donc à ses bornes, une différence de potentiels V = 10 x 0,0033 = 0,33 V, dirigée vers la gauche.
’cL
O 8 Cette même tension se trouve aux bornes de la diode et elle est insuffisante pour rendre la diode
fM
c passante. La diode est bien bloquée.
© D.
«s On a donc : P = 0.
en
> •3
Q. C
O 3
û
U
©
17

Si on compare le résultat avec celui de l’exercice précédent, nous venons de montrer que le
même circuit, si on en change les valeurs de quelques composants, peut se comporter de
manière fort différente. De plus, le résultat obtenu ici montre q u ’il ne suffit pas que la diode
soit soumise à une tension positive en sens direct car cette tension doit être suffisante pour
polariser correctement la diode. Une tension de 0,33 V est bien imposée à la diode en sens
direct mais elle est insuffisante pour rendre la diode passante.
E x e r c i c e 1.9
La tension V aux bornes de la diode a pour expression : V = Vs + rdI.
La loi des mailles nous donne par ailleurs l’équation : E = RI + V$ + rdI.
E- 5-07
On a donc : R = ------- - - r H = —— - 10 = 205 Q .
I a -3
1 20 x 10
Si on utilise le modèle de diode parfaite, on a : V = 0,7 V et la loi des mailles s’écrit à présent :
£ = /?/ + 0,7 V.
m i
On a donc : Rd = E---------
- 0,7 = ------------
5 - 0 , 7 - = onc o .
205 ü.
1 20xl0"3

Cet exercice montre d ’une part, que le modèle de la figure 1.9 (c) est très facile à utiliser, et
d ’autre part q u ’on ne commet pas une erreur très importante en négligeant rd c ’est-à-dire en
choisissant le modèle de la diode parfaite, surtout lorsque la diode est placée, comme ici, en
série avec une résistance R » rd.
E x e r c i c e 1.1 0
La puissance dissipée dans une diode parcourue par un courant / et présentant à ses bornes une
tension V est égale à P = VI. En utilisant le modèle avec résistance dynamique, on a :
P = ( Vs + rdI)I = (0,7 + 3 x 25 x 10~3) x 25 x 10_3 = 19,3 mW .
En utilisant le modèle de la diode parfaite, on obtient :

P = VSI = 0,7 x 25 x 10~3 = 17,5 mW .
Avec le modèle réel : P = Vf = V()l n ^ ^ / = 18,8 mA.
18

Les écarts entre les différentes valeurs sont somme toute assez faibles. Dans une diode
passante, le calcul de la puissance se fera sauf mention contraire expresse, à l’aide du modèle
de diode parfaite (figure 1.9 a), puisqu’aucune différence notable de précision n ’est relevée à
l’aide des deux modèles plus fins. Nous remarquerons q u ’il n ’est évidemment pas possible
d ’utiliser le modèle idéal (figure 1.9 b), puisque dans ce cas, la tension aux bornes de la diode
est supposée nulle et q u ’aucun calcul de puissance n ’est possible.
E x e r c i c e 1.1 1
La diode est bloquée si et seulement si sa différence de potentiel en sens direct est négative : soit
u(t) - e(t) < 0. Dans ce cas, aucun courant ne circulant dans le circuit, on a u(t) = 0. Donc, la diode
est bloquée si et seulement si e(t) > 0. On a alors u(t) = 0. Dans le cas contraire : e(t) < 0, la diode
est passante et comme nous considérons sa caractéristique comme idéale, on a alors u(t) = e(t).
Soit le tracé de la figure 1.30.
Figure 1.30

En régime sinusoïdal et d ’une manière générale en régime variable, une diode est susceptible
d ’être alternativement passante et bloquée. Cette propriété est ici utilisée pour éliminer les
demi-alternances positives du signal d ’alimentation. C ’est ce q u ’on appelle le redressement
simple alternance, la diode étant en effet un des composants de base de la fonction de
redressement que nous étudierons plus en détail dans le problème 1. 1.
E x e r c i c e 1.1 2
Les conditions pour lesquelles les diodes sont bloquées sont :
■ Sj
■X)
u(t) > - E 2 « D 9 bloquée
TJ
O 3
&
C u(t) < E j <=> D j bloquée
a
Par conséquent, lorsque ces deux diodes sont bloquées simultanément, et seulement dans ce cas,
o on a : u(t) = e(t).
CM
© S£Z— On en déduit donc : - E 2 < e(t) < E j <=> u(t) = e(t).

3 Si e(t) > E j, la diode D| devient passante. Comme elle supposée idéale, la tension à ses bornes est
CD I
> TJ
O nulle, on a donc : e(t) > E j <=> u(t) = E j.
Q. C
O 3
U a
©
19
1 . La jonction PN et les diodes à semi-conducteurs
Si e(t) < E2, la diode D2 devient passante et on a : e(t) < - £ , <=> u(t) = - E 2.
Traçons u(t) (figure 1.31) :

Ce montage est un écrêteur à diodes, autrement dit un montage qui supprime les extrémités
d ’un signal. Lorsqu’une diode bascule de l’état bloqué dans l’état passant, elle court-circuite
la sortie sur le générateur de tension continue auquel elle est connectée.
E x e r c i c e 1.13
La diode Zener est bien polarisée en sens inverse. Elle est donc passante et présente à ses bornes
une différence de potentiel en sens inverse égale à Vz = 12 V.
E - vz 2 0 -1 2
Soit / le courant dans le circuit. On a : / = --------- 100 mA.
R 80
P D = VZ I = 12 x 0,1 = 1,2 W
D ’où : .
P , = Ri = 80 x (0,1 Y = 0,8 W
La puissance fournie par le générateur vaut : P q = E l - 2 0 x 0 , 1 = 2 W .

On a bien : Pq = P^ + P| •

Une diode Zener se polarise toujours en sens inverse puisqu’elle est employée pour sa
propriété particulière qui consiste à maintenir une tension négative pratiquement constante à
ses bornes.
20
Corrigés des problèmes
C o rrig é s des p ro b lè m e s
P r o b l è m e 1.1
D Pendant la demi-alternance positive (figure 1.32), on a V A > VB.
VA se trouve être la tension la plus élevée dans le circuit.
La diode D2 ne peut être bloquée car cela impliquerait VY > V A.
Donc D 2 est passante et VY = V A. La diode D 3 ne peut être bloquée
car cela impliquerait Vx < VB. DB étant la tension la plus faible du
circuit, imposée par l’alimentation, ceci est impossible. La diode D 3
est donc passante et on a Vx = VB*
Â >^B
VA > ^ D i bloquée
Par ailleurs : >=> i
VX = V* V y > V ^ = > D 4 bloquée
vy > va Figure 1.32
Le schéma de la figure 1.26 est donc équivalent au schéma de la figure 1.33 pour cette demi-
alternance positive et la tension s(t) est égale à e(t) (figure 1.34).
s(t)
!/>
U
1»
-o Figure 1.34
i/i
“D
o 3
3
c E ) Pendant la demi-alternance négative, on a : VA < VB. VA se trouve être la tension la plus basse
C
=3 Q
Q C dans le circuit, tandis que VB est la tension la plus élevée. Cette fois-ci, ce sont les diodes D, et
'E. D4 qui sont passantes et les diodes D2 et D3 sont bloquées. Le circuit est donc équivalent au
o
fM schéma de la figure 1.35. On a : s(t) = Les variations de s(t) sont représentées sur la
© figure 1.36.
3
CT)
>
CL
O 3
û
U
©
21
A e(t)
k 2k
(0 CO
t
s(t)
0 k 2n
CO Cû
Figure 1.36
Ë ) Rassemblons les deux cas sur un seul graphe (figure 1.37).
Figure 1.37
Calculons à présent la composante continue du signal s(t), autrement dit sa valeur moyenne. La
valeur moyenne sur un intervalle de temps [a,b] d ’une fonction du temps est donnée par la
relation :
s - — \s{t)dt.
a J
Pour une fonction périodique, cette valeur moyenne se calcule sur une période. La tension s(t)
étant périodique de période 7t/co, on a :
K
CO
sin cot d t .
- î 1£»
0
K
CO 2Er
110^
.. - ®£ o r cos COt
Soit
ît : s = -----
K L CO 0 K
22
Ce q u ’il faut retenir de ce problème

Ce montage est un grand classique. Il s ’agit du redresseur double alternance encore appelé
pont de Graetz ou pont de diodes. Il sert de base à la transformation d ’une tension sinusoïdale
en une tension continue. La valeur moyenne obtenue est la composante continue du signal
redressé.
D Chacune des deux diodes est passante. En effet, supposons que D , soit bloquée : aucun courant
ne circule dans /?,. La cathode de la diode se trouve donc à la masse. Pour que la diode soit
effectivement bloquée, il faudrait donc que son anode soit à un potentiel négatif, ce qui est
impossible. D, est donc passante. Le raisonnement est exactement le même pour D 2.
^ En formulant comme hypothèse qu’une différence j
de potentiel de 0,7 V règne aux bornes de chaque
diode, nous aurons accès aux puissances dissipées
dans chacune d ’elles en calculant les courants /, et / 2 V D2
respectivement dans R | et R2 (figure 1.38).
La loi des mailles nous donne deux équations :
r 2=20 n
E - RI - 0,7 V —/?,/, = 0
/?,/, + 0,7 V - 0,7 V - /?2/ 2 = 0.
R \
La loi des nœuds en A nous donne /= /,- » - / 2. On obtient donc / 2 = — 7j
R2
E - 0,7 V
Puis : E - RI i + — - 0 , 7 V - / ? , / , = 0=> /, =
RV
R \
R 1+ — +R,
RV
1» E - 0,7 V
1» ainsi : /9 = R
J
T3 R
O + E,
C
=5 c RV
Q O
c
Comme E 2 > /?,, on aura / 2 < / 1. C ’est donc dans D| que la puissance dissipée sera la plus
o importante, quoiqu’il arrive.
r\i
© O.
O)
2
>- C
CL
O 3
û
U
©
23
1 • La jonction PN et les diodes à semi-conducteurs
Nous allons donc calculer R pour avoir une puissance dissipée maximale P max dans Dj
£ -0 ,7 V
/, x 0,7 V < P max , x 0,7 V < P max
V +R,
R 1+ —
RV
( £ - 0 , 7 V) x 0,7 V
Soit : <R +R .
max
( £ - 0 , 7 V) x 0,7 V _
------------------------------K ,
max
D ’o ù : R> R > 26,7 Q
. +î i
/?o

Les diodes sont des composants fragiles qui ne peuvent pas dissiper de puissance au-delà
d ’une certaine limite pour laquelle elles ont été conçues. Dans un circuit comportant plusieurs
diodes, il convient de chercher les conditions qui permettent de faire en sorte q u ’aucune diode
ne soit susceptible d ’être soumise à une puissance supérieure à cette limite.
24
La p o l a r is a t io n
DU TRANSISTOR BIPOLAIRE
Le transistor bipolaire est un des composants fondamentaux des systèmes électroniques. Ses
caractéristiques et ses différents types de comportement le destinent à participer à de nombreuses
fonctions élémentaires dans les dispositifs à semi-conducteurs.
Nous abordons dans ce chapitre l’étude de la polarisation du transistor, qui correspond à son
fonctionnement statique. La polarisation du transistor est une étape préalable à son
fonctionnement en régime variable, que nous aborderons au chapitre suivant.
2.1 LE TRA N SISTO R BIPO LA IRE

Un transistor bipolaire est formé d ’un cristal de silicium comportant trois zones de dopage
distinctes. Selon les cas (voir figure 2.1), les transistors sont dits N PN ou PNP.
collecteur émetteur
zone
fortement
dopée
base
F ig u re 2.1
Ces trois zones correspondent aux trois bornes du transistor : le collecteur, la base et l’émetteur.
R e m a rq u e
Bien que le schéma de la figure 2.1 puisse le laisser penser, la structure d’un transistor n’est pas
symétrique. En effet, la zone correspondant à l’émetteur possède un dopage plus important que
celle correspondant au collecteur. On ne peut donc pas inverser émetteur et collecteur dans un
montage à transistor. Pour les mêmes raisons, on ne peut en aucun cas remplacer un transistor
par l’association de deux diodes à jonction.
Le principe fondamental du fonctionnement de ce dispositif consiste à pouvoir contrôler la
conduction des électrons, de l’émetteur vers le collecteur, par le flux d ’électrons issu de la base,
dans le cas d ’un transistor N P N , ou de contrôler la conduction des électrons, du collecteur vers
l’émetteur par le flux d ’électrons entrant dans la base, dans le cas du transistor PNP.
25
2 . La polarisation du transistor bipolaire
Schématiquement, on représente les transistors comme indiqués sur la figure 2.2.

E
transistor PNP
Figure 2.2
2.2 L es g r a n d eu rs élec t r iq u es a sso c iées au t r a n sist o r

Considérons un transistor NPN quelconque. En tant que dispositif
électrique possédant trois bornes, il est possible de lui associer six
grandeurs électriques : trois courants, / B, / c et / E, ainsi que trois différences
de potentiels, VBE, VCE et VCB.
Ces grandeurs sont bien sûr liées entre elles :
yVCE
+ ' c et ^CB - VC
' CE + ÊB-
2.3 C a r a c t ér ist iq u es du t r a n sist o r NPN

Le fonctionnement du transistor NPN est décrit par les courbes
Figure 2.3
caractéristiques qui lient les grandeurs électriques précédemment définies.
Comme / E et VCB se déduisent des quatre autres, l’usage est de considérer
les caractéristiques liant / B, / c , VBE et VCE (figure 2.4).
Figure 2.4
26
2.4. Polarisation du transistor NPN
Fondamentalement, il importe de retenir les propriétés suivantes :

La courbe 7B = / ( V BE) correspond au fonctionnement de la jonction base - émetteur. Il s’agit
V /V
donc de la caractéristique d ’une diode. On a : / B = 7S e B avec V0 = 25 mV à température
ambiante.
Le courant de collecteur 7C et le courant de base / B sont liés par la relation fondamentale
/ç = p /B. Le coefficient P est une caractéristique intrinsèque du transistor. Il s ’agit de son gain en
courant. Il est, en général, de l’ordre de quelques dizaines à quelques centaines, selon les types de
transistor.
La fonction 7C = f ( V CE) dépend de la valeur de / B (donc de VBE), ce qui nous donne, finalement,
un réseau de caractéristiques.
2.4 P o la risa tio n du t r a n sist o r NPN

Polariser un transistor, c ’est l’inclure dans un montage qui lui impose un point de fonctionnement,
en régime continu, caractérisé par la définition des quatre grandeurs / B, 7C, VBE et ^CE- Le point
de polarisation ainsi défini (figure 2.4), peut se trouver :
Dans la zone linéaire d ’une caractéristique 7C = f ( V CE). On dit que le transistor est correctement
polarisé pour fonctionner linéairement (nous verrons au cours du prochain chapitre que cela revêt
une importance capitale dans un grand nombre d ’applications du transistor. Dans ce cas, on admet
que VBE = 0,7 V.
Dans la zone de saturation d'une caractéristique 7C = / ( VCE). Dans ce cas, on dit que le transistor
est saturé et on a ^CE Ce phénomène est en général causé par un courant de base trop
important. On admet alors que tout se passe comme si le transistor, entre son collecteur et son
émetteur, était équivalent à un court-circuit.
Sur la caractéristique particulière 7C « 0 correspondant à une
tension VBE trop faible. Le transistor est alors bloqué. Tout se
passe comme si le transistor, entre son collecteur et son
émetteur, se comportait comme un circuit ouvert.
La figure 2.5 présente un exemple de circuit de polarisation
très simple d ’un transistor NPN. Dans un tel transistor, le
■ Sj
courant de base est toujours orienté positivement vers la base, le
'O
■X) courant de collecteur, vers le collecteur et le courant d ’émetteur
~o est compté positivement sortant de l’émetteur.
O 3
&
c
=5 En supposant que ce transistor est polarisé de sorte que le
Q point de fonctionnement se situe dans la zone linéaire, on a :
o
CM % = 0 ,7 V .
© -C
O.
J3 Comme l’émetteur est relié à la masse, on a VE = 0. Figure 2.5
CD I
>
Q.
O 3
û
U
Q
27
Par conséquent : Vb = 0 ,7 V .
v c c - 0,7 V
On a donc :
Vc c - 0 J V
D ’o ù : /C = P/B = P
R,
p/?c(Vcc - ° , 7 V)
Et : ^CE - VC~ ECC - RCfC - t'CC - Z
Noter que ce calcul suppose a priori que le transistor est correctement polarisé. Le résultat
trouvé pour VCE validera ou non cette hypothèse. Seule une valeur positive (et suffisamment
éloignée de 0 de surcroît) valide cette hypothèse. Si on souhaite que le point de polarisation se
trouve au milieu de la zone linéaire (nous verrons plus loin quel est l’intérêt de ce choix), on opte
en général pour une valeur de VCE voisine de 0,6 x V^,-.
2.5 A ppro c h e ph y siq u e de la po la risa tio n

La première approche physique naturelle de la polarisation du transistor NPN consiste à
considérer q u ’il s’agit d ’un système électrique commandé par la tension base - émetteur VBE.
Lorsque VBE < 0,7 V, la diode base - émetteur est bloquée (figure 2.6). Comme il est très rare
que VCE soit négatif, on a :
VC E > 0 VBE = e b c + VCE < 0,7 V EBC < ° ’7 V-

La jonction base - collecteur est donc bloquée également. Les trois zones du transistor sont donc
comme déconnectées les unes des autres : le transistor est bloqué.
Lorsque VBE = 0,7 V, la jonction BE devient passante (figure 2.7). Comme l’émetteur est
fortement dopé N, un flux très important d ’électrons est injecté dans la base. Une faible partie de
zones de
déplétion
isolantes zone N
fortement
N P dopée
collecteur émetteur
émetteur
VBF<0 ,7 V ViiE=0,7 V
base base
28
2.6. Polarisation du transistor PNP
ces électrons se recombinent aux trous de la base, générant ainsi un faible courant de base, tandis
que la majeure partie d ’entre eux franchit la jonction base - collecteur pour produire le courant de
collecteur. Le transistor conduit.
On peut aussi considérer le transistor comme un dipôle collecteur - émetteur commandé par le
courant de base. En effet, la valeur du courant de base / B détermine entièrement le type de
fonctionnement du transistor :
Si / B « 0 ou s’il est trop faible, le transistor est bloqué. Dans ce cas, le dipôle formé par le
collecteur et l’émetteur du transistor se comporte comme un circuit ouvert : I q ~ 0, quelle que soit
la valeur de VCE.
Si /g est trop important, le point de polarisation se trouve sur une caractéristique Iq = /(V CE)
située très haut dans le quadrant des caractéristiques (/c , VCE) de la figure 2.4. Une valeur élevée
du courant Iq amène obligatoirement le point de polarisation dans la zone de saturation du
transistor. Dans ce cas, on aura VCE ~ 0 quel que soit le courant de collecteur Iq . Le dipôle
collecteur - émetteur se comporte comme un court-circuit ; le courant de collecteur ne vérifie plus
la relation Iq = p /B ; le transistor est saturé.
Remarque
En réalité, une tension limite de saturation l/CEsat de quelques dixièmes de volts subsiste.
Si / B possède une valeur qui place le point de polarisation dans la zone linéaire d ’une
caractéristique I q = / ( V CE), le dipôle collecteur - émetteur est parcouru par un courant de
collecteur tel que /c = p /B.
2.6 P o la r isa t io n du t r a n sist o r PNP

Les principes de fonctionnement et de polarisation du transistor PNP diffèrent de ceux du
transistor NPN par les sens des courants (voir figure 2.8) et par la relation VBE = -0 ,7 V. Noter
que dans ce cas, la différence de potentiels VCE est négative. La relation Ic = p/B reste valable à
condition de compter positivement les courants / B et I q sortant respectivement de la base et du
collecteur.
-j-j
uU
V
“O
o 3
3
c
=3 C
q
Q C
U
‘ci.
o
fM
©
O)
> T3
CL C
3
o û
U
Q
29
ÉN O N CÉS DES E X E R C IC E S
E x e r c i c e 2.1 * D é t e r m i n a t i o n de l’é ta t d e c o n d u c t i o n d ’un t r a n s i s t o r
Dans les quatre montages représentés sur les figures 2.9 à 2.12, le transistor n’est pas polarisé
correctement pour un fonctionnement dans une zone linéaire. Déterminer dans chaque cas la
raison de cette « mauvaise » polarisation. Préciser dans chaque cas si le transistor est bloqué ou
saturé. Seul le montage de la figure 2.12 nécessite un calcul. Pour chaque cas, on prendra
Vc c = 10 V et (3 = 50.
Figure 2.9 Figure 2.10 Figure 2.1 1 Figure 2.12
E x e r c i c e 2.2 * C a l c u l d ’un p o i n t d e p o l a r i s a t i o n
Dans le montage de la figure 2.13, on donne : = 10 k£2 et Rc =
50 £2. La tension d ’alimentation est égale à Vc c = 10 V. Le transistor
est caractérisé par le paramètre P = 100. Montrer que le transistor est
polarisé dans sa zone de fonctionnement linéaire et calculer le point
de polarisation de ce transistor. On supposera que la tension de
saturation du transistor est telle que VCEsat = 0,2 V.
E x e r c i c e 2.3 * S a t u r a t i o n d ’un t r a n s i s t o r
On reprend le schéma de la figure 2.13 en changeant la valeur de la

résistance de collecteur. On prend à présent Rc = 1000 £2.
Montrer que le transistor est saturé. Calculer le courant /c et montrer
que l’égalité /c = p /B n’est plus vérifiée.
30
E x e r c i c e 2.4 ** R é g l a g e d ’un p o i n t de p o l a r i s a t i o n
Dans le montage de la figure 2.14, on donne : Rc = 4000 O. La résistance ftB et variable et la
tension d ’alimentation est égale à Vc c = 10 V. Déterminer le courant / Csat de saturation du
transistor et en déduire la condition sur la résistance /?B qui assure une polarisation du transistor
dans sa zone de fonctionnement linéaire. On donne (3 = 100.
E x e r c i c e 2.5 * C a l c u l d e s g r a n d e u r s é l e c t r i q u e s a s s o c i é e s à un m o n t a g e
à t r a n s i s t o r NPN
Dans le montage de la figure 2.15, calculer les valeurs des courants / B, /c et /E puis déterminer les
trois potentiels aux points B, C et E.
On donne P = 200, /?B = 14 kO, Rc = 50 Q, RE = 70 Q et Vc c = 15 V.
31
2 ■La polarisation du transistor bipolaire
E x e r c i c e 2.6 ** C a l c u l d e s g r a n d e u r s é l e c t r i q u e s a s s o c i é e s à un m o n t a g e
à t r a n s i s t o r PN P
Dans le montage de la figure 2.16, calculer les valeurs des courants /g, 7C et / E puis déterminer les
trois potentiels aux points B, C et E.
On donne (3 = 100, /?B = 1 0 kO, Rc = 50 Q et —VDD = -1 0 V.
rnj
yJ e
----------- ---------• -V DD
Figure 2.16
E x e r c i c e 2.7 ** Polarisation à quatre ré sistan c e s

Dans le montage de la figure 2.17, calculer les valeurs des quatre résistances de sorte que l’on
obtienne un point de polarisation caractérisé par les potentiels Vc = 6 V et VE = 2 V et par un
courant de base / B = 100 pA.
On donne p = 150 et Vc c = 10 V.
Figure 2.1 7
32
E x e r c i c e 2.8 ** C a l c u l d ’un p o t e n t i e l d ’é m e t t e u r
Dans le schéma de la figure 2.18 qui représente une partie réduite d ’un montage, le potentiel au
collecteur du transistor a pour valeur Vc = 4 V. Les résistances ont pour valeurs R B = 10 Q et
R q = 100 Q. Calculer le potentiel VE de l’émetteur du transistor, celui-ci étant supposé polarisé
dans sa zone de fonctionnement linéaire. Le gain en courant du transistor est p = 200.
E x e r c i c e 2.9 * Montage D arlington

Dans le schéma représenté sur la figure 2.19, déterminer les relations entre les courants / B1 et /c
d ’une part, et entre les courants /B j et / E2 d ’autre part. Le transistor 1 possède un gain en courant
Pi et le transistor 2, un gain p 2. Tous deux sont supposés polarisés dans leur zone de
fonctionnement linéaire.
TJ
O
C
D
û
E x e r c i c e 2 . 1 0 ** T r a n s i s t o r b i p o l a i r e en c o m m u t a t i o n
O
rsj On considère le circuit représenté sur le schéma de la figure 2.20. La tension V\ ne peut prendre
© O. que les deux valeurs 0 ou 5 V. Calculer dans chacun des deux cas la valeur de la tension Vs. Le
O)
2 transistor est caractérisé par P = 100.
> C
CL
O 3
û
U
©
33
Quelle est la fonction réalisée par ce montage ?
ÉN O N CÉS DES PRO BLÈM ES

P r o b l è m e 2.1 ** M o n t a g e d i f f é r e n t i e l
D Dans le montage de la figure 2.21, calculer l’expression puis la valeur du potentiel Vc . Les
deux transistors, supposés identiques, possèdent un gain en courant P = 100. On donne Vc c =
15 V, tfB = 8 kQ et /?c = 2 7 f t .
"O
O
c
D
û
O Figure 2.21
fN
© ^ On ajoute une résistance d ’émetteurs au montage précédent (figure 2.22). Calculer la nouvelle
expression et la nouvelle valeur du potentiel Vc . On a toujours Vc c = 15 V et ÆB = 8 kQ et on
en
prend à présent RE = 2 kO et Rc = 500 O.
>
CL
O
U
34
P r o b l è m e 2.2 ** C i r c u i t l o g i q u e u t i l i s a n t un t r a n s i s t o r b i p o l a i r e
en c o m m u t a t i o n
On considère le circuit représenté sur le schéma de la figure 2.23. Chacune des deux tensions V\
et V2 ne peut prendre que les deux valeurs 0 ou 5 V. Le gain en courant du transistor est (5 = 100.
D Calculer la valeur de la tension Vs dans le cas où l’on a V ] = V2 = 0.
^ Calculer également la valeur de dans le cas où une seule des deux tensions Vj et V2 est égale
à 5 V (l’autre restant à 0), puis dans le cas où elles sont toutes deux égales à 5 V.
Ë ) Conclure sur la fonction réalisée par ce montage.
■ Sj
'O
■X)
~o
o 3&
c
U
O
o
f\l
© -C
O.
J3 Figure 2.23
en I
•o
Q.
O 3
û
U
©
35
P r o b l è m e 2.3 *** C i r c u i t l o g i q u e à d i o d e s et t r a n s i s t o r
Dans le montage de la figure 2.24, on se propose de réaliser une fonction logique Vs de deux
tensions Vj et V2 ne pouvant valoir que 0 ou 5 V. Les diodes sont supposées parfaites (tensions de
seuil égales à 0,7 V).
D Calculer la valeur de la tension Vs dans le cas où l’on a V\ = V2 = 5 V.
^ Calculer également la valeur de Vs dans le cas où une seule des deux tensions V| et V2 est égale
à 0 V (l’autre restant à 5 V), puis dans le cas où elles sont toutes deux égales à 0 V.
Ë ) Conclure sur la fonction réalisée par ce montage.
DU M AL A D EM A RRER ?
2.1 Dans les montages des figures 2.9 et 2.11, la tension VBE se détermine instantanément en
lisant le schéma, ce qui permet de conclure. Pour les deux autres circuits, on supposera a
priori que les transistors sont polarisés dans leur zone de fonctionnement linéaire. Si ce n ’est
pas le cas, le raisonnement et les calculs doivent conduire à une contradiction.
2.2 On supposera a priori que le transistor est bien polarisé dans la zone linéaire, autrement dit
que ^ be = 0,7 V et que 7C = (3/B. On calcule alors VCE qui doit être supérieur à 0,2 V.
~o Calculer le point de polarisation revient à calculer les valeurs de VCE, VBE, / B et 7C.
O
c 2.3 On commencera par supposer que le transistor est polarisé dans sa zone linéaire, autrement
O dit que VBE = 0,7 V et que 7C = (37B. En calculant VCE, on obtient une valeur incompatible
qui prouve que l’hypothèse de départ est fausse.
O
fM 2.4 Le courant de saturation du transistor correspond au courant circulant dans la résistance Rc
© lorsque la condition VCE = 0 est remplie. Il s ’agit du courant de collecteur maximal. On
CD
déterminera alors la valeur maximale du courant de base, puis la valeur minimale de la
> résistance ÆB.
Q.
o
U
36
2.5 On supposera que le transistor est polarisé dans sa zone de fonctionnement linéaire, cette
hypothèse devant se vérifier à partir des résultats obtenus.
2.6 Attention, il s’agit d ’un transistor PNP. La détermination du point de fonctionnement pose
à peine plus de difficultés que dans le cas du transistor NPN à condition de bien veiller aux
signes des différentes tensions et à l’orientation des courants.
2.7 Le point de polarisation nous est ici imposé. Ce point est bien situé dans la zone de
fonctionnement linéaire du transistor puisque VCE = 4 V. La résolution de cet exercice ne
pose pas de problème particulier ; on commencera par déterminer le courant de collecteur.
On notera q u ’une des résistances R | ou R2 peut être choisie arbitrairement.
2.8 La connaissance du reste du circuit (du côté de l’émetteur du transistor) est sans importance.
Commencer par calculer le courant de collecteur et en déduire, successivement, par des
calculs simples, le reste des grandeurs électriques. Il convient de ne pas commettre d ’erreurs
de signe sur les valeurs des différents potentiels.
2.9 On déterminera sans peine les relations demandées en appliquant la loi des nœuds au point
correspondant à la connexion des deux collecteurs. Prêter une attention particulière aux
notations employées.
2.1 0 Dans ce montage, le transistor fonctionne en commutation : il est soit bloqué, soit saturé. On
étudiera successivement les deux cas proposés, V\ = 0 V et V, = 5 V et on déterminera,
à chaque fois, la valeur du courant / B.
Dans les deux cas traités, on formulera l’hypothèse que les deux transistors sont conducteurs et
fonctionnent donc dans leur zone linéaire. On commencera par calculer les courants de base. On
tirera parti de la symétrie du montage. Il convient, par ailleurs, de veiller à l’exactitude de
l’expression du courant de collecteur.
Il s ’agit de montrer que le transistor fonctionne en commutation, c ’est-à-dire q u ’il est soit bloqué,
soit saturé. C ’est l’étude du courant de base qui permet de déterminer l’état du transistor. On
s’attachera à montrer que ce montage réalise une fonction logique liant la sortie V<. du montage à
ses deux entrées V, et V2.
TD
O
C P r o b l è m e 2.3
D
O On cherchera à déterminer si le transistor est bloqué ou saturé en discutant, dans un premier
oi— H
i 5.
* temps, sur l’état (passant ou bloqué) de chacune des deux diodes en fonction des valeurs de V,
O
r\i et V2.
©
4-»
-C
ÇT> I
>- c
Q.
O 3
U a
Q
37
C o rr ig é s des e xercices
E x e r c i c e 2.1
Cas de la figure 2.9
La base et l’émetteur du transistor sont au même potentiel. On a donc VBE = 0. Le transistor est
donc bloqué.
Supposons que le transistor soit polarisé dans sa zone de fonctionnement linéaire. On a alors
VBE = 0,7 V et un courant de collecteur / c = p /B « entre » dans le collecteur. Ce collecteur se
trouve donc à un potentiel négatif correspondant à la chute de potentiel aux bornes de la résistance
Rc . Cela est impossible ; le transistor ne peut donc en aucun cas être polarisé linéairement. En
réalité, le montage interdit formellement l’apparition d ’un courant de collecteur. Il ne peut donc
pas y avoir de courant de base. A priori, le transistor est donc bloqué. Toutefois, l’absence de
courant de base se traduit par l’absence de chute de potentiel aux bornes de /?B. La base du
transistor est donc au potentiel 10 V. Comme l’émetteur est relié à la masse, on aura VBE = 10 V,
ce qui occasionnera, à n ’en point douter, la destruction du transistor.
Cas de la figure 2. 11
On a VBE = 10 V. Le transistor sera détruit.
Supposons que le transistor soit polarisé dans sa zone de fonctionnement linéaire.
On a alors : VBE= Vb = 0 ,7 V .
VCC - VB _ 1 0 - 0 , 7
D ’où : /B = 6,2 mA.
Rb ~ 1500
On a donc : /c = p /B = 50 x 0,0062 = 0,31 A.

Calculons à présent VCE = Vc :
On a : Vc c - Vc = ftc / c .
D ’où : Vc = Vc c - RCIC = 10 - 200 x 0,31 = - 5 2 V.
La tension VCE ne peut descendre en dessous de 0 V. L ’hypothèse de départ est donc fausse.
Le courant /c ne pourra jamais atteindre cette valeur de 0,31 A mais se stabilisera à une valeur
correspondant à Vc = 0 V.
^CC 10
Soit : 1C = = — = 50 mA.
c Rc 200
Le transistor est donc saturé. Il faut noter que dans ce cas, l’égalité /c = p / B n ’est plus valable.
On a, en réalité : / c < p /B.
38

Lorsque la question de la polarisation du transistor nécessite calcul et raisonnement, il est
toujours judicieux de supposer a priori que le transistor est polarisé dans sa zone de
fonctionnement linéaire. Si ce n ’est pas le cas, on aboutit rapidement à une contradiction.
E x e r c i c e 2.2
En supposant que le transistor est polarisé dans sa zone de fonctionnement linéaire, on peut écrire :
Vr r ~ 10-07
VB = VBE = 0,7 V => / B = ----- 2 = ---------h- = 0,93 mA.
1 0 x 10
D ’o ù : / c = p /B = 100 x 0,93 x 10“3 = 93 mA.
On en déduit alors : VCE = Vq — VE = Vq = Vc c - RCIc .
VCE = 10 - 50 x 93 x 10-3 = 5,35 V.
Comme la différence de potentiel collecteur - émetteur est supérieure à 0,2 V, le transistor est bien
polarisé dans sa zone de fonctionnement linéaire.

Il n ’est pas du tout nécessaire d ’exprimer l’impédance complexe sous sa forme partie réelle et
partie imaginaire. Au contraire : la réduction au même dénominateur permet de calculer
facilement le module en calculant le module du numérateur et celui du dénominateur. Ne pas
oublier que le module d ’un quotient est égal au module du numérateur divisé par le module du
dénominateur.
E x e r c i c e 2.3
Si on suppose que le transistor est polarisé dans sa zone de fonctionnement linéaire, on doit avoir,
comme précédemment :
10 — 07
VB = VBE = 0,7 V => / B = ------ = — , = 0,93 mA.
RB
lO x 10'
D ’où : /c = p /B = 100 x 0,93 x 10" 3 = 93 mA.
i» On en déduit alors : VCE = Vq - VE = Vq = - R qIq .
i»
TJ VCE = 10 - 10J x 93 x 10_J = -8 3 V.
O
C
ZJ
a Cela est impossible ; le transistor est saturé de sorte que VCE = 0 V.
Le courant de collecteur vaut donc :
O
r\i cc 10
© Ir = = 10 mA.
fl/ io3
C7> L ’égalité /c = p /B n ’est plus vérifiée.
>
CL
O 3
Û
U
39

Pour montrer q u ’un transistor est saturé, il suffit de supposer q u ’il ne l’est pas et d ’invalider
l’hypothèse de départ en mettant en évidence une absurdité. Ici, c ’est la valeur de VCE qui n ’est
pas plausible. Bien se souvenir que lorsqu’un transistor est saturé, on a VCE = 0 V et 7C * p / B.
E x e r c i c e 2.4
Le courant de saturation du transistor se calcule en supposant que le transistor est saturé.
On a donc : VçE = 0.
cc 10
D ’ où : / Csat = = 2,5 mA.
R, 4 x 10:
Pour que le transistor fonctionne dans sa zone linéaire, il faut que la résistance de base ftB soit
^Csat
choisie de sorte que le courant / B soit au maximum égal à
P
Csat VC C - 0 . 7 V /,Csat
Soit : /B <
P RB P
D ’o ù : /?b > P ( 10 ° ’7_ y ) => r b > 372 kQ

2,5 x 10 3

Cet exercice montre comment choisir la résistance de base pour obtenir la garantie d ’une
polarisation dans la zone de fonctionnement linéaire. La saturation du transistor correspond à
la valeur maximale du courant de collecteur, donc à la valeur maximale du courant de base.
Par conséquent, on choisit la résistance de base de sorte que le courant de base soit toujours
inférieur à sa valeur maximale.
E x e r c i c e 2.5
En supposant que le transistor est polarisé dans sa zone de fonctionnement linéaire, on peut écrire :
VB = Vbe = 0 ,7 V .
Copyright © 2010 Dunod
Or : VB - Vc c - R b I b
e t : VE = REIE = RE ($ + 1 ) / B.
On en déduit alors la valeur du courant de base :
- = ^CC - (P + ' ) / B = 0 J V .
40
v c c - ° ’7 v 1 5 -0 ,7
Soit : / B = = 510 |iA.
Æg(P + 1) I4 x 103 + ( 7 0 x 201)
Les courants de collecteur et d ’émetteur valent alors respectivement :
/c = p / B = 2 0 0 x 5 10 x 10-6 = 102 mA et / E = (p + 1) / B = / c = 102 mA.
R e m a rq u e
Lorsque p » 1, on considère très souvent que /E ~ /c.
Les valeurs des potentiels recherchés sont :
VE = REl E = 70 X 102 x 10-3 = 7,14 V

VB = VE + 0,7 V = 7,84 V
Vc = Vc c - RCIC = 15 - 50 x 102 x 10-3 = 9,9 V.
Comme VCE = Vq - VE = 9,9 - 7,14 = 2,76 V, le transistor n ’est pas saturé. Il est donc bien polarisé
dans sa zone de fonctionnement linéaire. Il ne peut pas être bloqué puisque la jonction base -
émetteur est polarisée en sens direct.

On veillera systématiquement à vérifier que les valeurs obtenues ne s’opposent pas à
l’hypothèse de départ qui consiste à supposer que le transistor est polarisé dans sa zone de
fonctionnement linéaire.
E x e r c i c e 2.6
En supposant que le transistor est polarisé dans sa zone de
fonctionnement linéaire et en prenant bien soin de considérer
q u ’il s ’agit ici d ’un transistor PNP (bien faire attention, pour
ce type de transistor, aux sens des courants et aux orientations
des tensions, voir figure 2.25), on peut écrire :
■y>
l» ^BE = “ 0»7 V => VB = -0,7 V.
4>
'O■Xi
'C B ~ ( ~ y Dp)
~o D ’où : / B =
o 33
c Ru
13
Q
, _ - 0 ,7 - (-10)
Soit : / B ----------------- ”— - 930 p A .
o
fM lO x 10
© CL On obtient alors très facilement :
en
2
I
> T3 / c * / E = P/B = 100 x 930 x 10-6 = 93 mA.
Q. C
3
O û
U
Q
41
La différence de potentiels aux bornes de la résistance Rc ayant pour expression :
Vc - (—VDD) =
on en déduit: Vc = Rc lc - VDD = 50 x 93 x 10“3 - 10 = -5,5 V.

Les autres potentiels sont déjà connus : VE = 0 V et VB = 0,7 V.
Comme VCE = Vc - VE = -5,5 - 0 = -5,5 V, le transistor est bien polarisé dans sa zone de
fonctionnement linéaire. Encore une fois, attention, il s’agit d ’un transistor PNP.

La manipulation d ’un transistor PNP mérite une attention particulière. On veillera notamment
aux sens des courants et aux signes des tensions qui sont inversés par rapport au transistor
NPN.
E x e r c i c e 2.7
Si le courant de base est égal à / B = 100 pA, on a alors Ic = p /B = 15 mA.
vcc ~ vc 10 - 6
Par conséquent : Vc c - Vc = /?c /c => = = 267 Q.
In 15 x 10
VE 2
Par ailleurs : VE = /?E/ E = R E/c => = — - ------------ ; = 133 Q.
fc 15x10
La détermination des résistances R j et R2 s ’effectue en considérant le potentiel de base du
transistor. Si VE = 2 V, on a = 2,7 V. La loi des nœuds appliquée au point B du circuit nous
donne :
VCC ~ VB VrB
+ / B.
Ri1 R,
JV2
Nous pouvons choisir arbitrairement une des deux résistances et déterminer la seconde à partir de
cette équation.
Par exemple : R2 = 10 kQ.
yC C -^B 1 0 -2 ,7
On obtient alors : Rj= = 19,7 kQ.
^ + 100 x 10 6
+ IB
R, 10

On polarise souvent le transistor en imposant des valeurs précises du courant de base et des
potentiels de collecteur et d ’émetteur. Il s ’agit alors de déterminer les résistances de
polarisation qui permettent de régler ce point de fonctionnement. Toujours raisonner de
proche en proche pour déterminer les résistances une à une.
42
Exercice 2.8
Les grandeurs électriques du transistor étant liées, il suffit de partir des tensions connues pour
déterminer, de proche en proche, les courants et tensions inconnus.
Comme le potentiel Vc est connu, on peut calculer le courant de collecteur et le courant de base :
vcc - , 7C vcc ~ vc
'c - Rr B=P = p*c
La différence de potentiels aux bornes de la résistance /?B, compte tenu de l’orientation du courant
de base (entrant dans la base pour un transistor NPN), a pour expression :
„ _ , Kb <'/ c c - 1 c > „ « b (', c c - ' /c >
° - V W b' b = ------- ^ = -------------------------
Comme le transistor est censé être polarisé dans sa zone de fonctionnement linéaire :
VB - V E = 0,7 V => VE = VB - 0,7 V.
* b (vc c - vc )
D ’o ù : VE = - ^ — ^ ------- - 0 , 7 V .
. .. . , . „ 10x 103 x ( 10 - 4) „„ „
Application numérique : VE = - ------ 200 x 100------ ~~0,7 = - 3 , / V.

En analysant une portion d ’un circuit plus complexe, le principal danger vient des erreurs de
signe qui sont souvent vite commises. Plus que jamais, bien faire attention au respect des
conventions.
Exercice 2.9
Nommons tous les courants dans les différentes branches du circuit (figure 2.26).
lc
L»
k
TJ
O
c
=3
Q C
L>
'5.
o
r\J
Figure 2.26
© CL
J3 On a : / Cl —P I 1 —^ Ê1 - 7B2 - ( P i + *)7BI-
CT>
> D ’o ù : / c 2 = Pa7B2 = P2(P| + 1)7BI-
CL
O 3
U Û
43
La loi des nœuds nous donne immédiatement :
= JC\ + ^C2 = Pl^Bl + p2^Pl + 1)^B1 = tp| + P2 (Pl + OU b I-
Par ailleurs : IE2 = (P 2 + 1 )/B2 = (P2 + 1)(P 1 + 1)/ B l •

En considérant que les gains de chacun des deux transistors sont grands devant 1, on peut
simplifier ces expressions :
/c ~ IPi + P2P1 J^BI - P |( l + p 2 ^BI ~ P Ip2 ^BI => fE2 ~ P IP2^B 1*
Le montage se comporte comme un transistor dont la base est la base du transistor 1, dont le
collecteur est le point commun aux deux collecteurs et dont l’émetteur est l’émetteur du
transistor 2. La configuration de ce montage Darlington a pour effet de multiplier les gains en
courant des deux transistors pour construire un montage qui s’apparente à un transistor de très
grand gain.

Il s ’agit du très classique montage Darlington qui permet, grâce à deux transistors différents,
de construire un dispositif dont le fonctionnement s’apparente à un transistor dont le gain peut
être calculé en fonction des gains élémentaires des deux transistors qui le constituent.
Exercice 2.1 0
Dans un premier temps, supposons V x = 0. La jonction base - émetteur du transistor est bloquée.
Aucun courant de base, ni de collecteur ne peut circuler. La différence de potentiels aux bornes de
Rç est donc nulle et on a :
V /|= 0 = > VS= V CC = 5V.
Si V\ = 5 V, la jonction base - émetteur est correctement polarisée et, comme l’émetteur se trouve
à la masse, on a VB = 0,7 V.
Le courant de base est donc égal à :
V, - WB 5 -0 ,7
lR ~ = 0,43 mA
Ki
'B 10
On en déduit le courant de collecteur puis la tension Vs :
V. - V
JC - P^R - P' Rr
- = 100 x 0,43 x 10 3 = 43 mA .
VCC - = R CIC => Vs = VC C ~ RCIC = 5 ~ '0 0 0 X 43 x 10 = - 3 8 V.
Cette valeur étant impossible à obtenir, le transistor ne peut être que saturé à la valeur Vc = Vs = 0.
En conclusion : Vj = 5 V => = 0.
44

Ce montage a donc pour effet « d ’inverser » la tension d ’entrée qui lui est appliquée. Il s ’agit
d ’une fonction logique appelée négation. Des circuits logiques électroniques peuvent ainsi
être réalisés à partir de transistors bipolaires fonctionnant en commutation comme c ’est le cas
dans cet exercice.
C o r r ig é s d e s p r o b lè m e s
D Le montage étant symétrique, les deux courants de base sont égaux. En supposant que les
transistors sont polarisés dans leur zone de fonctionnement linéaire et compte tenu du fait que les
émetteurs sont reliés à la masse, chacune des deux tensions de base vaut : VB = 0,7 V.
Les courants de base ont donc pour intensités :
VC C ~ VB 1 5 -0 ,7
lB “ = 1,79 m A .
Ri
kB 8x10
Chacun des deux transistors présente donc le même courant de collecteur /c .
Avec : 1Q = p / B = lOOx 1,79 x 10” 3 = 179 mA .
Le courant circulant dans la résistance Rc est donc égal à la somme de ces deux courants /c
identiques, soit 2/ c .
On a donc : ^ c c — ~ ^ ^C^C*
S oit: Vc = Vc c - 2 R c ï c = 15 - 2 x 27 x 0,179 = 5,33 V .
^ Le montage étant toujours symétrique, les deux courants de base sont égaux. Il en est de même
pour les courants de collecteurs (et bien entendu pour les courants d ’émetteurs) puisque les
transistors possèdent le même gain en courant (3.
Considérons n ’importe lequel des deux transistors, par exemple, celui de gauche.
On a : VB - VE = 0,7 V.
Or : VB = Vçq - /?B/ B.
1» Et : VE = 2/?e / e = 2/ î e (P + 1)/B » 2/?Ep /B.
1»
Donc : Vc c - /?B/ B - 2 p/?E/ B = 0 ,7 V .
T3
O
c Vc r - 0,7 V
=5 C
c
Q c D ’où : /R = ---- -------
B KB + 2 p/?E
o Comme un courant égal à 2/c circule dans la résistance Rc , le potentiel recherché Vc est tel que :
r\i
© O.
2 Vc c - V c = 2RCIC = 2/?c (î/c => Vc = Vc c - 2/?c p /B.
O)
>- c
CL
O 3
û
U
©
45
2 P /?c ( v/c c - ° ’7 v )
Soit : Vc - Vc c -
*R + 2(i/?R
2 x 100 x 500 x 14,3

Application numérique : 11,5 V.
8000 + 2 x 100 x 1000

Les circuits étudiés dans ce problème figurent parmi les plus importants en électronique. Il
s’agit de montages différentiels qui sont à la base des amplificateurs du même nom que nous
étudierons au chapitre suivant.
[ J Dans le cas où l’on a Vj = V2 = 0 , la jonction base - émetteur du transistor est bloquée,
puisqu’aucun courant de base ne peut circuler. Le courant de collecteur est donc nul également et
comme aucune différence de potentiels n ’est présente aux bornes de la résistance /?c , la tension
Vs est égale à Vc c .
En résumé : V| = V2 = 0 V = > ^ s = ^ c c = 5 V.
Supposons que l’une des tensions d ’entrée soit égale à 5 V, par exemple Vj = 5 V (ce choix n ’a
aucune influence sur le résultat étant donné que les deux entrées sont parfaitement symétriques).
La jonction base - émetteur se trouve polarisée en sens direct et comme l’émetteur du transistor
se trouve à la masse, on a :
VB = 0 J V .
Le circuit est équivalent au schéma de la figure 2.27. Calculons le courant de base du transistor.
46
V( - 0,7 V o ,7 V
On a : / B = / h ~ -— = 0,36 mA.
R* RB
10
Si le transistor n’est pas saturé, le courant de collecteur est donc égal à
/ c = p /B = 100 x 0,36 x 10-3 = 36 mA.
On en déduit : Vs = Vc c - RCIC = 5 - 1000 x 36 x 10~3 = -31 V.

Cette tension ne correspond pas à une valeur possible. Le transistor est donc saturé et la tension
de sortie est nulle puisque la saturation du transistor entraîne VCE ~ 0.
En résumé : V, = 5 V ou = 5 V => Vs = 0 V.
^ Si les deux tensions d ’entrée sont égales à 5 V, le schéma du montage devient équivalent au
circuit de la figure 2.28.
La base du transistor se trouve reliée au potentiel 5 V par l’intermédiaire d ’une résistance R

équivalente à l’association parallèle de deux résistances /?B.
R D
Soit : R = — = 5 kQ.
2
Le courant de base est donc égal à :
"O 4 3V 43
oc / B = - z — = ---- ^ = 0,86 mA.
=3 5xl(T
Q 2
Ü
’S.
o Si le transistor est conducteur, le courant de collecteur est égal à :
fM
© /c = p /B = 100 x 0,86 x 10"3 = 86 mA.
en I
On en déduit alors : Vs = Vc c - R q ^c = $ - 1000 x 86 x 10“3 = -8 6 V.
> c
Q.
O 3
U a
s
47
Cette valeur nous démontre q u ’en réalité, le transistor est saturé :
v CE- 0 => v s = 0 .
Ë ) En conclusion, la tension de sortie Vs n ’est égale à 5 V que si les deux tensions d ’entrée sont
égales simultanément à 0 V. Il suffit que l’une des tensions d ’entrée soit égale à 5 V pour que la
sortie soit nulle. Cette fonction logique que nous étudierons plus en détail au chapitre 8 est appelée
fonction NON-OU.

Les transistors bipolaires fonctionnant en commutation sont à la base des circuits logiques. Cet
exercice montre q u ’en assemblant très peu de composants, il est possible de concevoir des
circuits effectuant des opérations somme toute déjà complexes.
D Si on a Vj = V2 = 5 V, les diodes sont toutes deux bloquées car le passage d ’un courant en sens
direct nécessiterait une valeur de tension V0 supérieure à 5 V.
Le dispositif est alors équivalent au montage proposé sur la figure 2.29.
La jonction base - émetteur est polarisée en sens direct. Le transistor n ’est donc pas bloqué et
on a, de fait : VB = 0,7 V.
Calculons le courant de base :
^ c c - 0.7 V 0,7 V 0 7
iB = /,-/2= — = 0,36 mA.
R0 + R l R, 10
48
Si le transistor est polarisé dans sa zone linéaire, on a :
/ c = p /B = 100 x 0,36 x 10-3 = 36 mA.
D ’où : Vs = Vc = Vc c - RCIC = 5 - 1000 x 36 x 1(T3 = -31 V.

La tension de collecteur ne peut descendre en dessous de la tension d ’émetteur qui, elle-même, est
nulle. Le transistor est donc saturé : Vs = 0.
En résum é: V, = V2 = 5 V => Vs = 0 V.
^ Supposons maintenant que l’une des diodes soit reliée à la masse. Prenons par exemple Vj = 0.
Cette diode sera alors passante car polarisée en sens direct par l’intermédiaire de la résistance /?0.
On aura donc V0 = 0>7 V. La différence de potentiels aux bornes de la résistance R j est donc nulle ;
aucun courant ne peut la traverser. Aucun courant de base ne pourra alors apparaître à l’entrée du
transistor. Celui-ci ne peut donc en aucun cas être conducteur : il est bloqué.
L ’absence de courant de base induit l’absence de courant de collecteur.
On a donc : Vs = Vc c = 5 V.
Si les deux diodes sont reliées à la masse, cela ne change rigoureusement rien à l’état du
transistor : celui-ci reste bloqué puisque l’on a toujours V0 = 0,7 V.
Ë ) En conclusion, la tension de sortie n ’est égale à 5 V que si les deux entrées ne sont pas
simultanément à 5 V. Cette fonction logique correspond à la fonction NON-ET.

Le circuit logique étudié ici est un peu plus complexe que celui du problème précédent.
La présence des diodes, en effet, nécessite un raisonnement supplémentaire. Ne pas hésiter
à dessiner le schéma équivalent au montage initial en fonction de l’état des diodes.
TJ
O
C
=3
a
O
r\j
© CL
ai 2
I
>- -3
CL
O a
U
Q
49
L e f o n c t io n n e m e n t
DYNAMIQUE DU
TRANSISTOR BIPOLAIRE
L ’un des principaux intérêts du transistor bipolaire consiste à faire varier ses différents paramètres
électriques autour du point de polarisation. On parle alors de fonctionnement dynamique. Si les
variations de tensions et de courants autour du point de polarisation sont suffisamment faibles, les
grandeurs électriques associées au transistor varieront linéairement.
Ce fonctionnement est la base de l’une des fonctions essentielles de l’électronique :
l’amplification des signaux électriques.
3.1 L e rég im e de pet it s sign aux

Considérons un transistor bipolaire polarisé en un point correspondant aux grandeurs électriques
VBE0’ l B0' / C0 et ^CE0 (flSure 3 1 >-
Si on fait varier la tension base - émetteur autour de la tension , on peut écrire :
v BE(r) = ^BE0 + ^ VBE^)*
Ôv Be ( 0 représente la variation de la tension base - émetteur autour de son point de polarisation,

appelé également point de repos.
Une variation de la tension v BE induit inévitablement une variation du courant de base /B, donc
du courant de collecteur ic . Il s’en suit, par conséquent, une variation de la tension vCE
(figure 3.1).
On imagine fort bien en observant ce diagramme, que de très petites variations de v BE sont
susceptibles d ’engendrer de grandes variations de vCE, ce qui permet d ’envisager le

fonctionnement du transistor comme la base de la fonction d ’amplification.
On parle de régime dynamique de petits signaux lorsque les variations de v BE sont
suffisamment faibles pour supposer que la variation du courant de base est linéaire. Cela revient
à assimiler localement la courbe /B - f (vBE) à une droite. Dans ces conditions, ic et v CE varient
aussi linéairement avec v BE. Ainsi, une variation sinusoïdale de v BE se traduit par des variations
sinusoïdales de chacune des autres grandeurs électriques associées au transistor.
50
3.2. Les paramètres hybrides du transistor NPN
3.2 L es pa r a m èt r es h y br id es du t r a n sist o r NPN

Lorsque le transistor fonctionne linéairement en régime de petits signaux, on peut exprimer les
variations de ic et de v CE en fonction des variations de v BE ou de /B, ou inversement.
Pour des raisons de commodité d ’écriture, nous choisirons désormais de nommer v BE, iB, ic
et vCE les variations de ces grandeurs autour de leurs points de repos, respectivement , /g ,
I C e* ^CE '
Les expressions qui lient ces grandeurs variables entre elles, en régime linéaire, s ’expriment
ainsi :
VBE “ * l l 'B + * 12VCE

i C = *21'B + *22VCE
T3
O ( \ A
C
=5 c
O VBE _ *11 *12 ZB
Q c ou encore :
\ *C \ *21 *22 y V VCE y
o
r\i
( >
© SL
CL h 12
J3 H — est la matrice hybride du transistor en régime de petits signaux.
O) I
T3 < *21 h 22 y
>- C
CL
O û
3
U
©
51
3 . Le fonctionnement dynamique du transistor bipolaire
Les coefficients hÿ sont appelés paramètres hybrides du transistor :

/?! j correspond à la résistance dynamique de la jonction base - émetteur (on dit aussi de la diode
base - émetteur). Sa valeur est de l’ordre du kilo ohm.
h j 2 est un nombre sans dimension très faible. En règle générale, on considère que /?, 2 « 0.
/?2| est le gain en courant du transistor, soit h2\ = P-
h 22 est homogène à l’inverse d ’une résistance, c ’est-à-dire à une conductance, et s ’exprime en
Siemens (S). Ce paramètre, appelé conductance de sortie, est tel que \lh22 est de l’ordre de
quelques dizaines de kilo ohms. Sous certaines conditions, on pourra considérer que h22 ~ 0.
R e m a rq u e
Dans un transistor, le paramètre hu varie en général avec la température. Il varie également en
fonction de la valeur du courant de base.
En effet, la résistance h} } est définie dans la relation :
3v
V BE “ ^ 1 1 ;B + ^ 1 2 VC E ^ ^ 1 1 ”
Or, h) ] n’est rien d’autre que la résistance dynamique de la diode base - émetteur. Si on considère
l’équation générale de fonctionnement d’une diode, on peut écrire :
BEÔ =>vBE = V jn la avec Vn = —
>B = 's 6 o /.
On a donc : h,, = d- ^ = — = —
diB ' b ' b ê
Le coefficient h u est donc bien proportionnel à la température et inversement proportionnel au

courant de base.
3.3 L e sc h ém a éq u iv a len t du t r a n sist o r NPN

On peut représenter le fonctionnement du transistor en régime linéaire de petits signaux par un
modèle de type quadripôle en considérant, par exemple, que les grandeurs d ’entrée sont vBE et /B
et que ic et v CE constituent les grandeurs électriques de sortie (figure 3.2).
C
E
Figure 3.2
52
3.4. Construction des schémas équivalents
Dans ces conditions, on peut proposer un schéma équivalent du transistor, valable uniquement
pour les composantes variables de ces grandeurs électriques. La figure 3.3 présente ce schéma
équivalent.
--------------- 1__________ 1— ^
— 1
L
\ É
J_
UBE h \ & ceQ uCE
. /?22
n 2 \lB L
L _
Figure 3.3
Selon que l’on néglige h i2 (figure 3.4) ou que l’on néglige à la fois h )2 et h22 (figure 3.5),
d ’autres schémas équivalents plus simples peuvent être utilisés.
B lB
BF.
E
3.4 C o n stru c tio n des sc h ém a s éq u iv a len t s

Le schéma équivalent représente le fonctionnement dynamique du
transistor. Ce schéma ne concerne que les signaux (courants ou tensions)
variables. Lorsque le transistor est inclus dans un montage quelconque
(par exemple, celui de la figure 3.6), il est nécessaire de proposer un
-J-J schéma équivalent de l’ensemble. Vis-à-vis des signaux variables, un «b
U
vu point quelconque porté à un potentiel constant (et c ’est le cas pour tous les
TJ points reliés à l’alimentation +VCC) se trouve donc à la masse puisque la
O 3
3
C
C
tension en ce point ne peut en aucun cas varier. Dans un schéma
=3 q
û C équivalent en régime de petits signaux, le potentiel 0 correspond donc aux
U
’cL points dont la partie variable de la tension est nulle.
O
fM La figure 3.7 correspond au schéma équivalent du montage réel en
rm
© D. régime de petits signaux. Dans ce schéma équivalent, les résistances R j et
2 Rc sont reliées à la masse alors q u ’elles sont reliées à + v c c dans le Figure 3.6
CT) I montage original.
>- c3
Q.
O û
U
©
53
n h" <« t ci
J —
Rb hn va ( h 22 i
I5 E {
a,
_| _______ . C_Jl
rm
Figure 3.7
3.5 A m plific a t eu r s
Un amplificateur de tension (figure 3.8) est un système
électronique qui permet de multiplier l’amplitude d ’un A A
signal d ’entrée v c(f) par une constante Gv pour obtenir V,

un signal de sortie v s(f) = G v v e(f). La constante Gv est
appelée gain en tension de l’amplificateur.
Un amplificateur de courant (figure 3.9) permet Figure 3.8
d ’effectuer une opération similaire sur les courants.
Ainsi, si on appelle ic(t) et is(f) les courants d ’entrée et
de sortie d ’un tel dispositif, on aura : is(t) = G A/e(f).
La constante G A est appelée gain en courant de
l’amplificateur.
Certains amplificateurs amplifient à la fois la
tension et le courant. Ce sont des amplificateurs de
Figure 3.9
puissance.
Les transistors, compte tenu de leurs propriétés, se prêtent très bien à la réalisation de montages
amplificateurs variés.
On utilise un amplificateur en connectant une source de tension à amplifier sur son entrée et,
d ’une manière générale, en reliant une charge à sa sortie. Cette charge est destinée à « utiliser »
le signal ainsi amplifié (figure 3.10).
Figure 3.10
Comme les amplificateurs sont des montages généralement linéaires, on peut appliquer le
théorème de Thévenin à leurs bornes de sortie. Ainsi, l’amplificateur, vu de sa sortie, est
équivalent à un dipôle de Thévenin composé d ’un générateur de tension parfait placé en série avec
54
3.5. Amplificateurs
une résistance /?s dite de sortie (ou d ’une impédance de sortie Zs ). Le générateur de tension parfait
correspond à la tension à vide que l’on note v s0.
On calcule la résistance de sortie en court-circuitant, dans le schéma équivalent, le générateur
placé à l’entrée du circuit.
v
On a alors : = ——•
Lorsque l’amplificateur, vu de ses bornes de sortie, est équivalent à un dipôle contenant en

série, un générateur de courant, l’impédance de sortie est considérée comme infinie.
De même, l’amplificateur, vu de ses bornes d ’entrée, est équivalent à une résistance d ’entrée Rc
(ou à une impédance d ’entrée Ze) telle que :
D ’une manière générale, la résistance d ’entrée dépend de la résistance de charge RL placée en

sortie du montage.
La figure 3.11 présente le schéma équivalent de l’amplificateur faisant apparaître ces grandeurs
fondamentales.
Figure 3.1 1
Tout amplificateur est également caractérisé par son excursion de sortie qui correspond aux
valeurs limites (supérieure et inférieure) que peut prendre la valeur de sa tension de sortie :
V min
• ^< vv s < V max*
t/>
i>
t»
-o Dans un amplificateur de tension, cette excursion limite, de fait, l’amplitude admissible du signal
T3
O 3
d ’entrée :
C 3
D min Vmax
a
Ü < ve< G,
'5.
o o
fM En tentant d ’amplifier un signal d ’entrée d ’amplitude trop élevée, le signal de sortie risque de
© D. « saturer » à Vmin et/ou à Vmax.
3
CD I
> TO
D
Q. C
O 3
O
U
©
55
. Le fonctionnement dynamique du transistor bipolaire
3.6 C o n d en sa t eu r s de d éc o u pla g e
Les amplificateurs à transistors ont un fonctionnement tension
basé sur des variations de tensions ou de courants autour variant ç
de valeurs constantes dites de polarisation. Très souvent, autour de 0 V
point de
la borne d ’entrée d ’un amplificateur correspond à la base polarisation
d ’un transistor qui, pour fonctionner en régime linéaire, non nul
est polarisée à une tension non nulle. C ’est autour de
cette tension non nulle que doit varier le signal d ’entrée.
amplificateur
Or, le générateur placé à l’entrée de l’amplificateur
délivre, le plus souvent, une tension variation autour du m ?
potentiel 0 V. Pour autoriser la liaison des deux éléments, Figure 3.12
on insère un condensateur dont le rôle consiste à isoler les
deux composantes continues des signaux tout en se comportant comme un court-circuit vis-à-vis
des composantes variables de ces signaux (figure 3.12). Ce condensateur est appelé condensateur
de découplage.
E x e r c i c e 3.1 * M o n t a g e é m e t t e u r c o m m u n a v e c d é c o u p l a g e d ’é m e t t e u r
Le montage de la figure 3.13 représente l’amplificateur à émetteur commun. On suppose que le
transistor est polarisé dans sa zone de fonctionnement linéaire. Dessiner le schéma équivalent de
ce montage en régime dynamique de petits signaux. On utilisera le modèle de transistor de la
figure 3.5.
Figure 3.13
56
En déduire successivement les expressions du gain en tension Gv = vs/ve, du gain en courant

GA = is/ie, de l’impédance d ’entrée et de l’impédance de sortie.
On supposera que les résistances R j et R2 sont choisies de sorte que /? j j soit très inférieur à la
résistance équivalente à leur association en parallèle et on formulera également l’hypothèse que
la résistance Rc est du même ordre de grandeur que h j j .
Quels sont les ordres de grandeurs des gains et des impédances d ’entrée et de sortie de cet
amplificateur ?
E x e r c i c e 3.2 * Montage ém etteur co m m u n san s d éco u p lage

On considère le montage de ma figure 3.14. Le transistor est polarisé dans sa zone de
fonctionnement linéaire. Dessiner le schéma équivalent de ce montage en régime de petits
signaux. On utilisera le modèle de transistor de la figure 3.5.
v<L»
c En déduire successivement l’expression du gain en tension, de l’impédance d ’entrée et de
to l’impédance de sortie.
'S Les résistances /?, et R2 sont toujours choisies de sorte que h ] | soit très inférieur à la résistance
T3 B équivalente à leur association en parallèle que l’on notera R q. La résistance Rc est du même ordre
O
c * de grandeur que h | j .
=5 0
Q C
| E x e r c i c e B.3 * A m p lifica te u r collecteur co m m u n
o O
fM
o Le montage de la figure 3.15 représente un amplificateur à collecteur commun. À partir de son
© 5* schéma équivalent (modèle de transistor de la figure 3.5), déterminer son gain en tension, son gain
U) , en courant, son impédance d ’entrée et son impédance de sortie.
> -o
CL c
O 3
Û
U
©
57
^ 1^2 n
On supposera que la résistance R0 = ---------- est grande devant h { { et devant la résistance PRE.
R j + R2
E x e r c i c e 3.4 ** Montage base co m m u n e

Le montage de la figure 3.16 représente un montage à transistor de type base commune. Calculer
le gain en tension, le gain en courant ainsi que les impédances d ’entrée et de sortie de ce montage.
Rc et / i , , sont du même ordre de grandeur.
58
E x e r c i c e 3.5 ** A m p l i f i c a t e u r de t e n s i o n à d e u x t r a n s i s t o r s
Dans le montage de la figure 3.17, déterminer l’expression du gain en tension G y défini comme
le rapport de la tension de sortie v s sur la tension d ’entrée v e. Les deux transistors sont supposés
identiques et caractérisés par leurs paramètres (3 et h\ j. On supposera que (3RE » /?, j.
E x e r c i c e 3.6 *** A m p l i f i c a t e u r p u s h - p u l l
La figure 3.18 représente le schéma classique d ’un amplificateur push-pull. Les deux transistors
sont supposés complémentaires, c ’est-à-dire parfaitement symétriques.
■ Sj
'O
"O
O 3&
c
D
û
O
fN
©
J3
en I
> •O
CL
O 3
û
U
©
59
On considérera les transistors bloqués lorsque leur tension base - émetteur sera inférieure à 0,7 V
et linéairement conducteurs pour v BE = 0,7 V.
Calculer le point de repos des transistors et montrer q u ’en l’absence de signal d ’entrée, les deux
transistors sont bloqués.
Déterminer les conditions dans lesquelles chacun des transistors est linéairement conducteur.
Tracer les variations de la tension de sortie v s lorsque la tension d ’entrée est sinusoïdale, soit :
ve(f) = V0 cos cor avec V0 = 10 V.
Calculer le gain en courant du montage : G A = i j i t .
E x e r c i c e 3.7 ** P a r a m è t r e s h y b r i d e s du m o n t a g e D a r l i n g t o n
Le circuit de la figure 3.19 représente un montage dit Darlington
constitué de deux transistors possédant respectivement les
caractéristiques PA et h\ 1A d ’une part et PB et /?j 1B d ’autre part.
À partir du schéma équivalent de ce montage en régime
dynamique, montrer que l’ensemble se comporte comme un
unique transistor qui posséderait des caractéristiques B et //, ( que
l’on calculera en fonction de PA, h j j A, pB et h\ JB.

P r o b l è m e 3.1 ** A m p l i f i c a t e u r d i f f é r e n t i e l
Le montage de la figure 3.20 représente un amplificateur différentiel. Les deux transistors sont
supposés identiques et polarisés tous deux dans leur zone de fonctionnement linéaire.
O À partir du schéma équivalent de ce montage, calculer les deux courants de base /BI et /B2 en
fonction de (vel - ve2) et de (ve! + v e2).
Figure 3.20
60
^ En déduire les expressions de v sl et de v s2 que l’on mettra sous la forme :
A d ( v e l - v e2) + ^ c ( v el + v e2)-
Montrer que A ç « A d.
R e m a rq u e
Les paramètres A^ et Ac sont appelés respectivement gain différentiel et gain en mode commun.
L’objectif de ce montage consistant à amplifier la différence des deux signaux, seul Aa est
intéressant, tandis que l’on cherche en général à rendre >AC, plutôt gênant, le plus petit possible.
On supposera que RE est choisie de sorte que p/?E » h j ,.
D On s ’intéresse à présent au point de polarisation. Les valeurs des résistances sont les
suivantes : ftB = 1200 kO, R q = 7 kO et RE = 800 Q. Les caractéristiques du transistor sont :
P = 100 et /z J j = 1 k O. La tension d ’alimentation est égale à Vc c = 15 V.
Calculer les points de polarisation des transistors, c ’est-à-dire les valeurs continues de leurs
tensions VB, Vc et VE ainsi que leurs courants / B et 7C.
EJ Montrer à partir de ces résultats q u ’il n’est pas possible de choisir un gain différentiel aussi
grand q u ’on le souhaiterait.
P r o b l è m e 3.2 *** A m p l i f i c a t e u r d i f f é r e n t i e l à m i r o i r de c o u r a n t
TJ
O
C
ZJ
a
O
rsj U Dans le montage de la figure 3.21, montrer que le transistor 7^ se comporte comme une source
© de courant I dont on calculera l’expression en fonction de son gain P3, de R et de Vc c (on
2 supposera que le courant dans la diode est négligeable devant le courant de base du transistor r 3).
O) Les transistors T j et 72 sont identiques et caractérisés par leurs paramètres P et /îj j.
>
Q_
O 3
U Û
61
^ Effectuer alors le schéma équivalent du montage et calculer l’expression de la tension de sortie

v s en fonction de v e, et de v e2.
Ë ) Conclure sur l’intérêt de cet amplificateur.
On remplace maintenant la résistance Rc par le transistor PNP 74 (figure 3.22). L ’ensemble
constitué de la diode D 2 et du transistor T4 constitue une source de courant 70. Sans faire aucun
calcul, préciser quel est l’intérêt fondamental de cet aménagement opéré dans le montage de
l’amplificateur différentiel.
P r o b l è m e 3.3 *** A m p l i f i c a t e u r p u s h - p u l l
à c o r r e c t i o n de d i s t o r s i o n
La figure 3.23 représente le schéma d ’un amplificateur
push-pull dans lequel on a effectué quelques aménage
ments.
D Montrer q u ’en l’absence de signal d ’entrée, les deux
diodes sont passantes.
^ En déduire les valeurs des tensions VBE| et VBE2
TJ
O correspondant au point de repos de chacun des transistors
C
=3 7, et 7V
Q
Ë ) Montrer que les diodes restent toujours passantes et
o déterminer les conditions dans lesquelles chacun des
fM
transistors est linéairement conducteur. En déduire que le
© phénomène de distorsion identifié dans l’exercice précé
O) dent a disparu.
>
CL
o
U
62
£ ) Dessiner le schéma équivalent du circuit pour un signal d ’entrée correspondant à la demi-

alternance positive d ’un signal sinusoïdal et calculer le gain en tension ainsi que le gain en courant
de l’amplificateur, en généralisant les résultats obtenus.
DU MAL À D ÉM ARRER ?
R\Rl
3.1 On posera immédiatement : R {)
R { + R2
Cette résistance correspond à la résistance équivalente de l’association en parallèle de /?, et de

R 2 qui définissent le point de polarisation de la base. On cherchera à exprimer l’ensemble des
grandeurs utiles aux différents calculs en fonction du courant de base /B. Ne pas oublier que
dans un schéma équivalent, seules les grandeurs variables sont représentées et que les
composantes continues sont donc systématiquement considérées comme milles. On
remarquera q u ’un condensateur dit de découplage est placé en parallèle aux bornes de la
résistance d ’émetteur. Ce condensateur peut être considéré comme un court-circuit pour la
composante variable de la tension d ’émetteur (cette composante sera donc nulle et l’émetteur
jouera le rôle de point de référence de potentiel pour l’ensemble du montage, d ’où
l’appellation émetteur commun) et sera considéré comme un isolant vis-à-vis de la
composante continue, préservant ainsi le potentiel continu de polarisation de l’émetteur.
3.2 Le montage diffère de celui de l’exercice précédent par l’absence du condensateur de
découplage. On comparera les résultats obtenus ici avec ceux de l’exercice précédent. Dans le
schéma équivalent correspondant à cet amplificateur à émetteur commun non découplé, la
résistance intervient désormais. On cherchera à ordonner la présentation du schéma
équivalent afin de rendre son exploitation plus facile.
3.3 Les différents résultats recherchés s ’obtiennent facilement en adoptant la méthode qui
consiste à calculer les différents courants et tensions dont on a besoin, en fonction du courant
de base. On s ’intéressera, après avoir calculé les différents paramètres de cet amplificateur,
•u aux différences fondamentales qui le séparent de l’amplificateur à émetteur commun.
c
’Xt
<u 3.4 Les différents résultats recherchés s ’obtiennent facilement en adoptant la méthode qui
'O
■X)
consiste à calculer les différents courants et tensions dont on a besoin, en fonction du courant
T3 de base. On s’intéressera, après avoir calculé les différents paramètres de cet amplificateur,
O 3
& aux différences fondamentales qui le séparent des montages émetteur commun et collecteur
C
=5 commun.
Q
3.5 On effectuera le schéma équivalent en régime de petits signaux et on cherchera, comme
o
r\J toujours, à exprimer les tensions v s et v e en fonction des courants de base.
© -C
O.
3.6 Les deux transistors sont supposés posséder des caractéristiques similaires ou plutôt
en J3 complémentaires puisque l’un est de type NPN et l’autre, de type PNP. On supposera que leur
> T3
Q. C
O 3
U û
Q
63
paramètre p est le même. L ’analyse de la symétrie du système doit alors permettre de

déterminer rapidement le point de repos du circuit. On s’attachera à démontrer que le gain en
tension est voisin de 1, malgré une légère distorsion du signal que l’on identifiera, et que le
gain en courant est grand.
3.7 Le montage Darlington permet de construire un « s u p e r transistor» possédant des
caractéristiques, de gain, notamment, impossibles à obtenir avec un seul composant. On
cherchera à exprimer les relations entre les différents courants i j , i2 et /3 et on montrera que
ces relations s ’apparentent à celles d ’un transistor unique pour lequel ces courants joueraient
respectivement les rôles des courants de base, de collecteur et d ’émetteur. On n ’omettra pas
de déterminer le paramètre H l , équivalent au montage.
Il est fondamental d ’ordonner le schéma équivalent avant de tenter tout calcul. On montrera que
» A c et q u ’ainsi, on peut considérer que ce montage constitue un amplificateur différentiel.
En ce qui concerne la troisième question, on notera que, dans chaque transistor, le courant de base
correspond au courant dans les résistances /?B puisque l’on s ’intéresse aux points de polarisation
(aucun signal n’est appliqué). Le calcul du point de polarisation ne pose pas de difficulté
particulière. Il s’agit ici de montrer q u ’en agissant sur certaines valeurs de résistances pour
augmenter le gain différentiel, on risque de saturer les transistors. On discutera sur les valeurs de
Vc et VE.
Dans le montage de cet amplificateur différentiel dit à miroir de courant, on s ’est inspiré du
montage du problème 3.1 en effectuant quelques aménagements, mais surtout, en remplaçant la
résistance d ’émetteur par un montage à transistor jouant le rôle d ’une source de courant. Tout se
passe alors comme si on disposait d ’une résistance d ’émetteur infinie.
La modification apportée à la quatrième question transforme le montage en amplificateur à miroir
de courant de charge. On raisonnera sur la résistance équivalente du système qui remplace la
résistance de collecteur.
Pour calculer les gains en tension et en courant, on effectuera le schéma équivalent du montage
dans le cas de l’alternance positive, puis, on généralisera pour l’alternance négative du signal
sinusoïdal d ’entrée. Le schéma équivalent devra être réalisé en remplaçant les diodes par leurs
résistances dynamiques. On retrouvera alors une configuration de circuit déjà étudiée. On
supposera que R est grande devant la résistance dynamique d ’une diode et devant le paramètre h | ,
du transistor.
C o r r ig é s d e s e x e r c ic e s
E x e r c i c e 3.1
Considérons le schéma équivalent du montage (figure 3.24). Les deux résistances de polarisation
fi| et fi2 étant associées en parallèle, posons :
fi.fio
fin =
fi « + fi/-
et dessinons un schéma équivalent simplifié (figure 3.25).
4 «B B C P'b 4 K B C P'B
T r r 7 1 I
R, R, ^P ' b «c K P'„
. .L _I T
E ^
___ T l J
rm rm
Pour déterminer le gain en tension, on calcule successivement la tension v s et la tension v e en
fonction du courant de base /B. Sur le schéma équivalent, on lit immédiatement l’expression de la
tension de sortie :
v s = ^C*s =
Par ailleurs, comme fi0 » /?n, le courant /B est très supérieur au courant circulant dans la
résistance fi0.
On a donc : iB ~ ic.
D ’o ù : ve = /î,,iB.
^ vs *c P
On en déduit Oy - - — ;
ve h \ \ lB ii
Comme fic et /?j| sont du même ordre de grandeur et que P est généralement élevé, le gain en
"O tension est donc, la plupart du temps, élevé : Gv » 1.
O
C
=3 c
c
Le gain en courant se détermine de manière évidente :
û c
H
’S.
O
CM
's = -P'I =>GA = ^ = -p.
© CL
i' = /r»
3
O) I
T3 Le gain en courant de cet amplificateur est donc élevé.
CL C
O 3
U Q
©
65
L ’impédance d ’entrée a pour expression approximative :
7 Ve An ' B ,
Ze = l B“ = *11-
ou encore, pour être plus précis, si on souhaite tenir compte du fait que h 11 et R q se trouvent en
parallèle à l’entrée de l’amplificateur :
U D h *BB C
7111*0 /
L
*0 K
L ’impédance de sortie se détermine en court-circuitant les
bornes d ’entrée (figure 3.26). Le dipôle formé par les bornes de L J
sortie est alors une source de courant parfaite ; l’impédance de E À
sortie est donc infinie.
Figure 3.26
L ’amplificateur à émetteur commun possède un grand gain en courant et un grand gain en
tension. Il s’agit donc d ’un amplificateur de puissance. Son impédance d ’entrée correspond
peu ou prou à j, donc de l’ordre du kilo ohm ; son impédance de sortie est infinie.
E x e r c i c e 3.2
Considérons le schéma équivalent du circuit en régime dynamique (figure 3.27). Ordonnons ce
schéma de manière à rendre son exploitation plus aisée (figure 3.28).
‘b b C PiBis
Calculons d ’abord le gain en tension ; on a d ’une part v s = -Æc p/B et d ’autre part, en appelant v A
la tension aux bornes de la résistance d ’émetteur RE :v
v e —VA = * 11 *B*
66
Or : vA = RE((i + 1)/B.
D ’où : vc - /?e ((î + 1)/B = /*i Mb -
Soit : vc = /?e ((3 + 1)*b + h\ Mb *
v ~ ^ Çp
On en déduit : G v = — = -----------------------------
ve ^ E( P + l ) i B + * , | i B flE(p + 1) + *11
L ’impédance d ’entrée, quant à elle, est définie par : Z= —•

ze
Le courant d ’entrée de l’amplificateur est égal à la somme du courant de base et du courant dans
la résistance R0.
On a donc : i = ÏÇ + • = + ve = * 0 +/? e (P + 1) + /7l l y

'e /?()+ ' B R0 + R E( $ + \ ) + h u /?0 l/?E((i+ 1) + h u ] Ve'
/?q[/?e ((3+ 1) + /?, | J

D ’où : Z„e =
/?0 + + 1 ) + h 11
Attachons-nous à présent au calcul de l’impédance de sortie. Court-circuitons les bornes d ’entrée
du circuit. On obtient le schéma de la figure 3.29 puis celui de la figure 3.30 étant donné que la
résistance /?0 se trouve court-circuitée.

Le dipôle de sortie comportant une source de courant en série, l’impédance de sortie est en théorie
infinie.

TJ Il est intéressant de comparer les résultats obtenus avec ceux de l’exercice 3.1. L ’absence de
O découplage d ’émetteur nous donne ici une diminution importante de la valeur absolue du gain
C
=3
û en tension et se traduit également par une augmentation de l’impédance d ’entrée.
O En effet :
*cP ,*cP
fM RE( V + \ ) + h u < h n
© CL
2 /?0[/?E( P + O + ftiiJ V ?ll

CT) I E t: Ze
>- + + U + *o + * n
Q.
O û
U
Q
67
E x e r c i c e 3.3
Considérons le schéma équivalent du circuit en régime dynamique (figure 3.31). Après
aménagement du schéma, sur la figure 3.32, on lit immédiatement :
*S = (P+ v s = /?E( P + O ' b -
>b B C Pi B
Fi gur e 3.31
Par ailleurs, la loi d ’Ohm aux bornes de h\ \ nous donne :
v e - v s = / ? l l /B v e = v s + / î l l ' B-
D ’o ù : v e = /?E(p + l ) i B + h u iB .
vs /?E( P + 1 )
On a donc : G v = — = ---------------------- -
V ve RE( P + 1) + /1M
Comme h j j est faible devant (}/?E, ce gain est légèrement inférieur à 1.

Calculons à présent le courant ie afin de déterminer le gain en courant :
e [ÆE( P + + /îll]'B ^?E(P + • ) + h 11 + R q

I-e = ---
v + /R
& = + 'B = 'B '
Rr R,
68
Comme i = (P + 1 ) /R , on en déduit :
(P + 1)/B / ? ( ) ( p + 1)
CA = - =
^ p ( P + 1 ) + ^ 11 + ^<0 R e ( p + 1) + h {[ + R 0
lB
Comme on suppose que /?, j « R0 et que R0 » p/?E, on a R E( P + 1 ) + h j j + R q « R q .
's ^ ) ( P + D
D ’où : G a = —~ = p+1.
•e R,
-v0
Le montage collecteur commun amplifie donc le courant.
Déterminons à présent l’impédance d ’entrée. Nous possédons déjà l’expression de v e et de ie en
fonction de /'B. On tire donc très rapidement :
z = v_e = « 0l « E(|i+ D-K.,,1
C 'e + 1) + 11 +
Pour calculer l’impédance de sortie, court-circuitons les bornes d ’entrée sur le schéma équivalent
(figure 3.33) et réorganisons le schéma (figure 3.34).
__ __i__1------ 1_
---------- > N
J
1 ^------ J
cc“‘
*»
___________
fî77
Figure 3.33
^ Le courant de sortie is s ’obtient facilement :
1>
Sj
h - (P + 0 lB-
1»
-o
Xi
“O et la loi d ’Ohm aux bornes de h { j nous permet d ’écrire v s = - h j j/B.
o 3
3
c L ’impédance de sortie possède alors pour expression :
C
Q
13
C
C
V
’cL
Q Z = - _ s = ~ h u i * = _1 lL
o O s is (p + i)«B p+ f
fM
© Xi
ex Cette impédance de sortie est en général très faible.
03 2
> ”3
Cl c3
O û
U
©
69

L ’amplificateur à collecteur commun est un amplificateur de courant possédant une
impédance de sortie très faible.
E x e r c i c e 3.4
Considérons le schéma équivalent du circuit en régime dynamique (figure 3.35) que nous
réorganisons selon le schéma de la figure 3.36.
h B C PiB
Fi gur e 3.35 Fi gur e 3.36
On tire immédiatement du schéma de la figure 3.36 les expressions des tensions d ’entrée et de
sortie :
v e = - / î l l ' B et vs = - /?c P'B-
/?c P ' b
Il vient donc : Gv = — =
* 11 *B h 11
Comme Rc est du même ordre de grandeur que h \ ,, ce gain en tension est élevé.
Calculons à présent le courant d ’entrée ie afin de déterminer le gain en courant.
° na: ze = I)ZB-
^ll' B
Comme v e = - h j j z’B , on a : z'e = - (P + l ) ' b •
Rc
70
Le courant de sortie is étant égal à - P iB, on tire immédiatement :
- P iB P
CA = 7 =
^ - ( P + D i'b ^ + (P + D
"E
De toute évidence : GA < 1.
L ’impédance d ’entrée se déduit des expressions de it et de v e :
1 rB hi
Ze = T" = h ««i o h \\
- j L 5 - < p + d /b ■ju + ( p + D
Le paramètre j étant de l’ordre du kilo ohm, cette impédance d ’entrée

est faible.
Court-circuitons à présent les bornes d ’entrée dans le schéma équivalent A
afin de calculer l’impédance de sortie (figure 3.37). Il ne subsiste plus que

V
s
la source de courant aux bornes de sortie puisque les deux résistances h 11
et /?E se trouvent court-circuitées.
Le dipôle de sortie étant constitué d ’une source de courant parfaite, n
l’impédance de sortie est infinie. ////
Fi gur e 3.37
Le montage base commune est un amplificateur de tension, d ’impédance d ’entrée faible et
d ’impédance de sortie très grande.
E x e r c i c e 3.5
La figure 3.38 représente le schéma équivalent du montage de la figure 3.18. Le courant d ’entrée
it se trouve être le courant de base du premier transistor.
-j-j
u
vu
TJ
O 3
3
c
=3 C
q
û C
U
‘ci.
O
fM
©
CT)
Fi gur e 3.38
>- T3
Q . C
O 3
U û
Q
71
De manière évidente, on a : vs = -/?cP*B2-

Il nous faut donc déterminer vc en fonction du courant zB2. La loi d ’Ohm aux bornes de /zM,
du côté de l’entrée, nous donne :
v e - v A = Al l Ie = > v e = v A + Al l le-
Il faut donc chercher à déterminer /e et v A en fonction de zB2.

La tension v A régnant aux bornes de RE et de /z, j (du deuxième transistor), on a :
VA - ^ e ( zc + P zc + ZB2 + P ZB2) ” ^ e (P + 1) ( zc + ZB2) et VA “ 1I ZB2-
D ’où : RE(P + 1) (it + /B2) - - h \ j/B2.

Développons : ÆE(P + 1)/e = - R E(P + 1)/B2 - h j , /B2.
/?E(P+ \ ) + h {{
Soit : *e = ---- 1 ——----7------ z B2 *
R e ( P+ 1)
h u [RE{ £ + l ) + h u ]
Pui s: ve = A„ie + v A = -
/?E(P+ 1) *B2- / j I1' B2'
On en déduit Gv :
v„
- /? c P«b 2 /?r P
G\, = — =
ve h u [RE{ V + \ ) + h u ] /Î,|[/?E(P+ 1) +* ,,]
' B 2 “ h \ l' B2 + h 11
R E ( P+ i) R E ( P+ U
RCR E( p + I ) p
ou encore : Gv =
^ l ) [ ^ g ( P + i ) + ^ l l ] + ^ | | ^ £ ( P + 1)
KC/?E(P + 1)P /?c /?E(p + î jp Rc p

Si h j j « p/?E : Gy ~
/7 11 [/?E(P + 1)] + /I,,/?E(P+ !) 2 / î n /?E ( p + 1) 2/7,

Le schéma équivalent se complique dès lors que plusieurs transistors interviennent dans le
circuit. Il est nécessaire d ’être extrêmement rigoureux dans la construction du schéma

équivalent et dans son analyse. On veillera, en particulier, aux signes des différentes grandeurs
électriques.
E x e r c i c e 3.6
Calcul du point de repos : si les deux transistors sont complémentaires, le montage sera
parfaitement symétrique. Le potentiel du point commun aux deux émetteurs est donc nul, de
même que le point commun aux bases de chacun des transistors. Les deux transistors sont donc
72
bloqués puisque tous deux caractérisés par une tension base - émetteur nulle. Les courants de
base, comme les courants de collecteur sont nuis et les collecteurs des transistors sont
respectivement aux potentiels +Vqc et _ ^CC-
Afin de comprendre le fonctionnement de ce montage, cherchons à quelles conditions les deux
transistors sont bloqués ou conducteurs. On remarquera, auparavant, que les deux transistors
possèdent la même tension VBE.
Si v B < 0,7 V, le transistor NPN reste bloqué et vE = 0.
Si vB > -0 ,7 V, le transistor PNP reste bloqué et vE = 0.
Le transistor NPN devient conducteur dès que la tension de base devient supérieure à 0,7 V, le
transistor PNP restant bloqué. Si au contraire la tension de base devient inférieure à -0,7 V, le
transistor PNP devient conducteur tandis que le transistor NPN reste bloqué. Comme la tension
de base n ’est autre que la tension d ’entrée et que la tension d ’émetteur correspond à la sortie du
circuit, on a :
vc < -0 ,7 V : 7, bloqué, T2 conducteur ; v BE = -0 ,7 V => v s = v c + 0,7 V.
-0 ,7 V < vc < 0,7 V : Tj bloqué, T2 bloqué ; v s = 0.
ve > 0,7 V : T l conducteur, T2 bloqué ; v BE = 0,7 V => v s = ve - 0,7 V.
Si le signal d ’entrée est une demi-alternance positive de sinusoïde, le transistor T, commencera à
conduire lorsque la valeur de v e franchira la valeur seuil de 0,7 V. Le signal de sortie sera alors
égal à v s = ve - 0,7 V (figure 3.39). Il se bloquera à nouveau dès que le signal ve redeviendra
inférieur à 0,7 V. Pendant toute cette demi-alternance positive, le transistor T2 reste bloqué.
Pour une demi-alternance négative, le transistor T2 commence à conduire dès que le signal v c
devient inférieur à -0,7 V et tant q u ’il ne redevient pas supérieur à ce seuil. Le signal de sortie a
alors comme expression : v s = ve + 0,7 V (figure 3.40). T { reste bloqué pendant toute la demi-
alternance négative.
T3
O
C
=5
Q
o
CM
©
CD
>
Q.
O
U
73
En conclusion, le signal de sortie, à condition de posséder une amplitude largement supérieure à

0,7 V, ressemble beaucoup au signal d ’entrée (figure 3.41), mise à part une légère distorsion
lorsque le signal passe autour de 0 , distorsion due au blocage des deux transistors dans cette zone.
On admet néanmoins que l’amplificateur push-pull possède un gain en tension voisin de 1.
Calcul du gain en courant : pendant la demi-alternance positive (pour ve > 0,7 V), le montage
push-pull est équivalent au montage de la figure 3.42. De toute évidence, is = p/c ce qui est tout à
fait logique étant donné q u ’il s’agit, alors, d ’un montage collecteur commun.
Pendant la demi-alternance négative, le montage est équivalent au circuit représenté sur la
figure 3.43. On a toujours is = p/c puisque les deux transistors sont censés posséder le même
paramètre p. Par rapport à leur orientation, ces deux courants sont négatifs ce qui est conforme au
fonctionnement du transistor PNP.
Quel que soit le cas, le gain en courant est donc le même :
Comme le gain en tension est voisin de 1, l’amplificateur push-pull se comporte comme un

amplificateur de courant.
74

L ’amplificateur push-pull est un amplificateur de courant. Dans la version présentée dans cet
exercice, il est caractérisé par une distorsion du signal au voisinage de 0. Cette distorsion, qui
s’avère problématique pour les signaux de faible amplitude, peut être corrigée, comme cela
sera étudié dans le problème 3.3.
Exercice 3.7
Le schéma équivalent du montage Darlington, en régime linéaire de petits signaux, est présenté
sur la figure 3.44, puis, après réorganisation, sur la figure 3.45.
1ba lcA h
iK= h h
-------i— ] A
Pu'
5
n 77
Exprimons la différence de potentiels Vj qui est la somme des deux tensions aux bornes de h\ IA
et /?, ,B.
On a : v, = h n A i ^ A + h { ib ,’b b = ^ i i a *b a + h \ ib (P a + O^Bv
Soit : Vi = r/?,,A + /?,,B (pA + 1)]*Ba-
"3
En posant ^ h = ^ i i A + ^ h b (P a + O. on peut écrire : V| = |i B = H\ .

■y>
l»
4>
'O Par ailleurs : *2 = P a *Ba + P b iBb = P a % a + P b (P a + 0 ^ -
TJ
O 3 Soit : i2 = [pA + P b (P a + 1)]*b a ~ P a P b *Ba= ®,#b a =
C &
ZJ Les relations Vj = //, |/, et i2 = B/j s’apparentent au montage
a
équivalent d'un transistor bipolaire (figure 3.46). Le montage
O Darlington se comporte donc comme un tel transistor donc les
CM
caractéristiques seraient :
©
E
J3
CD ^ M - ^ l l A + ^l i B (P a + O et B - PAPB.
T3 Figure 3.46
> C
Q_
O 3
U û
Q
75

Le montage Darlington est très utilisé dans la conception des amplificateurs de puissance. Il
permet, en fait, de construire une sorte de super-transistor caractérisé par un très grand gain
qui peut alors être exploité, par exemple, dans un montage push-pull pour obtenir une très forte
amplification en courant. En général, le second transistor est choisi parmi une gamme dite « de
puissance », supportant les signaux de forte amplitude, mais possédant souvent des gains un
peu plus faibles que la normale.
[^ C o n s id é r o n s le schéma équivalent du circuit en régime dynamique (figure 3.47) que nous
réorganisons selon le schéma de la figure 3.48.
Cette réorganisation s’opère en partant de la résistance /?E et en reconstituant progressivement le

circuit.
D ’après la figure 3.48, en appelant v A le potentiel d ’émetteur des deux transistors, les expressions
des deux courants de base sont :
v e 1- v A ve 2 ~ vA
lB 1 et /B2 -
II 11
76
Figure B.48
La résistance /?E étant parcourue par la somme des deux courants de base et des deux courants de
collecteur, on peut écrire :
VA ~ + (B2^ '
' Ve l - VA , v e 2 ~ V
Soit : v A « /?Ep
V 11 /
D ’o ù : v,
'1+ REP
h ( v e l + v e2)'
11 n \\
^ eP
h ll ( V e l + V e 2 ) R e P ( v e l + V e2)
Il vient donc : v A =
2/^ P /711 + 2 /? £ P
1+
h .1
s Que nous pouvons désormais remplacer dans les expressions des courants de base
TJ
O 1
!ü__L /?E P ( Ve l + v e2 ) '
c h ,, h. ù,i + 2 /?e P
D
Q
.ü Transformons cette expression pour faire apparaître la forme recherchée :
o
r\i
v el , v el | v e2 v e2 1 /?E P ( v e l + v e2)
© O.
4—'
_c 23
2/7 n 2/7 | | 2/7 | | 2/7 | | /7|| / 7 | i + 2/?EP
CT) 1
Q. 2
O û
3
U
©
77
e2 ^ eP
1 2 h tt + (VH + v e2) 2/7,
2 /? 11 II /7| | + 2/?Ep
h \ \ + 2/?e |3 - 2/?e |3
<v e e2 ) (v£|+ v e2 )
BI (Ve l - v pe2'
9) + (vel + vp9)
e2' =
2/7, 1 2 h \ \ ( h \ \ + 2/? e P) 2/7 11 2(/7H + 2/?Ep)
Le montage étant entièrement symétrique, le courant /B2 s’obtient par simple permutation des
indices.
(Vpi - v e2) (veI
e 1 + vp9)
e2^
Soit : i B2
2h u 2(A n + 2i?EP)
Calculons à présent les tensions de sortie :
v sl = _/? c P'BI et v s 2 = _/? c P 'B 2 -
v s| = - /?C p (v e l - v e2) ^ C P ^ e l + v e2)

S o it:
2 /? II 2 { h u + 2 /?Ep)
Et * C p ( v e l ~ v e2> /?C P (v e l + v e2)

v s2 =
2/7,, 2(/7 j , + 2/? e P)
En valeurs absolues, le gain différentiel et le gain en mode commun ont donc pour expressions
respectives :
A = * ç P et A = ^çP
d 2 /7 ,1 et c 2(/7, j + 2 /? E p )
Comme « p/?E, on a : A c « A d.
0 Le montage étant parfaitement symétrique, les points de polarisation des deux transistors sont
rigoureusement identiques. Raisonnons sur n’importe lequel de ces deux transistors.
Soit / B son courant de base (dirigé vers la base) et Ïq son courant de collecteur (dirigé vers le bas).
Soit VB, Vc et VE les potentiels respectifs de la base, du collecteur et de l’émetteur.
On a : V,CC V B = * B 7B V B “ ^CC ~~ ^ B 7B '
C ’est la somme des deux courants d ’émetteur qui circule dans la résistance RE. On peut donc
écrire :
VE = 2 ( P + 1)K E/ B = 2 P /?E / B .
Si le transistor est effectivement polarisé dans sa zone de fonctionnement linéaire, on a :
VB ~ VE = ° ’7 V => VCC - R BrB ~ 2 P /?E / B = ° ’7 V ■
78
On en déduit l’expression du courant de base :
(* B + 2P/?E)/B = VCC-0 ,7 V .
^CC - 0.7 V
Soit : /g =
2p ^ B
p(vc c - ° - 7 v )
D ’o ù : / E - / c = p / R =
*b + 2 P*b
R B^ VCC ~ 0,7 V )
P uis: VB - Vc c - R b I b - Vc c -
/?B + 2 P/?E
2p/?E(Vcc-°J y )
E t: VF = 2p/?E/ B =
E HEB « b + 2P«e
Par ailleurs : Vc c - V Q = P ^ c 7B ^ VC = ^CC ” P ^ c/ b •
P ^ C ^ C C " 0 ’7 v )
Soit : Vç - VQC
/?B + 2 P/?E
Application numérique :
1 5 -0 ,7
ZB ~ = 10,5 |i A
1,2 x 10 + 2 x 100 x 800
-6
/© « / E = 10,5 x 10 x 100 = 1,05 m A
VB = ^ CC - ^ B 7B = 15 - 1.2 X 106 x 10,5 x 10”6 = 2,4 V
VE = VB - 0 , 7 V = 1,7 V
VC = VC C ~ RCrC = 15 - 7 x 103 x 1,5 x 10-3 = 7,65 V

1»
1» EJ Les valeurs des résistances ont été choisies de sorte que le point de repos des collecteurs (donc
T3 des points de sortie de l’amplificateur différentiel) se trouve environ à la moitié de la plage
O
C correspondant aux bornes d ’alimentation.
=5 C
c
û c Lorsqu’un signal variable se superposera à cette tension continue de sortie, la valeur de ce
potentiel variera autour de cette valeur constante de 7,65 V avec une amplitude qui, de fait, sera
O
r\i limitée à l’excursion de sortie de l’amplificateur. Cette excursion de sortie permet au potentiel de
© O. collecteur de descendre jusqu’à environ 2 V. Il est impossible de descendre en dessous car le
J transistor sature lorsque Vç devient voisin de VE.
O)
>- c
CL
O 3
û
U
©
79
L ’expression du gain trouvée dans l’exercice précédent est : *CP

= -------
2/7 ii
Pour augmenter ce gain différentiel, le premier réflexe consiste à augmenter la valeur de Rc .
Toutefois, en augmentant /?c , le potentiel de repos du collecteur diminue (donc se rapproche de
VE, limitant ainsi l’excursion de sortie de l’amplificateur, ce qui limite l’amplitude maximale que
l’on peut obtenir sans saturation. L ’effet est donc inverse à celui recherché.

Le circuit étudié correspond au plus simple des amplificateurs différentiels qui jouent un rôle
important en électronique. On retiendra la présence parasite du gain en mode commun qui,
même s’il est très faible, est susceptible d ’être gênant. Par ailleurs, le problème fait apparaître
l’un des inconvénients majeurs de ce montage simple : l’impossibilité, à cause de la résistance
de collecteur, d ’obtenir des gains en tension aussi élevé q u ’on pourrait le souhaiter.
D Appelons V0 le potentiel de la base du transistor T3 et / son courant de collecteur (figure 3.49).
Son courant de base vaut alors //p 3, courant qui circule également dans la résistance R.
vcc
T
Figure 3.49
On a donc, aux bornes de la diode : Vq + V qq = 0,7 V .
RI
et aux bornes de R : - V q = ----
P3
nD , ou„ : —
/ = VC C ~ V0 - VCC~ 0)7 v + v c c
P3 R R
(33(2V c c - 0 , 7 V)
Soit : / =
R
80
Ce courant continu est imposé au reste du circuit. Le circuit de la figure 3.19 est donc équivalent,
globalement, au schéma de la figure 3.50.
Figure 3.50
^ Le schéma équivalent de ce montage en régime dynamique de petits signaux est présenté sur
la figure 3.51. On notera l'absence de la source de courant / qui, constante, n ’est pas placée dans
le schéma équivalent en régime dynamique.
On peut écrire à la lecture de ce schéma :

-j-j
u
vu v s = - /? c P /B2’ v el - V A = ^ l l ' BI et v e2 " VA = / î ll'B 2 '
"O Par ailleurs, la loi des nœuds appliquée au point A nous donne la relation :
o 3
3
c
=3 C
q
O C
U *B1 + P * B I + * B 2 + P*B2 = 0 => (P + 1)^B1 + (P + 1)*B 2 = 0 ^ *B1 = “ *B2 ’
'ci.
o
fNI Donc • v e 1 ~~ v A = I l zB2‘
© Que nous retranchons de l’expression de l’expression de vc2 :
en
”3 Ve 2 - VA - Vel + V A = 2 /îl l , B 2 = > v e 2 - v el = 2 /j 11'B2-
Q.
O 3
û
U
©
81
P*C
On a donc :
v e2 - v e I ’l h 11
P R<
Ou encore : v . =
s 2 h 11:<v e l - v e2)
Ë ) L ’intérêt de se montage est évident : l’expression obtenue montre que le mode commun est
désormais complètement éliminé. Le miroir de courant permet donc de réaliser un véritable
amplificateur différentiel, sans terme parasite.
La source de courant sur l’émetteur (étudiée dans l’exercice précédent) et la nouvelle source
de courant /0 nous conduisent à considérer que le montage de la figure 3.22 est équivalent à celui
de la figure 3.52.
Fi g u r e 3.52
La source de courant / 0 se comporte comme une grande résistance de collecteur.

Or comme le montre son expression, le gain différentiel est d ’autant plus élevé que la résistance
de collecteur est grande :
* CP
Ad
2*1 1
Toutefois, nous avons démontré (problème 3.1) q u ’il n’est pas possible d ’augmenter la résistance
R q de manière inconsidérée sous peine de ne plus pouvoir polariser correctement le transistor. Le
miroir de courant de charge qui remplace cette résistance permet d ’augmenter la résistance
« vue » du collecteur sans pour autant nuire à la polarisation.

Les deux miroirs de courant intégrés dans cet amplificateur différentiel permettent, pour le
premier, de « rejeter » le mode commun et pour le second, de disposer d ’une marge de réglage
du gain différentiel beaucoup plus importante.
82
D En l’absence de signal d ’entrée, les deux diodes, placées en série, sont polarisées en sens direct
puisque reliées par l’intermédiaire de résistances série à une différence de potentiels Vc c - (-V c c )
positive. Elles sont donc passantes. La tension aux bornes de chaque diode est donc égale à 0,7 V.
^ Le montage étant parfaitement symétrique, le point de repos correspondant à leur borne
commune est au potentiel 0 V. Le potentiel de base de 7 j est donc égal à 0,7 V tandis que le
potentiel de base de T2 est égal à -0,7 V. La symétrie du système nous donne par ailleurs la valeur
du potentiel au point commun aux deux émetteurs : VE = 0.
Au point de repos, on a donc :
Transistor 7 j : VgE = 0,7 V => , 7 j conducteur ;
Transistor T2 : v BE = -0 ,7 V => , T2 conducteur.
Ë ) Quelle que soit la tension d ’entrée, les diodes resteront donc passantes, à condition, toutefois,
q u ’elles conservent leurs conditions de polarisation. On doit donc toujours avoir :
-V,Cc + 0 , 7 v < v e < V c c - 0’7 V
Si on superpose à ce point de repos une tension correspondant à la demi-alternance positive d'un

signal d ’entrée sinusoïdal, le transistor T2 se bloque dès que ve > 0. En effet, la diode D 2 reste
passante ; la différence de potentiels à ses bornes reste constante mais comme le potentiel de son
anode augmente, celui de sa cathode en fait de même.
Le potentiel de base du transistor T2 augmente donc ; K-c
on a désormais v BE2 > -0 ,7 V. Le transistor T2 est donc
bien bloqué dès q u ’apparaît à l’entrée une tension
positive.
Parallèlement, le transistor 7, reste conducteur. En
effet, la diode D j reste passante car toujours polarisée
en sens direct. En augmentant le potentiel de sa
cathode, celui de son anode augmente et devient
supérieur à 0,7 V. Les conditions de polarisation de la
jonction base - émetteur du transistor 7 j sont toujours
remplies et on a toujours vBE) = 0,7 V.
Le transistor 7 1 étant conducteur dès que vc > 0, le
phénomène de distorsion constaté dans l’exercice
T3
O précédent disparaît.
C
=5 c
c
Q c J ) En régime linéaire de petits signaux, le schéma
équivalent du montage correspond à celui de la
o figure 3.53. Les résistances rd correspondent aux
r\i
© résistances dynamiques des deux diodes qui leur sont
O.
équivalentes en régime dynamique. Le schéma
2 Figure 3.53
CT) équivalent devient celui de la figure 3.54 puis celui de
>*
Q. C
O 3
û
U
©
83
&
_1-------11__~ 'il
b hn ».
1____ * 1____ 11 1
1 I I 1
R + rd R ^ P%
*
i I J
rm
Figure 3.54
la figure 3.55 en considérant que R » rd et que R » h \ (. Sur ce schéma, on a :
vs - P ^l'b -
Dépl us: v g - v s = (rd + A „ ) i B .
D ’o ù : v e = ( r d + A , | ) / B + v s = ( r d + h ,, )«B + P * LfB ■
v s P^L
Par conséquent : G \7 = — = -------------------- -
ve r d + ^ 11 + P ^ L
L B/ r
Par ailleurs: G A = — = ---- = |3 .
U fB
Ces résultats n ’ont rien de surprenant puisque le montage, pour cette demi-alternance positive,
n’est rien d ’autre q u ’un montage collecteur commun (voir exercice 12 de ce chapitre).
Le montage étant parfaitement symétrique, les mêmes résultats seront obtenus pour la demi-
alternance négative en considérant que le transistor T2 est conducteur et que le transistor T j est
bloqué.

Ce montage améliore les performances du montage push-pull étudié dans l’exercice 6 . La
présence des deux diodes permet en effet d ’éliminer la distorsion autour de 0 .
84
L’a m p l if ic a t e u r o p é r a t io n n e l
EN RÉGIME LINÉAIRE
L ’amplificateur opérationnel est un circuit intégré entrant dans la constitution de nombreux
montages électroniques. Ses caractéristiques le destinent à participer à des dispositifs exploitant
ses propriétés de fonctionnement en régime linéaire ou en régime non linéaire. Les chapitres 4 et
5 sont consacrés exclusivement aux montages à amplificateurs opérationnels fonctionnant en
régime linéaire. Le régime linéaire sera étudié au chapitre 6 .
4.1 L’a m p lific a t eu r o pér a t io n n el

Un amplificateur opérationnel est un amplificateur de
différence possédant un gain en tension très grand. La
figure 4.1 présente la représentation symbolique de ce
composant. L ’entrée « + » correspondant à la tension v+ est
appelée entrée non inverseuse ; l’entrée « - » correspondant
à v_est appelée entrée inverseuse.
Soit A le gain en tension de cet amplificateur. On a :
Vs = A(v+ - v _ ) .
L ’amplificateur opérationnel est un composant actif qui,

pour fonctionner, doit être alimenté par une double source
de tension, comme indiqué sur la figure 4.2. Toutefois,
comme la présence des sources d ’alimentation est implicite,
l’usage veut q u ’on ne les représente pas systématiquement,
sauf dans certains cas où l’on fait jouer un rôle un peu plus
particulier à ces sources.

La plupart du temps, on utilise une source d ’alimentation
symétrique.
On a alors : VDD = ^CC-
Les valeurs Vc c = 15 V et - ^DD - -1 5 V sont les valeurs les plus couramment utilisées.
85
. L’amplificateur opérationnel en régime linéaire
4.2 C a r a c t ér ist iq u e de l ’a m plific a t eu r o pér a t io n n el

La caractéristique de l’amplificateur opérationnel (figure 4.3)
correspond au tracé de la tension de sortie v s en fonction de la
différence d ’entrée (v+ - v_).
Cette courbe est caractérisée par une zone de fonctionnement
linéaire très étroite, compte tenu, d ’une part, que le gain A est très
grand (en général supérieur à 105) et d ’autre part que la tension
de sortie se trouve limitée en ce qui concerne son excursion en
amplitude, à des valeurs Vmin et Vmax voisines respectivement de
- V Dd et de Vq C. (Sur la figure 4.3, on a choisi Vmin = - V max.)
Autrement dit, pour fonctionner en régime linéaire, la différence
(v+ - v_) doit rester inférieure, en valeur absolue, à une valeur
très faible notée £ sur la figure 4.3.
Si (v+ - v_) > e, la sortie v s de l’amplificateur sature à une
valeur Vmax.
Si (v+ - v_) < - e , la sortie v s de l’amplificateur sature à une valeur Vmin.
Si —£ < (v+ - v_) < £, l’amplificateur fonctionne en régime linéaire et on a, dans ce cas
seulement : v s = A ( v + - v_).
4.B S ch ém a éq u iv a len t
Comme tout amplificateur, l’amplificateur opérationnel possède un modèle de fonctionnement
faisant apparaître une impédance d ’entrée Zc, une impédance de sortie Zs et une tension de sortie
à vide v s0 (figure 4.4).
D ’une manière générale, un amplificateur opérationnel, quel q u ’il soit, est caractérisé par une
très grande impédance d ’entrée et une très faible impédance de sortie. Dans la grande majorité des
cas, on considérera que Ze est infinie, donc, q u ’aucun courant ne peut entrer par les bornes v+ ou
v_ du système et que Zs = 0, autrement dit que, quel que soit le courant de sortie du dispositif,
aucune chute de potentiel ne vient perturber la tension de sortie.
On a donc bien toujours, dans tous les cas où l’amplificateur fonctionne en régime linéaire :
v s = A ( v +- v _ )
86
4.4. Fonctionnement linéaire
4.4 F o n c t io n n em en t lin éa ir e
On démontre que la présence d ’une boucle de contre-réaction (figure 4.5) autrement dit d ’une
connexion par l’intermédiaire d ’un dipôle conducteur entre la borne de sortie vs et l’entrée
inverseuse v_, assure automatiquement un fonctionnement
linéaire à l’amplificateur opérationnel.
Cela signifie q u ’une boucle de contre-réaction assure ______
l’inégalité :
- E < (V+ - V_) < 8.
On peut par ailleurs considérer le cas de l’amplificateur

opérationnel idéal qui possède, outre une impédance
d ’entrée infinie et une impédance de sortie nulle, un gain
tendant vers l’infini. Dans ce cas, £ —» 0 et la boucle de
contre-réaction assure l’égalité suivante :
v+ —v_ = 0 <=> v+ = v_.
4.5 M o n ta g es à a m p lific a t eu r s o pér a t io n n els

Montage su iveu r
La figure 4.6 représente le montage le plus simple que l’on
puisse réaliser à l’aide d ’un amplificateur opérationnel.
La présence d ’une boucle de contre-réaction assure un
fonctionnement linéaire à l’amplificateur opérationnel. On
a donc :
V+ = v_ = v c.
"3
Puisque v_ = ve et que l’entrée inverseuse est reliée à la
■y> sortie, on a vs = vc.
l»
4>
'O Si on ne considère que cette équation, il est clair que l’intérêt de ce montage peut paraître limité.
■Xi
'C Toutefois, il faut tenir compte que ce montage possède, de fait, une impédance d ’entrée infinie et
tj
o 33 une impédance de sortie nulle. Ce dispositif, appelé suiveur, permet de connecter entre eux un
c
=5 montage amont et un montage aval (voir figure 4.7), sans q u ’aucun courant ne soit soutiré du
Q
H
’S. montage amont (donc sans perturber le signal qui en est issu), et en autorisant le montage aval à
O soutirer n ’importe quel courant du montage suiveur (donc sans que la valeur de son impédance
Psi
© d ’entrée ait une quelconque influence sur la connexion des deux montages.
en
•3
O
Q. C
O 3
O
U
©
87
A m p l i f i c a t e u r de t e n s i o n
Sur le schéma de la figure 4.8, la présence d ’une boucle de contre-réaction assure ici, une fois de
plus, un fonctionnement linéaire au montage. Comme v+ = 0, on a v_ = 0. Par ailleurs, l’impédance
d ’entrée de l’amplificateur étant infinie, aucun courant ne peut entrer par l’une ou l’autre des
entrées de l’amplificateur opérationnel. C ’est donc le même courant i qui parcourt les résistances
/?i et /?->. On peut donc écrire :
Jve = V
1° - v s = R 2'
En éliminant le courant i de ces deux équations, on tire :
= _R
_2
v„ R,
Cette relation reste valable en régime sinusoïdal avec des dipôles linéaires passifs (condensateurs
et bobines par exemple) en utilisant la représentation complexe du circuit (figure 4.9).
88
4.6. Correction d’offset
. . :—
Dans ce cas, on peut écrire Y s = ------
-2
-e 2,
Il est rappelé que la représentation complexe d ’un signal sinusoïdal v(t) est définie par :
v(f) = l/0 cos(cot + (p) <=> V = VfteJ<*\
Ce type de relation permet de calculer systématiquement et rapidement l’expression de la tension

de sortie en fonction de la tension d ’entrée dans le cas des montages à amplificateurs opérationnels
fonctionnant en régime linéaire sinusoïdal.
Rappelons, s’il l’était nécessaire, que la représentation complexe d ’un circuit n ’est valable
q u ’en régime sinusoïdal.
4.6 C o rrec tio n d ’o ffset

La conception d ’un amplificateur opérationnel induit un phénomène parasite au niveau de sa
sortie : le décalage en tension encore appelé offset. Ce phénomène se traduit par l’apparition d ’un
niveau de tension de sortie qui, au lieu d ’être nulle lorsqu’aucun signal n ’est appliqué à l’entrée,
est égale à une valeur continue.
On peut tenir compte de ce phénomène d ’offset dans l’équation de fonctionnement de
l’amplificateur opérationnel où représente la tension de décalage ramenée à l’entrée ou tension
d ’offset :
v s = >4(v+ - v _ + Vd).
Ce phénomène est généré dans l’étage d ’entrée de l’amplificateur opérationnel. Dans certains cas,
il est sans effet, mais pour certaines applications, il peut avoir des conséquences dramatiques : il
ne devient plus possible lorsqu’un signal d ’entrée oscille autour de 0 V, de garantir que le signal
de sortie oscillera aussi autour de 0 V. Pour corriger ce problème, la plupart des circuits intégrés
d ’amplificateurs opérationnels possèdent deux bornes spécifiques appelées bornes de correction
d ’offset permettant d ’imposer la valeur moyenne du signal de sortie à 0 V. Pour ce faire, ces
bornes doivent être reliées à un montage potentiométrique qui permet d ’ajuster la composante
continue de sortie, comme cela est indiqué sur la figure 4.10.
TJ
O
c
ZJ
a
H
’S.
O
r\i
© o.
CT)
2
>*
Q. C
O 3
û
U
©
89
E x e r c i c e 4.1 * A n a l y s e du f o n c t i o n n e m e n t d ’un a m p l i f i c a t e u r
opérationnel
Dans les quatre montages représentés sur les figures 4.11 à 4.14, déterminer si l’amplificateur
fonctionne ou non en régime linéaire.
R2 c
Fi gur e 4.12
R2
Fi gur e 4.14
E x e r c i c e 4.2 ** S c h é m a é q u i v a l e n t d ’un m o n t a g e à a m p l i f i c a t e u r
opérationnel
Effectuer le schéma équivalent du montage de la figure 4.15 en utilisant celui de l’amplificateur
opérationnel de la figure 4.4. On supposera que son impédance d ’entrée est infinie et que son
impédance de sortie est nulle. Son gain sera noté A. Calculer le gain en tension du montage ainsi
que sa valeur limite lorsque A tend vers l’infini.
90
E x e r c i c e 4.3 * Montage so m m a te u r
On considère le montage de ma figure 4.16. Déterminer l’expression de la tension de sortie Ks du
montage en fonction des trois tensions d ’entrée Kj, V2 e t
£ E x e r c i c e 4.4 ** A m p lifica te u r différentiel

TJ
= On considère le montage de ma figure 4.17. Déterminer l’expression de la tension de sortie Vs du

£ montage en fonction des deux tensions d ’entrée K| et V2.
■y,
TJ
O | E x e r c i c e 4.5 * Montage intégrateur
C
ZJ | Dans le montage de la figure 4.18, exprimer la tension de sortie en fonction de la tension
a
d ’entrée Vc . En déduire le rôle fondamental de ce dispositif.
O CJ
CM
©
Jci. E x e r c i c e 4.6 * Montage dérivateur
CD
2 Même question pour le montage de la figure 4.19 dans lequel on a inversé les positions respectives
>* •O
O de la résistance et du condensateur.
Q. c
O 3
û
U
©
91
î 4 . L’amplificateur opérationnel en régime linéaire
R 2
Figure 4.17
C R
E x e r c i c e 4.7 ** A m p lifica te u r exponentiel

Dans le montage de la figure 4.20, déterminer l’expression de la tension de sortie en fonction de
la tension d'entrée. Même question si on intervertit les positions de la diode et de la résistance.
E x e r c i c e 4.8 ** A m p l i f i c a t e u r no n i n v e r s e u r
v
Calculer le gain en tension G y = — du montage représenté sur la figure 4.21.
E x e r c i c e 4.9 ** Montage à résistance négative

Dans le montage de la figure 4.22, exprimer la tension v en fonction du courant i et montrer que
ce montage se comporte comme une résistance négative.
92
E x e r c i c e 4 . 1 0 ** P h é n o m è n e de s a t u r a t i o n d a n s un a m p l i f i c a t e u r
opérationnel
“ü On considère le schéma de la figure 4.23 correspondant au montage amplificateur classique déjà
o
c étudié. La résistance R j possède une valeur fixe égale à 1,2 kO. La résistance R2 est variable.
=3
Û L ’amplificateur opérationnel est alimenté par deux tensions symétriques ^CC - 15 V et - V DD -
-1 5 V dont on supposera q u ’elles constituent également les limites de l’excursion de sortie de
O
rsi l’amplificateur.
© -C
C- On souhaite amplifier, à l’aide de ce montage, un signal v e(f) = V()coscor avec V0 = 300 mV.
en
3 Déterminer la condition sur la résistance R2 qui permet d'amplifier le signal Ve sans que la sortie
i
tj de l’amplificateur ne sature.
CL c
O 3
û
U
©
93
E x e r c i c e 4.1 1 ** M o n t a g e i n d u c t i f
Dans le montage de la figure 4.24, déterminer l’expression de la tension v en fonction du courant i
et montrer que ce montage se comporte comme un dipôle formé de la mise en parallèle d ’une
résistance R et d ’une bobine L.
E x e r c i c e 4 .1 2 * * * R é a li s a t io n d ’u n e s o u r c e de c o u r a n t
Dans le montage de la figure 4.25, calculer le courant i qui circule dans la résistance r. Montrer
que l’on peut choisir les résistances R j , R2, R 2 et ^4 de sorte que ce courant ne dépende pas de r.
*2
r2
94
P r o b l è m e 4.1 ** A m p l i f i c a t e u r à d e u x é t a g e s
Le montage de la figure 4.26 est constitué d ’un amplificateur opérationnel alimenté en +15 V/-15 V
dont le courant de sortie maximal est égal à 30 mA. La charge RL est une résistance de faible valeur
qui consomme un courant trop important pour être placée directement en sortie de l’amplificateur
opérationnel. On place alors à sa sortie un transistor bipolaire de gain en courant P = 100 monté
en amplificateur de courant. On donne ^CC - 15 V*
D À quelle condition l’amplificateur fonctionne-t-il linéairement ?
^ Calculer, dans ces conditions, le gain en tension du montage. Montrer que ce montage ne peut
fonctionner que si l’on a Ve > 0.
D Calculer la valeur minimale de la résistance de charge utilisable avec ce montage en supposant
que 0 < Le < 200 mV.
© Dunod - La photocopie non autorisée est un délit
P r o b l è m e 4.2 ** A m p l i f i c a t e u r d ’i n s t r u m e n t a t i o n
Le montage de la figure 4.27 représente un amplificateur d ’instrumentation.
D Quels rôles jouent les amplificateurs opérationnels AO 1 et A 0 2 placés à l’entrée du montage ?
^ Déterminer l’expression de la tension de sortie Vs en fonction de Lj et de V2 .
D Comparer ce montage à celui proposé dans l’exercice 10 de ce chapitre. Quels en sont les
avantages ?
P r o b l è m e 4.3 *** O s c i l l a t e u r à p o n t de Wien

Le montage de la figure 4.28 représente un oscillateur à pont de Wien.
95
; 4 . L’amplificateur opérationnel en régime linéaire
Figure 4.28
D Établir l’équation différentielle dont Vs(r) est solution.

^ D é t e r m i n e r la condition sur les résistances R j et R2 pour que cette équation différentielle
admette comme solution une tension V^(/) sinusoïdale.
Ë ) Dans ce cas, quelle est la pulsation de cette tension ?
96
DU MAL A D EM ARRER ?
4.1 On s ’attachera à détecter, dans chaque montage, la présence ou non d ’une boucle de contre-
réaction.
4.2 Dessiner le schéma équivalent du circuit à partir de celui de l’amplificateur opérationnel en
y incluant les deux résistances. Etablir les équations électriques du circuit puis exprimer le
gain en tension en fonction des résistances et de A.
4.3 On exprimera tout d ’abord les courants dans les différentes résistances. La loi des nœuds
appliquée au point correspondant à l’entrée inverseuse fournit l’équation de fonctionnement
du montage.
4.4 On calculera dans un premier temps l’expression de la tension V+ en fonction de V2. Dans un
second temps, on déterminera l’expression de la tension de sortie en fonction de V_ et de Ej.
On obtient la solution recherchée en exprimant la conséquence du fonctionnement linéaire
de l’amplificateur opérationnel.
4.5 L ’équation qui lie la tension de sortie à la tension d ’entrée est une équation différentielle. On
l’obtient sans peine en considérant la loi de fonctionnement élémentaire du condensateur.
4.6 Procéder exactement de la même manière que pour l’exercice 4.5.
4 .7 II est nécessaire d ’utiliser l’équation générale de fonctionnement de la diode réelle.
4.8 Les deux résistances /?0 et /?| sont parcourues par le même courant. Elles constituent donc
un pont diviseur de tension.
4 .9 On cherchera à exprimer le courant en fonction de la tension d ’entrée.
4.1 0 On cherchera ici à calculer le gain en tension maximal compte tenu de l’amplitude du signal
d ’entrée.
4.11 On cherchera à exprimer le courant i en fonction de E Ces deux grandeurs étant liées par une
équation différentielle, on démontrera que celle-ci est de la même forme que celle qui régit
le fonctionnement d ’un dipôle RL.
4 .12 La loi des nœuds appliquée au point correspondant à la borne positive de l’amplificateur
opérationnel permet de déterminer i. S ’il est indépendant de /*, on aura ainsi réalisé une
source de courant parfaite.
Ce montage permet d ’alimenter une charge résistive très faible en utilisant un montage à
amplificateur opérationnel pour l’amplification de tension et un montage à transistor pour
l’amplification de courant, compte tenu que l’amplificateur opérationnel ne pourrait alimenter
directement cette charge. On remarquera que le transistor assure la contre-réaction de ce montage
à condition qu’il soit conducteur. Pour la dernière question, on montrera que le courant dans la
résistance est très inférieur au courant d ’émetteur du transistor.
97
Malgré les apparences, l’étude de ce montage ne présente aucune difficulté. Il convient de
raisonner en analysant les fonctions remplies par les différents étages du dispositif.
On exprimera, dans un premier temps, la relation entre Vs et Il conviendra ensuite de
considérer la loi des nœuds au point A afin de faire apparaître l’équation différentielle recherchée.
C o rr ig é s des e xercices
E x e r c i c e 4.1

Aucune boucle de contre-réaction n ’est présente ; l’amplificateur opérationnel ne peut fonctionner
dans sa zone linéaire.
Le condensateur C entre la sortie et l’entrée inverseuse constitue une boucle de contre-réaction.
L ’amplificateur opérationnel fonctionnera donc linéairement.

La résistance /?3 assure la boucle de contre-réaction. L ’amplificateur opérationnel fonctionnera
linéairement.

L ’amplificateur opérationnel fonctionnera linéairement car une boucle de contre-réaction est
constituée de la résistance R2 et du condensateur C.

C ’est la boucle de contre-réaction qui assure à l’amplificateur opérationnel un fonctionnement
linéaire. Le premier réflexe doit donc consister à rechercher la présence d ’une telle boucle
dans le montage.
E x e r c i c e 4.2
La figure 4.29 représente le schéma équivalent du circuit proposé.
Comme l’impédance d ’entrée est infinie, le même courant i traverse les deux résistances du
montage.
On peut donc écrire :VC- V_ = R j/.
Et : VL - vs = R2i.
98
Par ailleurs: Vs = A ( V + - V_).

Et : V+ = 0 .
À partir des deux premières équations, on obtient :
i =
R2
Compte tenu que V+ = 0 et que par conséquent Ps = v_y on en déduit immédiatement que si
A -> oo , alors V_ tend vers 0, donc vers V+y puisque Vs ne peut posséder q u ’une valeur finie.
v e + i-
e A
Par ailleurs, on a :
R,
Soit : — = = ------ — (Rt + R^ + A R , ) .

Rt AR< AR~ R, A R tR ' 1 2
AR*R„
D ’où : — = —
+ R2 AR
"O
O Si A —> oo , cette expression est équivalente à :
c
D
û
vs _ A R \R 2 _ R2
O ve R X{ A R ,) R,
fNI
© -C
Nous avons donc bien démontré, d ’une part, que V+ = V_ et d ’autre part que le gain en tension du
CD
3 montage global de la figure 4.6 ne dépendait pas du gain propre de l’amplificateur opérationnel,
>» T3 mais uniquement des résistances R | et R2-
Q. C
3
O Û
U
©
99

Nous avons ici la démonstration d ’une des propriétés essentielles de l’amplificateur
opérationnel et ce, à partir de son schéma équivalent. Cet exercice montre en effet que la
contre-réaction assure bien un fonctionnement linéaire au montage.
E x e r c i c e 4.3
Appelons respectivement / j, i2 et /3 les courants qui traversent R j, R2 et Æ3, orientés de la gauche
vers la droite sur la figure 4.16.
V1 v2 V3
On a . /i — — , — — et i o — — *
\ pK l ^ pR 2 j p 3
R
Comme l’impédance d'entrée de l’amplificateur opérationnel est infinie, un courant / égal à la
somme de ces trois courants traverse la résistance R4. La boucle de contre-réaction constituée par
cette résistance R4 assure un fonctionnement linéaire à l’amplificateur opérationnel. On a donc
V+ = V_ = 0. La loi d ’Ohm appliquée aux bornes de la résistance R4 nous donne donc :
S +^ + v 3^
0 - v„ = R ,
*1 R2 RV
D ’où : v g = - R , S + ! 2 + V
V*1 R -, R y
On remarquera que si /?j = R 2 = R 3, on a :

R4
vs = + v 2 + v 3>-
Le montage constitue alors un additionneur (ou sommateur) de tensions.

L ’amplificateur opérationnel permet de réaliser, à partir de montages relativement simples,
toutes sortes d ’opérations, d ’où son nom. Ici, s’agit ici d ’un additionneur qui, d ’ailleurs, peut
être très facilement adapté à la somme d ’un nombre quelconque de signaux.
E x e r c i c e 4.4
Le montage possède une boucle de contre-réaction. On a donc V+ = V_.

La tension v+ se calcule facilement en considérant que, comme aucun courant ne peut entrer dans
l’amplificateur opérationnel, c ’est le même courant qui traverse Æ3 et R4. Ces deux résistances
forment donc un pont diviseur de tension.
R,
On a alors : v + 2-
R 3 + R4
100
Par ailleurs, le même courant i traverse les résistances R\ et A2. En orientant ce courant de gauche
à droite dans les deux résistances de la figure 4.16, on peut écrire :
v,- v v -
i =
A, A.
On tire V_ de cette équation
vl v_ v_
vs ^ v f 1 + n — v s -L v l -< \ f
-yR, RJ
R 1R 2 r » .+
R j + A^ kR 2
V' l
*1 *1 R2 «2 R2 R \ *J
En considérant que V+ = v_, on peut écrire :
ra R ,1R 2
R-, + Rl 2^ 2 R « + R s VR 2 RV
* 1*2 v s R \R 2 v l R,
D ’où :
/? I + /?->/?2 + /?3 + /?4 2
*i R R*
Soit :
R, + R ^ s R?+ R A ^ Ri+R r
(/? I + A2) A4 A2
Finalement : v 0 =
(fl3 + A4 ) A |-v ^ v'
A2 =
Remarque : si A| = R2 = A3 = Æ4, on a : vs = v2” v I Le montage constitue alors un
amplificateur de différences.

Dans le même esprit que pour l’exercice 4.3, ce montage permet de réaliser un amplificateur
différentiel. La soustraction de deux signaux est ainsi facilement mise en œuvre à partir de
c quelques composants.
3
E x e r c i c e 4.5
"O
o Le montage possède une boucle de contre-réaction. On a donc v + = v_. Soit i le courant qui
c
=3 traverse la résistance (orienté de gauche à droite sur le schéma de la figure 4.17). Le même courant
Q c
traverse le condensateur (orienté dans le même sens).
'5,
o
rsl B On peut écrire, d ’une part : v - 0 = Ri
© Cl
1 R
4—>
_c 3 Et d ’autre part : 0 - v ç
U} I
TO
3 -
>*
Q. C
O 3
û
U
©
101
On tire immédiatement : 0 - v s
Le montage constitue un intégrateur qui délivre l’intégrale de la tension d ’entrée.

Encore une opération facilement réalisée avec un amplificateur opérationnel : l’intégration.
Ce montage intégrateur s ’avère très utile dans de nombreuses applications.
E x e r c i c e 4.6
Le montage possède une boucle de contre-réaction. On a donc v + = v _ . Soit i le courant qui
traverse le condensateur (orienté de gauche à droite sur le schéma de la figure 4.18). Le même
courant traverse la résistance (orienté dans le même sens).
Et d ’autre part : 0 - v s = R i .
On tire immédiatement : v s
Le montage constitue un dérivateur qui délivre la dérivée de la tension d ’entrée.

Aussi important que l’intégrateur, le montage dérivateur permet de délivrer un signal de sortie
qui dépend des variations du signal d ’entrée.
E x e r c i c e 4.7
L ’équation de fonctionnement de la diode s’écrit :
avec Vq = 25 mV à température ambiante.
L ’amplificateur fonctionne en régime linéaire puisque la diode constitue une boucle de contre-
réaction, lorsqu’elle est passante, bien sûr. Soit i le courant circulant dans la résistance (orienté de
gauche à droite dans le schéma de la figure 4.19). Ce même courant traverse la diode et on a :
v£ - 0 = Ri.
En appliquant la loi de fonctionnement de la diode au courant i et à la tension 0 - v s , on obtient :
On tire alors : v e = Ri = /?/se e =
102
(-v,)/Vo
D ’où : l n v e = l nR I S + ln[e ] = ln R I - —
s ^0
Il vient alors : v 0 = - VQlnve + V^lnRI^ = - l ^ l n — •

RI
La tension de sortie du montage évolue en fonction

du logarithme de la tension d ’entrée. Ce montage
constitue un amplificateur logarithmique.
Si on intervertit la diode et la résistance (figure 4.30),
les équations de fonctionnement deviennent :
- v s = Ri.
v./V A
Soit : v g = - R i = -Æ /Se Figure 4.30
La tension de sortie évolue en fonction de l’exponentielle de la tension d ’entrée. Il s’agit d ’un
amplificateur exponentiel.

Outre l’intérêt général du montage qui consiste à réaliser la fonction exponentielle, on notera
que la diode est ici employée pour sa caractéristique réelle.
E x e r c i c e 4.8
La résistance R q constitue une boucle de contre-réaction. L ’amplificateur opérationnel fonctionne
donc linéairement et l’on a : v + = v _ .
Comme aucun courant ne peut entrer dans l’amplificateur opérationnel, il n ’y a aucune chute de
potentiel aux bornes de la résistance R j placée entre v + et v e .
■ Sj On a donc : v + = v e .
■X) Pour des raisons identiques, c ’est le même courant qui traverse les deux résistances R j et R0 reliées
T3 à l’entrée inverseuse. Ces deux résistances constituent donc un pont diviseur de tension.
O 3
&
C
=5
û *i
On a alors : v =
/?, + /?oV
O
rsj
© -C
O. D ’où : = v =>
R
= ---------- v c .
\
J3 + " e R, + R n s
en I
>
Q.
O 3
û
U
©
103
: 4 . L’amplificateur opérationnel en régime linéaire
vs * I + *0

Ce montage permet de réaliser un amplificateur dont le gain est positif, contrairement au
montage simple à deux résistances dont le gain est négatif. On qualifie donc ce circuit
d ’amplificateur non inverseur. On notera cependant, à partir de l’expression du gain, que
celui-ci ne peut pas être inférieur à 1.
E x e r c i c e 4.9
La résistance R2 constituant une boucle de contre-réaction, on a : V+ = V_.
Les deux résistances R2 et R 3 constituant un pont diviseur de tension, on peut écrire :
On a par ailleurs : v + = v
et v - v s = /? | /
compte tenu du fait que le courant i se retrouve intégralement dans R ( à cause de l’impédance
d ’entrée infinie de l’amplificateur opérationnel idéal.
On tire donc : v + = v_ = v = v.
Comme v s = v - R j i , on peut écrire :
v = v - RA .
Soi t : 1 ------------- v = R A .
i.
R2
✓ . v
Cette équation n ’est pas sans rappeler la loi d ’Ohm dans laquelle la résistance - = ---------est
négative. Le circuit se comporte donc bien comme une résistance négative.
104

Une résistance négative ! Voilà qui n ’est pas banal. Le lecteur l’aura bien compris, il s’agit ici
de concevoir, grâce à ce montage, un dipôle qui se comporte comme une résistance négative
et qui, par conséquent, peut être inclus dans un montage nécessitant une telle loi de
fonctionnement.
E x e r c i c e 4.1 0
R2.
v s = -----
Le gain en tension du montage de la figure 4.22 a pour expression : —
ve R\
R2
Puisque v e(/) = VqCOSû) / , on a : v g(r) = ----- Vq COSû)?.
R \
Les limites de l’excursion de sortie de l’amplificateur opérationnel sont telles que :

V
r smax = 115^ V
^ 2 m ax I7 _ „ „ V smax
On a donc : v smax V 0 =* ^2max “ R I v
R y n0
Application numérique : /??max 1200 x — = 60 k£2.

0,3
Il ne faut pas oublier que le signal de sortie de l’amplificateur opérationnel ne peut pas
dépasser les valeurs fixées par son alimentation qui définissent ainsi son excursion de sortie.
Toute tentative d ’amplifier trop fortement un signal d ’entrée peut donc causer une saturation
de la sortie du montage.
E x e r c i c e 4.1 1
Le condensateur assurant la contre-réaction, on a v + = v_. Comme la borne d ’entrée non
inverseuse est reliée à la masse, on a même v + = v_ = 0 .
Le courant i est égal à la somme des deux courants circulant respectivement dans Æ, et dans R2-
Soient i | et i 2 ces courants, orientés de gauche à droite dans le schéma de la figure 4.23.
■ Sj
Puisque nous recherchons l’équation qui lie Là /, calculons les deux courants i j et i 2 en fonction de V.
Soit Ls la tension de sortie de l’amplificateur.

TJ
O 3
îd
c
D On a d ’une part : v = /? j / j e t O - v s iidt.
Q
o Et d ’autre part : v - v s = .
CM
© JZ
CL
Soit, en remplaçant Ls par son expression en fonction de iy :
J3
CD
>
Q.
I
•O v+cJi|d/ =*2'2-
O 3
û
U
©
105
• L’amplificateur opérationnel en régime linéaire
Puis, en remplaçant i[ en fonction de V :
1 fr v v l r
v + — — dt = R 0i0 => i0 = — + -------- v d r .
ClR] »
22 2 R2 R^ RCi
Comme i. = — et i = ij + i2, on tire :

R
v v 1 f
i = — + — + -------- vd/
R , R , R ^ R 2C i
ou encore, en dérivant par rapport au temps :
/?, + R 2
/Y Y Y \
di dv , v ( 0
dt K R \R 2 ) dt R,R~,C R
Comme cela est suggéré dans l’énoncé, comparons cette

forme à l’équation différentielle liant le courant et la tension
dans un dipôle formé de la mise en parallèle d ’une résistance
R et d ’une bobine d ’inductance L (figure 4.31 ). Fi gur e 4.31
D ’après ce schéma, on peut écrire :
. v di 1 dv v i t )
WJ vd t + -R= >
i = i, + / — = ----- +
dt R dt
Cette équation possède exactement la même forme que l’équation trouvée précédemment. On peut
donc considérer que le montage de la figure 4.23 simule le fonctionnement d ’une inductance. Par
analogie, la valeur de l’inductance simulée a pour expression L = La valeur de la
résistance qui lui serait associée en parallèle serait :
R = R IR 2
R| + R
Encore un montage très intéressant qui se comporte comme une inductance au sens où son
équation de fonctionnement est la même que celle d ’une bobine. L ’originalité du circuit réside
dans le fait q u ’il utilise un condensateur et q u ’il permet de simuler des inductances aux valeurs
peu communes si le besoin s’en fait sentir.
E x e r c i c e 4.1 2
Soit Vs la tension de sortie de l’amplificateur opérationnel. Les résistances R i et R2 forment un
pont diviseur de tension.
On a donc : v =
R { + R2 s
106
*1
Comme R 2 forme une boucle de contre-réaction, on a v + = v
/?, + /? ,V s'
Appliquons le théorème de Millman au point correspondant à la borne d ’entrée non inverseuse de

l’amplificateur opérationnel. La connaissance du potentiel en ce point nous permettra de
déterminer l’expression du courant i.
/?3 R ^
On obtient : v , = ---------------- -
+ — + - + —
R3 r R4
R,
Or : v = ---------- v c => v c = ----------- .
+ R l + R2 s s R} +
e R \ + R2
— + ----------v ,
R3 +
D ’où : v + =
~ i ~
--- + - + ---
R3 r ^4
1 1 n /? ,+ /? ,
H *
„1 ^
+
II
R^R +•
*3 r r J
/?,+/? 2 e
1 + 1+ M v, =
R3 r R 4J M , V+ " R , j _ + i + _ n _ * | + /?2
R,
R3 r R4 R^R j
Ou encore : v + =
R 3 *3 «3(/?|+«9)
1 + — + — ---------- i------ —
C r /?4
On en déduit immédiatement le courant i :
TJ
v,
O i =
c r R^ ( R j + # 2)
D
û /* + /? n +
R
’H
cl R 4R i
O
f\J Pour que le courant i soit indépendant de r, il faut avoir :
© CL r/?^ r R^ ( R j + Z^)
J3 r+ = 0
O) r 4r
> C
CL
O 3
Û
U
©
107
^3 ^ 3 ^ 1 + ^ 2^
soit : 1 + ---------------------- — = 0 .
R, R 4R i
Multiplions cette expression par Æ, :
R l ( R 4 + R 3) R 3 ( R ] + R 2)
= 0
R, R,
Il vient : R j (/?4 + R ^ ) = R ^ R ^ + R j ) -
Finalement : /?(/?4 = R 3 R 2 ■
Si cette condition est réalisée, on a : i = ----

*3
Le montage est bien équivalent à une source de courant parfaite étant donné que la résistance r,
quelle que soit sa valeur, sera toujours parcourue par ce même courant i.

On savait déjà réaliser des sources de courant à partir de montages à transistor. On sait
désormais le faire autrement avec cet exercice qui met en évidence les possibilités quasi sans
limites offertes par les amplificateurs opérationnels.
D L ’amplificateur opérationnel fonctionne linéairement à condition que le transistor soit
conducteur. On a alors, pour ce transistor : v BE = 0,7 V .
^ Dans ces conditions, le même courant / 1 circule dans les deux résistances R q et R {. On peut
donc écrire (voir figure 4.32) :
r
Soit : v e 1 V
s*
v RV
R0
Il vient donc : G y +
R1
108
^cc
F ig u re 4.32
Comme le courant ïs qui alimente la charge provient de l’émetteur du transistor, il ne peut circuler
positivement que dans le sens indiqué sur la figure 4.32.
La tension Ks ne peut donc être que positive. Comme Vt est de même signe que Ks, on a donc
obligatoirement Ve > 0.
On notera que la tension à la sortie de l’amplificateur opérationnel est égale à vs - 0,7 V.
Cette tension peut donc être négative, ce qui ne pose aucun problème puisque l’amplificateur
opérationnel est alimenté en +15 V /-15 V.
Ë ) Le courant maximal délivré par l’amplificateur opérationnel valant 30 mA, le courant
d ’émetteur maximal du transistor sera égal à (P + 1 ) x 30 m A ~ 3 A .
Ce courant maximal correspond à la valeur maximale de la tension Ks qui a pour expression :
v smax = v emax 1 + V = 0,2 x ( l + —) = 10 V .

RV
TJ Remarque : cette valeur est compatible avec celles des tensions d ’alimentation.
C
3 Le courant maximal dans la résistance de charge est :
■Sj
<L»
'O
*smax — zEmax_ / lmax*
TJ
O 1 0 - 0,2
C
D Or le courant /, dans la résistance /?0 vaut au maximum = 200 |i A .
Q C 49 x 103
o On peut donc considérer que le courant de charge est pratiquement égal au courant d ’émetteur du
CM
transistor. Ce courant vaut donc au maximum 3 A pour une tension Vs égale à 10 V.
© C-
_C 3 On pourra donc alimenter une charge de valeur minimale : = ~J" = ^

CT)
I
> C
Q_
O 3
U a
©
109
Ce qu’il faut retenir de ce problème

Parfois, les amplificateurs opérationnels ne peuvent pas délivrer autant de courant q u ’on le
souhaiterait. C ’est le cas lorsqu’on souhaite alimenter des charges peu résistives. Ce problème
montre comment on peut réaliser un amplificateur de puissance à deux étages : l’amplificateur
opérationnel amplifie la tension tandis que le transistor joue le rôle d ’amplificateur de courant.
Problème 4.2
D Les deux amplificateurs opérationnels situés à l’entrée du dispositif sont montés en suiveurs. Autre
ment dit, leur tension de sortie est égale à leur tension d ’entrée appliquée sur la borne non inverseuse.
Le montage possède donc une impédance d ’entrée infinie, tant sur l’entrée V\ que sur l’entrée V2 .
^ Comme aucun courant ne peut entrer dans le troisième amplificateur opérationnel

(figure 4.33), appliquons le principe du diviseur de tension au point B, c ’est-à-dire à l’entrée non
inverseuse de l’amplificateur opérationnel :
- *2
V+ R, + R ^ 2 '
Appliquons maintenant le théorème de Millman au point A, c ’est-à-dire sur l’entrée inverseuse du

même amplificateur opérationnel :
v, + /?2V| + /? ,V S
R | R2 R | R2 /?2V | + R j v s
_J | j_ /?2 + /?| R | + R ry
R\ R2 R \R2
L ’une des deux résistances R 2 assure une boucle de contre-réaction. L ’amplificateur opérationnel
fonctionne donc linéairement.
110
R:
* 2v l + * l v s
On a donc : v , = v = > -------
+ - r { + r 2v 2 =
R\ +R2
R, R, R-
Soit : -v„ = v, .
/?, + R 2 ' s /?, + R 2 2 R\+R^
R2
üonc : y s = — (v 2 - v , ) .
D Ce montage effectue donc une amplification différentielle des deux signaux d ’entrée.
Toutefois, il présente, par rapport au montage proposé dans l'exercice 10, l'avantage d ’avoir des
impédances d ’entrée infinies. Ainsi, l’étage amplificateur ne soutire aucun courant des dispositifs
situés en amont qui délivrent les tensions V\ et V2 qui, par conséquent, ne seront pas perturbés par
cet amplificateur.

Ce problème présente un montage somme toute classique d ’amplificateur différentiel
possédant une impédance d ’entrée infinie, donc, ne perturbant en rien la mesure des signaux
q u ’il est censé détecter. Le fait de raisonner par bloc-fonction permet d ’aller relativement vite
dans la résolution du problème.
D L ’amplificateur opérationnel est monté en amplificateur à gain positif (voir
exercice 14 de ce chapitre). Les tensions Ps et VA sont donc liées par la relation :
i
vs = i +??
R VA = “ VA*
V
Par ailleurs, appelons i le courant circulant entre Ps et PA, dans la résistance R et
dans le condensateur C (figure 4.34).
i
Aux bornes de l’association série de R et de C, on a :
vvs~ i 1r
v Ri
-------= + —I i d t .
TJ
s a Ci
O
C
C
R
=3
û S o it: f l - 1 ' ) — s = / î ^ + i W .
V dt dt C
O En appliquant la loi des nœuds au point A, compte tenu q u ’aucun courant n ’entre
fM
© CL
dans l’amplificateur opérationnel, on obtient :
J3 F ig u re 4.34
ü> i = h + c.— *
a R a dt
CL C
O 3
Û
U
111
Remplaçons le courant i par cette expression dans la première équation :
r, n dvs d(
1 - - — = / ? - Z i + ç ! Vs Zi + £ - s
^ oc^ d t dA
Soit : 1 jzZz* _ ü Zj zçd2v' + 2 ^ + i d v‘

o J dt a dr a a RC a dt
Ordonnons les différents termes selon les dérivées successives
,2
/?Cd v s dvs VS
+ 1- - 1 +— = 0
a d t2 a dt a RC
et multiplions pour finir par a RC :
- 1|R C d—
2 „ 2d v s vs
R C + al - - +v„ = 0.
a dt
dt
E ) On remarque immédiatement que si a = 3, le terme correspondant à la dérivée première est
nul. L ’équation différentielle devient alors :
.2
2 „ 2d v s
R C 2 + v s = 0.
(lt
Elle correspond à l’équation de l’oscillateur harmonique. La tension Rs sera donc sinusoïdale.
r2
Cela correspond à : a = 1 + — = 3 , autrement dit à R 2 = 2R\.
R
D La solution de l’équation différentielle a pour expression :
v o( 0 = A cosco/ + B avec co = — •
s RC
Pour conclure, le circuit proposé est donc bien un oscillateur sinusoïdal de pulsation MRC à
R2
condition que a = 1 + — = 3 , autrement dit si /?-> = 2/? (.

*i

Le circuit étudié est un oscillateur à pont de Wien. Il permet de générer des signaux
sinusoïdaux. Même s ’il ne s ’agit pas là du meilleur générateur que l’on puisse concevoir, cette
étude est malgré tout intéressante car elle permet de montrer une fois de plus, la grande
versatilité des amplificateurs opérationnels.
112
L es filtres fr é q u e n t ie l s
R A PPELS DE CO U RS
Avec l’amplification, le filtrage est une des fonctions essentielles de l’électronique. Il est basé sur
le comportement fréquentiel des dispositifs électroniques. Des simples montages comportant
quelques composants passifs jusqu’aux montages plus sophistiqués à amplificateurs
opérationnels, ce chapitre présente les principes fondamentaux de ces systèmes.
5.1 C o m po r t em en t fr éq u en t iel des syst èm es

Considérons un dispositif électronique quelconque possédant une porte d ’entrée et une porte de
sortie (figure 5.1).
En régime sinusoïdal, ce circuit possède une représentation complexe dans laquelle on associe
aux signaux v e (t) et
s v ( / ) , leurs représentations complexes V e ets V (figure 5.2).
Si le circuit est linéaire, autrement dit s’il ne comporte que des dipôles passifs linéaires et des
composants actifs (transistors ou amplificateurs opérationnels) fonctionnant en régime linéaire et
si son signal d ’entrée est sinusoïdal, alors son signal de sortie sera également sinusoïdal, de même
pulsation.
Ainsi, on peut écrire :
v e( 0 = Ve()c o s c o t « y e = Ve()ejC0'
v s( 0 = Vs0cos((ût + q>) « Ys = Vs0ej(û>t + <l>)
113
Chapitre 5 . Les filtres fréquentiels
On définit la fonction de transfert fréquentielle (ou gain complexe) du dispositif par la relation :
G(jco) = - s
—e
R e m a rq u e
On pourrait se contenter d’écrire C(co) mais l’usage a retenu cette écriture C(jco) qui permet de se
souvenir que cette grandeur est, en général, complexe.
Le module de cette fonction est appelé gain réel et correspond au rapport des amplitudes des
sinusoïdes de sortie et d ’entrée.
sO
|G(jco)| =
-e —e| eO
On définit également le gain en décibels par :
G dB = 20 log|G(jco)| = 20 log = 20 lo g — .
-e êO
L ’avance algébrique de phase cp de la tension de sortie par rapport à la tension d ’entrée dépend
également de la pulsation du signal d ’entrée.
On a : cp = (p( co) = arg[G (jco)].
Les deux fonctions |G (j(0 )| et cp( co) traduisent le comportement fréquentiel du système
considéré.
5.2 D iag ra m m es de B ode

Définitions
Les diagrammes de Bode correspondent aux tracés de la fonction 20 log |G(jco)| et de la fonction
cp( co) en fonction de logco (figure 5.3). Attention, il s ’agit du logarithme décimal.
Souvent, on se contente du diagramme de gain 20 log |G (j co) | qui permet de visualiser le gain
fréquentiel du système. Ce diagramme de gain est également appelé courbe de réponse
fréquentielle du système.
vs
En disposant de la fonction G(jco) = — , elle-même très facile à obtenir à partir de la
—e
représentation complexe du circuit, on peut sans peine effectuer ce tracé.
La plupart du temps, on effectue seulement ce qu'on appelle le tracé asymptotique de ce
diagramme de gain. Ce tracé asymptotique revient à rechercher des équivalents de la fonction
20 log |G (j co) | en fonction des différentes valeurs de co.
114
5.2. Diagrammes de Bode
q,B-20 log|G(j(0)|
Figure 5.3
Pour des systèmes linéaires, ces équivalents correspondent systématiquement à des segments
de droites dans un diagramme logarithmique. D ’une manière générale, le diagramme
asymptotique est une bonne approximation de la courbe réelle compte tenu du lissage effectué par
le tracé logarithmique.
Propriétés g r a p h iq u e s
La fonction de transfert fréquentielle d ’un système linéaire se présente toujours sous la forme
d ’une fraction rationnelle de deux polynômes en jco qui peuvent se factoriser sous la forme :
G(jco) =
TJ
C
3 (0
■Sj
<L»
Dans ces conditions, l’expression générale de son module est :
TJ
O
c
ZJ
a C
K 1 + J — X .1 + ]• —CO X ... X K Il + Î L x 1 +
CO
— X . .. X 1 +
CO
—
<L> 1 + J— 2 2
'S. C0| co9
_ J (0 , J C°2 ^ %
O |C(jco)| =
f\l
© + 1— X 1 +1 — X . . X 11 +1• —
00
C0’2
3
CT) I CO I ^ C0’2 1\j (0 \ J
TJ
>*
Q. C
O C
3
U
©
115
Les différents coi correspondent aux pulsations de coupure, c ’est-à-dire aux pulsations pour
lesquelles le diagramme fréquentiel change d ’asymptote.
Considérons une pulsation co quelconque. Le raisonnement asymptotique consiste à
considérer que :
C0
si co > CO•, alors : 1l + j• —
<*>
G )/ Cûf.
- . co
si co < cof-, alors : l + J — « l .
CO/
Dans ces conditions, on peut considérer que quelle que soit la pulsation co, tous les termes de
|G(jco)| seront équivalents soit à co/co(-, soit à 1.
La fonction |G(jco)| sera donc obligatoirement de la forme |G (jco)| = Ceo , * étant un entier
relatif et C une constante réelle.
On a donc : 20 log|G(jco)| = 20 logCco^.
S o it: 20 log|G(jco)| = 20 logC + 20* logeo.
Dans un diagramme où l’on trace 20 log|G(jco)| = / ( logeo), cela correspond à l’équation

d ’une droite de pente égale à 20k. Cette pente correspond à une augmentation de 20k dB lorsque
la pulsation est multipliée par 10 (soit un intervalle d ’une décade).
c (20 log|G(ja>)| = 20 lo g C + 20* logo

En effet : {
[20 log|G(jlOo)| = 20 lo g C + 20* (log 10 + logo) = 20 logC + 20* l o g o + 20*
R e m a rq u e
Cette augmentation peut en réalité correspondre à une atténuation si k < 0.
On dit alors que la pente de ce segment de droite asymptotique du diagramme de Bode est égale
à 20* dB par décade, une décade étant l’intervalle séparant une pulsation quelconque co de son
décuple lOco.
Comme * est un entier relatif, les pentes sont toujours des multiples de 20 dB/décade.
5.3 L es filtres
Un filtre est un dispositif électronique spécialement conçu pour présenter une courbe de réponse
Séquentielle effectuant une amplification (ou une atténuation) sélective de certaines fréquences
ou pulsations.
I 16
5.4. Filtres réels et filtres idéaux
On distingue (figure 5.4) quatre grandes familles de filtres selon leur comportement
fréquentiel :
- les filtres passe-bas qui présentent une atténuation du signal de sortie au-delà d ’une certaine
fréquence dite de coupure ;
- les filtres passe-haut qui atténuent les composantes fréquentielles des signaux en dessous d ’une
certaine fréquence de coupure ;
- les filtres passe-bande qui amplifient les signaux dont la pulsation est comprise dans un
intervalle particulier et qui les atténuent en dehors de cet intervalle ;
- les filtres réjecteurs qui atténuent les signaux dont la pulsation est située autour d ’une fréquence
centrale dite de réjection.
•D
c
3
■y>
l»
1»
vù
■ S;
"O
o
c 1 5.4 F iltres réels et filtres id éaux
a
H Le diagramme de Bode de gain d ’un filtre passe-bas idéal correspondrait au schéma de la
’S.
o figure 5.5.
CM
© La pente correspondant à la coupure de ce filtre serait infinie. Cela nécessiterait, dans

l’expression du gain fréquentiel réel, un terme en co avec n —> -«>. Cela est naturellement
en impossible.
> T3
Q. C
O 3
U û
Q
117
Le degré maximal des deux polynômes de la fraction rationnelle :

co . co . CO
M 1+j— 1+ j— X ... x 1+j —
co CO CO,
G(jco) =
s’appelle l’ordre du filtre.

Non seulement il est facile d ’imaginer q u ’il est impossible de réaliser un dispositif électronique
d ’ordre infini qui posséderait, par conséquent, une infinité de termes dans sa fonction de transfert
fréquentielle, mais il faut également savoir que les filtres sont d ’autant plus difficiles à concevoir,
à réaliser et à régler que leur ordre est élevé.
5.5 F ilt r a g e de sig n au x pér io d iq u es

Joseph FOURIER a démontré que tout signal périodique non ve(t)
sinusoïdal de fré q u e n c e /se décomposait en une somme (le plus
souvent infinie) de composantes sinusoïdales de fréquences
multiples d e / . Dans le cas du signal carré, cette décomposition
est caractérisée par une sinusoïde de fréquence / ( l a fondamen
tale) à laquelle s ’ajoutent des sinusoïdes de fréquences 3/, 5/, 7/, ■> t
0
etc. ; ces autres composantes constituent les harmoniques du
Figure 5.6
signal.
Lorsqu’on injecte un signal périodique non sinusoïdal dans un
filtre, ses composantes harmoniques sont susceptibles d ’être mt>

atténuées. Par conséquent, sa forme s’en trouve modifiée.
Ainsi, lorsque l’on injecte, par exemple, dans un filtre passe-
bas de fréquence de c o u p u re /c = 10 000 Hz, un signal carré de
fréquence 1 000 Hz (figure 5.6), on obtient en sortie du filtre un
signal dont l’allure est représentée sur le diagramme de la
figure 5.7.
118
Au travers d ’un filtre passe-bas de fréquence de coupure égale à 10 000 Hz, un signal carré de
fréquence 1 000 Hz voit ses harmoniques supérieures ou égales à 1 1 / atténuées. L ’atténuation,
voire l’absence de ces composantes de hautes fréquences dépouille en fait le signal carré de ses
termes qui varient le plus rapidement. Il est donc logique de constater que tous les fronts montants
ou descendants du signal de sortie soient « lissés ».
E x e r c i c e 5.1 * A t t é n u a t i o n d ’un s i g n a l s i n u s o ï d a l d a n s un f il t r e p a s s e - b a s
La figure 5.8 représente le diagramme de Bode de gain d ’un filtre. On injecte dans ce filtre le
signal d ’entrée v e(f) = VqCOSGK avec Vq = 5 V.
Déterminer l’amplitude Vj du signal de sortie de ce filtre dans les cas suivants :
a) co = 10 rad/s
b) co = 100 rad/s
4
c) co = 10 rad/s
-j-j
V
'O
“O
o 3
3
c
C
Q
=3
c E x e r c i c e 5.2 * Mi se en c a s c a d e de d e u x f i l t r e s
‘cL On considère deux filtres A et B possédant respectivement les courbes de gain représentées sur les
o
fNl figures 5.9 et 5.10. Ces deux filtres sont placés en cascade, comme indiqué sur la figure 5.11.
© Montrer q u ’en choisissant judicieusement les pulsations co j et co9 , on constitue ainsi un montage
O) qui se comporte globalement comme un filtre passe-bande.
> T3
CL C
o 3
U a
©
119
Figure 5.1 1
E x e r c i c e 5.B * D i a g r a m m e de B o d e d ’un f il t r e du p r e m i e r o r d r e
Tracer le diagramme asymptotique de Bode de gain du filtre dont la fonction de transfert
fréquentielle a pour expression :
10
G ( jû »
1+ j«>
2 k x 100
De quel type de filtre s’agit-il ? Tracer son diagramme de phase <p( CO).
E x e r c i c e 5.4 * D i a g r a m m e de B o d e d ’un f il t r e d u p r e m i e r o r d r e
Mêmes questions pour le filtre de fonction de transfert fréquentielle :
j<0
. 271 x 100
G(jco) = ----------:--------
11 + — *1-------
CO
2 TCx 100
120
E x e r c i c e 5.5 ** D i a g r a m m e d e B o d e d ’un fi lt re du s e c o n d o r d r e
Tracer le diagramme de Bode asymptotique (gain uniquement) du filtre dont la fonction de
transfert fréquentielle a pour expression :
100
G(jco)
E x e r c i c e 5.6 * É t u d e d ’un f il t r e R C p a s s i f s i m p l e
On considère le montage de la figure 5.12. Le signal v e a pour
expression :
v e( 0 = V0coscor.
Calculer la fonction de transfert fréquentielle de ce filtre et tracer

son diagramme de Bode asymptotique de gain.
rm
Calculer l’expression du signal de sortie v §( / ) .
Figure 5.12
E x e r c i c e 5.7 ** É t u d e d ’un d o u b l e fi lt re p a s s i f R C
Calculer la fonction de transfert en fréquence du filtre représenté sur la figure 5.13.
R
/Î7 7 fin
Figure 5.13
■ Sj E x e r c i c e 5.8 * Filtres actifs s im p le s du p re m ie r ordre

■X)
Calculer la fonction de transfert fréquentielle du filtre représenté sur la figure 5.14.
T3
O 3
& Tracer le diagramme de Bode de gain de ce montage. De quel type de filtre s’agit-il ?
C
13
û Répondre à ces mêmes questions avec le circuit représenté sur la figure 5.15, dans lequel on a
interverti les positions de la résistance et du condensateur.
O
r\i
E x e r c i c e 5.9 *** Filt r e a c t i f du s e c o n d o r d r e
© O.
en
3 On considère le montage de la figure 5.16. Déterminer la fonction de transfert fréquentielle de ce
TJ circuit. De quel type de filtre s’agit-il ?
> O
Q. C
O 3
O
U
©
121
P r o b l è m e 5.1 ** É t u d e d ’un f il t r e p a s s e - b a n d e
D Calculer la fonction de transfert fréquentielle du filtre représenté sur la figure 5.17

^ Tracer son diagramme de Bode asymptotique de gain.
Ë ) Calculer la valeur précise du gain pour la pulsation de coupure.
P r o b l è m e 5.2 *** Filt r e a c t i f du s e c o n d o r d r e

On considère le montage de la figure 5.18.
122
■ Sj
5/5
"O
o 3
c
D D Montrer que l’ensemble constitué de l’amplificateur opérationnel, de la résistance R 0 et des
û
deux résistances R j remplit une fonction particulière.
O ^ Déterminer la fonction de transfert fréquentielle de ce circuit.
fN
© -C
CL Ë ) De quel type de filtre s’agit-il ?
J3
en I
> •O
CL
O 3
û
U
©
123
DU M AL À D ÉM ARRER ?
5.1 Le diagramme de Bode fournit le gain pour chaque pulsation proposée.
5.2 Les deux filtres ont des pulsations de coupure suffisamment éloignées. On peut alors
facilement imaginer les effets successifs de ces deux systèmes.
5.3 Calculer le module de la fonction de transfert fréquentielle et faire un raisonnement
asymptotique par rapport à la pulsation de coupure.
5.4 Mêmes conseils que pour l’exercice 5.3.
5.5 On procédera comme pour les exercices 5.3 et 5.4. Ici, la présence d ’un terme au carré
nécessite une attention particulière.
5.6 Transposer immédiatement le problème posé dans la représentation complexe du circuit
puisque l’on cherche à exprimer V s en fonction de .
Par ailleurs, aucun courant n’est soutiré de la borne de sortie ; en conséquence, c ’est le même
courant qui circule dans la résistance et dans le condensateur. La tension de sortie peut donc
être facilement déterminée en utilisant le principe du diviseur de tension. Pour le diagramme
de Bode, on effectuera un raisonnement asymptotique en discutant par rapport à la valeur
co = 1/ R C .
5.7 Ce montage est constitué de deux « cellules » identiques à celle de l’exercice 5.6, placées en
cascade. Toutefois, la présence de la cellule « aval » engendre l’apparition d ’un courant de
sortie dans la cellule « amont ». Il n’est donc pas possible de considérer simplement que
cette mise en cascade équivaut à la simple multiplication des fonctions de transfert qui
seraient toutes deux égales à la fonction de transfert calculée dans l’exercice précédent. Dans
le modèle complexe du circuit, l’application du théorème de Millman en un point
judicieusement choisi permet de calculer rapidement la relation entre Vs et VQ.
5.8 Ces circuits s’apparentent au schéma de la figure 4.9. La transposition du circuit dans son
modèle complexe permet donc de calculer les fonctions de transfert pratiquement
immédiatement.
5.9 II convient de résoudre le problème en utilisant, dans la représentation complexe du circuit,
les lois classiques de l’électrocinétique. Pour réduire considérablement les calculs
fastidieux, il est toujours conseillé de faire intervenir les courants le moins possible et
TJ
d ’utiliser plutôt les théorèmes ou lois qui traitent uniquement des tensions. A ce titre, le
O théorème de Millman et le principe du point diviseur de tension sont des outils très
C
ZJ performants.
a
O P r o b l è m e 2.1
f\l
© Il s’agit une fois de plus d ’un montage classique du type de celui présenté sur la figure 4.9. La
détermination de la fonction de transfert fréquentielle est donc très rapide une fois dessinée la
en représentation complexe du circuit.
>
Q.
O
U
124
Il faut montrer que l’ensemble constitué de l’amplificateur opérationnel, de la résistance R 0 et des
deux résistances R\ se comporte comme un simple amplificateur de tension. On reconsidérera
alors le schéma du dispositif en remplaçant cet ensemble par cette fonction élémentaire. Suivre
ensuite les mêmes conseils que pour l’exercice 5.9.
C o rrig é s des exercices
E x e r c i c e 5.1
Le diagramme de Bode nous donne le gain en décibels G dB = 20 log|G(jco)| pour chacune des
pulsations proposées. Il suffit d'en déduire le gain réel |G(jco)| puis de multiplier ce résultat par
l’amplitude de la tension sinusoïdale d ’entrée (égale à 5 V).
a) co =10 rad/s => G dB = 20 dB = 20 log|G(jco)| => |G(jco)| = 10 => V, = 50 V
b) co = 100 rad/s => G dB = 0 dB = 20 log|G(jco)| => |G(jco)| = 1 => V, = 5 V
c) co = 104 rad/s => G dB = - 2 0 dB = 20 log|G(jco)| => |G(jco)| = 0,1 => V, = 0,5 V.
Bien noter q u ’un gain en décibels positif correspond à une amplification, autrement dit à un gain
réel supérieur à 1, tandis q u ’un gain en décibels négatif correspond à une atténuation, c ’est-à-dire
à un gain réel inférieur à 1.

Bien noter q u ’un gain en décibels positif correspond à une amplification, autrement dit à un
gain réel supérieur à 1, tandis q u ’un gain en décibels négatif correspond à une atténuation,
c ’est-à-dire à un gain réel inférieur à 1.
g E x e r c i c e 5.2
JJ Le filtre passe-bas de gain G | laisse passer intégralement (ou presque puisqu’il ne s’agit que d ’un
% diagramme asymptotique) les signaux dont la pulsation est inférieure à la pulsation co | et ce, avec
TJ B un gain de 1 (0 dB). Les signaux de pulsations inférieures à co j seront atténués.
O
c
=5 g Si on place le filtre passe-haut de gain G2 en cascade avec ce premier filtre, les deux filtrages se
Q
S cumulent : ce filtrage supplémentaire atténuera les signaux dont la pulsation est inférieure à co2 .
o g Avec une pulsation co2 plus petite que C0 j , l’ensemble se comportera donc comme un filtre
CM
| atténuant tous les signaux de pulsations inférieure à co9 et tous ceux de pulsations supérieures à
© cL co | . Entre ces deux pulsations, le gain est égal à 1. Il s’agit bien d ’un filtre passe-bande
CD ^ (figure 5.19).
> •o
Q. c3=
O û
U
©
125
Figure 5.19

La mise en cascade d ’un filtre passe-bas et d ’un filtre passe-haut ne donne pas toujours un
filtre passe-bande. Il peut donner un filtre réjecteur si les pulsations de coupure sont choisies
de sorte que G ) j < co9 .
E x e r c i c e 5.3
Le gain réel se calcule facilement à partir de la fonction de transfert fréquentielle. Le module d ’une
fraction rationnelle est égal au rapport des modules :
_10____ 10
G(jco) = |G(jco)| =
1+ CÛ
271 x 100 1+
(271 x 100)
Effectuons un raisonnement asymptotique :
si co « 271 x 100 : |G(jco)| ~ — = 10
10 10 2 k x 1000
si co » 271 x 100 : |G(jco)| -
co co
co
2 k x 100
(271 x 100)
Soit encore :
co « 27t x 100 : G^g = 20 log|G(jco)| ~ 20 dB : cette expression correspond à l’équation

d ’une asymptote horizontale.
co » 27c x 100 : G dB = 20 log|G(jco)| ~ 20 log(27i x 100) - 20 logco : cette expression cor
respond à l’équation d ’une droite de pente égale à ? 20 dB/décade.
La figure 5.20 représente le diagramme de Bode asymptotique sur lequel il suffit de reporter ces
deux droites. Le filtre étudié est un filtre passe-bas.
126
cdu= 20 log |C(j(0)|
Le déphasage est défini par : q)(co) = arg[G (jco)].

L ’argument d ’un rapport est égal à la différence des arguments ; l’argument d ’un nombre réel
positif est nul ; l’argument d ’un nombre complexe a + ]b est égal à arctan(Wcr) si a > 0 .
10
On a donc : (p(co) = arg JCû = 0 - a r c t a n ( 27tx 100
1+
2 n x 100
On en déduit alors facilement la représentation de la fonction (p(co), connaissant celle de la

fonction arctangente (figure 5.21).
On remarquera que cp(0) = 0 , que lim cp( co) “ et que (p(2 rcx 100) =
CO—>+00
(p(C0)
-J-J
“D
O 33
C
=3 C
q
Q C
'cl
o Le raisonnement asymptotique, rapide et simple, permet d ’obtenir l’allure graphique de la
rsi réponse fréquentielle d ’un filtre. Dans ce cas simple, le déphasage se détermine aisément, ce
© CL qui n ’est pas toujours le cas ; par ailleurs, si le diagramme de gain est longtemps très voisin de
en
2 ses asymptotes, il n ’en est pas de même pour le diagramme de phase.
I
> •O
Q. C
3
O û
U
©
127
Chapitre 5 ■Les filtres fréquentiels
E x e r c i c e 5.4
j(û CO
On a : G(jco) = 271 x 100 => |G(jco)| = 2 7Cx 100
JCÛ
I + co
2 jt x 100 1+
( 2 n x 100)
Effectuons le raisonnement asymptotique :
co
si co « 2 jt x 100 : |G(jco)| =
2 n x 100
soit G^g - 20 logco - 20 lo g ( 2 jt x 100) , ce qui correspond à l’équation d ’une droite de pente
égale à + 20 dB/décade.
co
2k x 1 0 0
sii co » 2 n x 100 : |G(jco)| = - 1
co
i ( 2 jt x 100)
soit G ^g = 0 dB , ce qui correspond à l’équation d ’une asymptote horizontale.
La figure 5.22 représente le diagramme de Bode asymptotique sur lequel il suffit de reporter ces
deux droites. Le filtre étudié est un filtre passe-haut. On notera la valeur de la pente de l’asymptote
qui est ici égale à + 20 dB/décade.
co
Figure 5.22
Le déphasage est défini par : cp(co) = arg[G (jco)].

L ’argument d ’un rapport est égal à la différence des arguments ; l’argument d ’un nombre
imaginaire pur est égal à + 71/2 si sa partie imaginaire est positive ; l’argument d ’un nombre
complexe a + ]b est égal à arctan{ b / a ) si a > 0 .
128
ja>
2 TCx 100
On a donc : <p((o) = arg — arctan — sa— 'y
2 2 k x 100/
1+ —
2 k x 100
On en déduit alors facilement la représentation de la fonction (p(co), qui n ’est rien d ’autre que le
graphe de la figure 5.21 décalé de + n / 2 . Voir figure 5.23.
<P((o)

Dans ce cas précis, la présence d ’un terme en co au numérateur donne au système un
comportement fréquentiel particulier : il s’agit ici d ’un filtre passe haut. On notera la présence
d ’un déphasage systématiquement positif.
E x e r c i c e 5.5
100 100
On a : G(jco) |G (jü » |
2
100
Effectuons le raisonnement asymptotique :
si co « 10 : |G(jco)| « 100
•Sj
soit G dB * 20 log 100 = 40 dB , ce qui correspond à l’équation d ’une asymptote horizontale.
'O■ y.
'C 4
~o
o 33
co C
si co » 10 : |G(jCù)| « ^
O c
c (0
4 2
soit G j g ~ 20 log 10 - 2 0 logco = 80 dB - 40 logco, ce qui correspond à l’équation d ’une
ofM droite de pente égale à 40 dB/décade.
© o. La figure 5.24 représente le diagramme de Bode asymptotique sur lequel il suffit de reporter ces
en 3 deux droites. Le filtre étudié est un filtre passe-bas. Compte tenu de la pente de l’asymptote, on
ToJ dit q u ’il s’agit d ’un filtre d ’ordre 2 .
>
Q. c
O O
3
U
©
129
GdB= 20 lo g |G(jco)|
Calculons à présent le déphasage :
100
(p(co) = arg = 0 - 2 arctan|. —
03
i1 + j• 03
J 10-
Il s’agit d ’une courbe égale au double d’une fonction arctangente qui se trace donc aisément (figure 5.25).
<p((û)

Dans ce filtre passe-bas, la pulsation de coupure est incluse dans un terme d ’ordre 2, ce qui se
traduit par une pente de - 40 dB/décade. Nous avons affaire, ici, à un filtre plus sélectif.
E x e r c i c e 5.6
La fonction de transfert fréquentielle s’obtient en considérant la
représentation complexe du circuit (figure 5.26). En remarquant que R
le montage est un diviseur de tension et sachant que toutes les lois X Y

de l’électrocinétique s’appliquent à la représentation complexe des
circuits linéaires, on peut écrire immédiatement la relation entre la 1
tension de sortie et celle d ’entrée : jCco
1
V = J C(Ù v
—s i
—— + R
—e ' fîJ]
jCco Figure 5.26
130
1
Soit : G(jco) = — = —jCco •
V
~e —1 + R
j CO)
Multiplions le numérateur et le dénominateur par jCco
1
G(jco) =
1 -i- j R Ceo
Le gain réel a donc pour expression :
1
|G ( ja » | = G dB = 201og
r jiji 2 / 2 2 2
* J l + R C CO a/ 1 + R C co
Pour co « -J-z • C dB « 20 log 1 = 0 dB.

RC
Pour co » — : GdB ~ 201og ^ = - 2 0 log/? Ceo = 201og-------201ogco

RC I 2 2 2 /? C
aJR C CO
La figure 5.27 représente le diagramme de Bode du dispositif. Il s ’agit naturellement d ’un filtre
passe-bas.
Qfi= 20 log |G(j(o)|
TJ
C
3
L»
4>
Si le signal d ’entrée a pour expression v e(r) = VqCOSûM, le signal de sortie sera sinusoïdal, de
u même pulsation car le système est linéaire. D ’une manière générale, ce signal possède une
O
c
=5 C
O amplitude Vj et une éventuelle avance algébrique de phase cp par rapport au signal d ’entrée. On
Q c
peut donc poser, a priori :
o V ( 0 = y j cos(co/ + (p)
CM
© Q. y,
J avec : — = |G(jco)| et cp = arg[G (jco)].
ü> I
T3 ^0
CL C
O 3
U û
©
131
1
Soit : — = et cp = arg = -arctan/?C co.
V0 / 2 2 2 .1 +j/?Cco_
«Jl + R C co
^0
En conclusion : v J t ) = cos (cor - arctan/?Cco ).
/ 2 2 2
VI + R C co

Le filtre RC est sans aucun doute le plus simple des filtres passe-bas. Il est qualifié de passif
car il ne nécessite aucune alimentation.
E x e r c i c e 5.7
La fonction de transfert fréquentielle s’obtient en considérant la représentation complexe du
circuit (figure 5.28).
jCco jCco
/777 fîTl
Figur e 5.28
Appliquons le théorème de Millman au point A. Soit VA la représentation complexe de la tension
au point A.
R R y—e + v- s
On a : VA
1 1 2 + j/?Cco
- + jCco + -
R R
Par ailleurs, comme le même courant / parcourt la résistance et le condensateur situés sur la droite
du circuit, ces deux éléments constituent un pont diviseur de tension et on peut écrire :
1
" - A = ( ‘ + jR C M ,- s'
jCco
Remplaçons VA dans la première équation :
-Ve + Ve
—s
(1 +j/?C co)V s
2 + j/?CC0
132
D ’où : (2 + j/?Cco)( 1 + } RC( ù) Vs = Ve + Vg .
Soit : [(2 + j/?C(û)( 1 + j f i C û ) ) - 1]VS = Ve .
1
Et enfin : G(jco) = — =
ve [ ( 2 + j /? C c o ) ( l + j/?Cco) - 1] - / ? 2C 2co2 + 3jtfC co+ 1

La mise en cascade de deux filtres passe-bas d ’ordre 1 identiques permet d ’obtenir un filtre
passe-bas d ’ordre 2. Attention, les fonctions de transfert fréquentielles ne se multiplient que
lorsqu’aucun courant n ’est soutiré au circuit amont par le second étage, ce qui, ici, n ’est pas
le cas.
E x e r c i c e 5.8
Le premier circuit proposé correspond au schéma de la figure 5.29 avec :
Z, = R et Z~ = -------
"2 jCco
v<L»
73
C
3
■y> Appliquons simplement la relation : — = -----
l»
4>
'O■Xi
-e 2,
'C
33 1
On tire immédiatement : G(jco) =
j/?Cco
D ’où : |G(jco)| = - L - -
-C RC co
O.
J3 1
I Soit : G j B = 2 0 log |G(jco)| = 201og = - 201og/?C - 201ogco .
73 /?C(ü
3
û
©
133
Dans le diagramme de Bode, cette expression correspond à l’équation d ’une droite de pente égale
à - 20 dB/décade.
Pour cû = — , on a : G ^g = - 2 0 lo g R C - 20 log — = - 2 0 lo g R C + 20 lo g R C = 0 dB .
RC RC
GdB= 20 log |G(jco)|
La droite coupera donc l’axe des pulsations en co = 1 / R C . La figure 5.30 présente le diagramme
de Bode du montage. Il s ’agit d ’un filtre passe-bas. En théorie, le gain tend vers l’infini lorsque la
pulsation tend vers 0. Dans la réalité, l’amplitude de sortie est, bien entendue, limitée à l’excursion
de sortie imposée par l’alimentation de l’amplificateur opérationnel.
En ce qui concerne le circuit de la figure 5.15, les rôles de la résistance et du condensateur sont
inversés.
V Z9 R
On a : G(jto) = — = — - = — — = -jfiC co.
Ve
— Z,
- 1 1
-----
j C (0
D ’où : |G(jco)| = RC co .
S oit: G dB = 201og|G(jco)| = 201og/?Cco = 201og/?C + 201ogco .
Dans le diagramme de Bode, cette expression correspond à l’équation d ’une droite de pente égale
à + 20 dB/décade.
Pour co = — , on a : G dB = 20 log R C + 20 lo g — = 201og/?C - 201og/?C = 0 dB.

RC RC
La droite coupera donc l’axe des pulsations en co = 1 / R C . La figure 5.31 présente le diagramme
de Bode du montage. Il s’agit d ’un filtre passe-haut. En théorie, le gain tend vers l’infini lorsque
la pulsation tend vers l’infini. Dans la réalité, l’amplitude de sortie est, bien entendue, limitée à
l’excursion de sortie imposée par l’alimentation de l’amplificateur opérationnel.
134
GdB = 20 log |G(jco)|

Le lecteur aura reconnu ici les montages intégrateur et dérivateur, étudiés ici pour leurs
comportements fréquentiels. Ces deux montages sont des filtres actifs car ils nécessitent d ’être
alimentés étant donné q u ’ils sont construits à partir d ’amplificateurs opérationnels.
E x e r c i c e 5.9
Considérons la représentation complexe du circuit (figure 5.32).
1
■o
o
c
=> c
Q o
c
Ü
cL
o o
CM
© -C
CL La résistance /? située entre la sortie de l’amplificateur opérationnel et l’entrée inverseuse assure
_c J3 la contre-réaction. Il fonctionne donc en régime linéaire. La tension à l’entrée inverseuse de
CT>
l’amplificateur opérationnel est donc nulle.
> {3=
CL
O Û
U
©
135
Appliquons le théorème de Millman au point A :
^ + j C(0 Vs
R Y t + j/?Æ|CcûVs
On a : VA =
R + R j + 2}RR | Ceo
— + —+ jCü) + jCco
/?, R
Par ailleurs, le même courant / traverse la résistance et le condensateur placés devant l’entrée
inverseuse de l’amplificateur opérationnel. Ces deux éléments constituent donc un diviseur de
tension et on a :
J L . => v A .
1 R A jtfCco
jCco
En identifiant les deux expressions de VA , on tire :
R V + }R R , C ( ù V V
J 1 ~s _ -s
/? + /?l + 2j/?/?|Cco jÆCco
S oit: ')RC(ü(RVe + } R R \ C a V s) = ~ Y S(R + R { + 2 ] R R , C eo).
Puis : j/T C coV e = - Vs(R + fl, + 2jflfl,C co) + R 2R , C 2(02 V$ .
j/?2C (0 j/?Cco
D ’où : G (jeu)
(fl + fl, + 2 jf l f l, Ceo) + R 2R , C 2co2 2 2
(0 - 2j/?jCco -
Comme |G(jco)| —> 0 lorsque co —> 0 et lorsque co —> + °° , il ne peut s ’agir que d ’un filtre passe-
bande.

Nous avons ici un filtre actif passe-bande construit autour d ’un unique amplificateur
opérationnel. Malgré l’apparente complexité du montage, la fonction de transfert s ’obtient

facilement en mobilisant, dans la représentation complexe du circuit, les lois élémentaires de
l’électricité. Rappelons q u ’il convient de privilégier les théorèmes qui invoquent les tensions
plutôt que les courants. Le théorème de Millman, à ce titre, est un outil intéressant.
136
D Le circuit proposé correspond au schéma type de la figure 5.29 avec :
Z. = R + — = - + i RC(ù et — = - + jCco = 1 + i R C ( ù .
jCco jCco Z9 R R
La fonction de transfert fréquentielle du filtre a donc pour expression :
R
-2 _ 1 +j/?Cco _ j/?CC0
G(joo) = — = — -
-e Zl ( 1 + j/?C (û)2
jCco
R C (0
^ Le gain réel a donc pour expression : |G(jC0)| =
2 2 2
1 + R C co
RC co
D ’où : G dB = 2 0 log |G(jco)| = 201og
2 2 2
1 + R C to
Effectuons un raisonnement asymptotique :
co « 777 => G dB = 2 0 1 o g ^ - ^ = 201og/?C + 201ogco .

RC 1
Il s’agit d ’une droite de pente positive égale à + 20 dB/décade et passant par le point :
(® = jç - - ° d B - 0 dB)
ü ) » ^ - = > G dB = 20log|G (jto)| = 20log = -201ogftC - 20 log ü>

■D
O fi C co
C
13
û
O Il s’agit d ’une droite de pente positive égale à -2 0 dB/décade et passant par ce même point.
i—l
O La figure 5.33 représente le diagramme de Bode asymptotique de ce filtre (en trait fin).
fM
© CL
Ë ) La courbe réelle ne pouvant pas être rigoureusement assimilée à ses asymptotes, il est tout à
_C 2 fait logique que la valeur maximale du gain, qui correspond à la pulsation, co = 1 / R C ne soit pas
U} I
-3 égale à 0 dB.
>-
CL
O û
U
Q
137
e 5 . Les filtres fréquentiels
G,iu= 20 lo8 IG(jco)|
Pour déterminer cette valeur, il suffit de considérer la valeur exacte du gain :
RCx
J, RC
= 201og G = 201og 201og ^ ■
RC 2 2 1
1+ R C x
2 J2
R C
S o i t : G dB( — J = -2 0 1 o g 2 = - 2 0 x 0 , 3 = - 6 dB .
La connaissance de ce maximum permet de positionner la courbe réelle de gain avec une meilleure
précision (figure 5.33 en trait gras). Même si la courbe réelle est relativement proche de ses
asymptotes, il est conseillé, lorsque cela est possible, de déterminer avec précision la position des
points remarquables tels que les maxima ou minima de la courbe de gain réelle.

Pour que l’étude d ’un filtre soit complète, et c ’est particulièrement vrai pour un filtre passe-
bande, il convient de déterminer la valeur réelle de certains points particuliers. Dans le cas
présent, la valeur exacte du gain maximal est une caractéristique essentielle du filtre qui
n ’apparaît pas sur le diagramme asymptotique et qui nécessite un calcul précis.
D Dans le circuit proposé, considérons uniquement, pour le moment, l’étage formé par le
montage de la figure 5.34.
Ce montage, déjà étudié dans l’exercice 4.8, possède, pour loi de fonctionnement :
= = 1
X /?,
138
1
jCco
Figure 5.35
^ Nous pouvons donc remplacer cette partie du circuit, dans le schéma de la figure 5.19, par un
simple amplificateur (figure 5.35), dont le gain est :
a = 1 + *0
—
Ri
Appliquons le théorème de Millman au point A
Ye
— + jCcoV
*1
—A = 1
- + jCco +
R
R+
jCco
R e m a rq u e
le troisième terme du dénominateur correspond à la branche repérée sur fond gris et reliée à la
masse.
■ Sj
Réaménageons l’expression de VA :
TJ
O 3
& y __
VC +j/?CcoV S __
(1 + j/?Ccû)(VCa + jflCcoV 5 )
C
=5 C
Q cO 1 + j/?Ceo + -'/?C(d (1 + j/?Ccû)2 + j/?Cco
1 + j/?Cco
o
CM
© ex
Par ailleurs, comme aucun courant ne peut entrer dans l’amplificateur de gain a , la branche
3 repérée sur fond gris est un diviseur de tension.
en
tj
> O
Q. c
O 3
O
U
©
139
1
„ , jCCO „
On a donc : — = —-------- V A .
« ' +«■
jC œ
Vs 1 ^
S oit: - = -— V = - s(l + jffCco).
a 1 + jtfCa> A A a
En identifiant les deux expressions de VA , il vient
( 1 +j/?C co)(V e + j/?CcoVs) V ¥ e +)RC(ùVs

-------------------- 1--------------— = - s( l + j/? C (0 )
2 " a
(1 +]RC(ü) + jfiCco (1 + j/?Cco) + jÆCco
D ’o ù : a ( V + j/?Cco V ) = [ ( 1 + jf lC c o ) + j/?Cco]V
exVç = [(1 +j/?Cco) + j/?Cco - jatfCco] Vs .
-Vs a
On a donc :
-e [(1 + }RC(ù )2 + jÆCco - jaÆCco]
a
Soit : G(jco) = — = ---- -—-—-
V 2 2 2
-e - R C CD + (3 - a)j/?Cco + 1
D Pour déterminer le type de filtre réalisé, un raisonnement asymptotique suffit :
Si co —^ 0 , G —> ex,
Si co —> °° , G —> 0 .
De toute évidence, il s ’agit d ’un filtre passe-bas.

Dès lors q u ’un circuit électronique présente une relative complexité, la vision systémique
s’impose : il convient de rechercher, au sein du montage, les blocs-fonctions facilement
identifiables et dont on peut facilement déterminer les lois de fonctionnement. On remplace
alors la portion de circuit identifiée par sa fonction afin de simplifier la résolution de
l’ensemble.
140
L’a m p l if ic a t e u r o p é r a t io n n e l
EN RÉGIME NON LINÉAIRE
En l’absence d ’une boucle de contre-réaction, l’amplificateur opérationnel, en général, ne se
comporte plus linéairement. Ce nouveau type de fonctionnement permet de concevoir des
montages qui tirent parti de cette non linéarité. Ce chapitre est consacré à l’étude ces dispositifs.
6.1 F o n c t io n n em en t en c o m pa r a t eu r
Compte tenu de son gain en tension très élevé et, par
conséquent, de sa zone de linéarité très étroite, un amplificateur
opérationnel démuni d ’une boucle de contre-réaction possède
un fonctionnement caractérisé par les relations suivantes :
Si v + > v_ : v s Vmax
Ce type de fonctionnement s ’apparente à une opération de

comparaison entre les deux tensions placées à l’entrée de
l’amplificateur opérationnel.
Les niveaux des tensions de sortie max et min sont en général
& voisines des tensions
d ’alimentation V qq et qui peuvent donc être choisies en fonction des valeurs de sortie
souhaitées.
R e m a rq u e
Les valeurs des tensions v et v + doivent être comprises dans l’intervalle [V/min ; Vmax],
TJ
O
c 6.2 C o m pa r a t eu r à c o llec t eu r o u v er t
a Les amplificateurs opérationnels classiques se prêtent sans problème à un fonctionnement en
o mode comparateur, mais on leur préfère souvent des circuits spécifiquement destinés à ce type
r\i d ’opération.
©
À titre d ’exemple, la contrainte concernant l’égalité des tensions de sortie et des tensions
en d ’alimentation pose très souvent un problème lorsque l’on veut conserver une alimentation
>*
Q.
O
U
141
. L’amplificateur opérationnel en régime non linéaire
symétrique (en général +15 V /-15 V) et disposer de niveaux de sortie spécifiques (par exemple
0 V/5 V).
Ce problème trouve sa solution dans l’utilisation d ’un
comparateur dit à collecteur ouvert : il s ’agit d ’un amplificateur
opérationnel dont l’étage de sortie est constitué d ’un transistor
bipolaire dont seule la base est reliée aux étages amont. L ’émetteur
et le collecteur de ce transistor sont accessibles de l’extérieur et
l’utilisateur peut, à sa guise, compléter ce montage comme il
l’entend (figure 6 .2).
D ’une manière générale, ce transistor de sortie sera relié, par
l’intermédiaire d ’une résistance de collecteur, à un couple de
tensions V^ et V^ qui constitueront les deux niveaux de sortie
possibles (figure 6.3).
Le circuit fonctionne alors de la manière suivante :
- si v + > v _ , le transistor est bloqué est on a : v g = ;
- si v + < v _ , le transistor est saturé est on a : v s = .
On peut par exemple choisir = 5 V et placer l’émetteur du
transistor à la masse de sorte que = 0 V.
R e m a rq u e
La résistance de collecteur doit être choisie de manière à ce que le transistor puisse effectivement
être saturé. Elle doit être inférieure à une certaine valeur prescrite par le constructeur du circuit.
6 .3 ÉT U D E A PPRO FO N D IE DU BASC ULEM EN T

d ’u n c o m p a r a t e u r
T e m p s de c o m m u t a t i o n
Un comparateur ne bascule pas instantanément, pour la bonne et simple raison que ses composants
internes et, en particulier son transistor de sortie, possède un temps de commutation non nul. Dès
lors que des signaux d ’entrée sont injectés dans un comparateur, celui-ci présente alors un temps
de basculement qui varie en fonction de sa conception technologique. Afin de minimiser ce
paramètre, certains circuits sont d ’ailleurs plus spécifiquement étudiés pour fonctionner en
comparateur que pour être utilisés comme amplificateurs opérationnels dans des montages
linéaires.
S e n s i b i l i t é au b r u i t
Le montage de la figure 6.4 représente un comparateur à l’entrée duquel on injecte une tension
v e(r) = VqCOScû/ . On s’attend évidemment à observer un signal carré en sortie, étant donné que
v +, > 0 => v s = V max et M
que v +, < 0 => v s = V min .
142
6.4. Astables et monostables
Figure 6.4
Or en analysant avec précision la forme du signal de sortie, on
remarque que les transitions ne sont pas franches (figure 6.5) :
on note la présence de basculements multiples autour du point de
transition théorique.
Ce phénomène s’explique par le fait que les signaux utilisés
en électronique ne sont jamais tout à fait « purs » ; on y relève
souvent la présence de parasites, dus, notamment, au bruit de fond
généré dans les montages. Ainsi, un signal sinusoïdal, examiné
de très près, présente presque toujours un profil quelque peu
chaotique.
Ce phénomène, bien que d ’intensité très faible est
généralement négligeable dans bon nombre d ’applications. Il est
néanmoins suffisant pour provoquer, dans un comparateur
suffisamment sensible, des basculements multiples lors du
franchissement du niveau 0 V.
La figure 6.6 montre comment le signal sinusoïdal « bruité »
peut en réalité franchir plusieurs fois le seuil de basculement
alors que l’on s ’attendait à ce q u ’il ne le franchisse q u ’une seule
fois. Ce franchissement multiple entraîne alors le phénomène
présenté sur la figure 6.5.
Pour remédier à ce problème, on utilise des comparateurs un
peu particuliers qui présentent des seuils de basculement
TJ différents selon que le signal croît ou décroît. Ces comparateurs
O
C
=3
sont appelés triggers de Schmitt et sont étudiés dans les
Q exercices 6 . 1 et 6 .2.
o
CM
6.4 A s t a b l e s et m o n o st a b les
©
J3 En exploitant les propriétés de non linéarité de l’amplificateur opérationnel fonctionnant en
CD i
comparateur, on peut construire des dispositifs électroniques remplissant des fonctions très utiles.
>
Q.
O 3
û
U
©
143
6 • L’amplificateur opérationnel en régime non linéaire
mt)
A
-> t
o
F ig u re 6.7
F ig u re 6.8
Parmi ceux-ci, les montages astables et les bascules monostables figurent parmi les plus courants.
Un montage astable (figure 6.7) est un système délivrant une tension variable oscillant entre
deux valeurs (astable signifie : « qui n ’est pas stable »).
On évite d ’utiliser le terme d ’oscillateur pour ce type de montage, préférant réserver cette
appellation aux systèmes qui délivrent des tensions sinusoïdales.
On rencontrera toutefois, de temps à autre, la dénomination d ’oscillateurs à relaxation pour
qualifier ces astables.
Un montage monostable (figure 6 .8) est un système délivrant une impulsion de durée donnée 7,
commandée par un signal d ’entrée, lui-même impulsionnel. C ’est le changement de niveau (appelé
front) du signal d ’entrée qui déclenche le basculement du monostable, donc le début de l’impulsion
de sortie. Indépendamment de l’impulsion d ’entrée, la sortie repasse spontanément à son niveau
d ’origine (ou de repos) après la durée 7. Seul ce niveau de repos est stable, d ’où le terme monos
table.
La figure 6.8 représente un monostable déclenchant sur front montant et délivrant une impulsion
positive de largeur 7. Les monostables déclenchent soit sur front montant, soit sur front descendant
et délivrent une impulsion qui est soit positive, soit négative.
Exercice 6.1 ** T r i g g e r de Sc hmitt in verseu r
Le montage de la figure 6.9 représente un « trigger de Schmitt ». On injecte dans ce montage un
signal d ’entrée v e(/) = Vq COSO)/. On suppose que l’amplificateur opérationnel est caractérisé
144
par les deux valeurs de sortie Vmm et Vmax

telles que :
R\
V min
• = - V max et r-------
+ — V max < 0 *
*1 *
On posera a = ---------- .
Calculer la valeur de la tension de sortie à

l’instant t = 0 .
La tension v e décroissant de Vq vers - V q ,
déterminer sa valeur pour laquelle se produit le
basculement de la tension de sortie.
La tension v e croissant de - V q vers Vq ,
déterminer sa valeur pour laquelle se produit le
basculement de la tension de sortie.
Tracer sur un même graphe les variations des tensions v e et v s . Quel est l’intérêt de ce montage ?
Tracer la caractéristique v s = / ( v e).
E x e r c i c e 6.2 ** T r i g g e r de S c h m i t t n o n i n v e r s e u r
Le montage de la figure 6.10 présente un autre *2
montage de trigger de Schmitt. Reprendre les
mêmes questions que dans l’exercice
précédent et expliciter le principal intérêt q u ’il
présente par rapport au montage de la ^
figure 6.9. On supposera que l’amplificateur *
opérationnel est caractérisé les deux valeurs de
sortie Vmin et ^max telles <lue :
*1
^min - ^max et n ^max < ^0 '
3 *2
- ^ 1
S On posera a = — .
u R~
<L
v<U> ^
■Xi
~o | E x e r c i c e 6 . B ** R e d re sse u r dem i-alternance
o
c
=5
Q | On considère le montage de la figure 6.11 dans lequel on injecte un signal d ’entrée sinusoïdal
1 V ' ) = V o s (o r-
o | Déterminer et tracer l’évolution de la tension de sortie de ce montage.
CM
© •g. La diode sera supposée idéale (différence de potentiel nulle en sens direct). L ’amplificateur est
2 alimenté par un couple de tensions symétriques de sorte q u ’en régime non linéaire, il soit
en
J, caractérisé par les deux tensions de sortie possibles Vmin et V'max telles que Vmin = - V max .
> c
Q.
O 3
û
U
©
145
E x e r c i c e 6.4 ** L i m i t e u r de t e n s i o n a c t i f
On considère le montage de la figure 6.12 dans lequel on injecte un signal d ’entrée sinusoïdal
v e( 0 = V 0 c o s ( ù t .
Déterminer et tracer l’évolution de la tension de sortie de ce montage.
La diode sera supposée idéale (différence de potentiel nulle en sens direct). L ’amplificateur est
alimenté par un couple de tensions symétriques de sorte q u ’en régime non linéaire, il soit
caractérisé par les deux tensions de sortie possibles Vmm et Vmax telles que Vmjn = - ^ max*
On supposera par ailleurs que : Vq < Vmax .
E x e r c i c e 6.5 *** C o m p a r a t e u r à f e n ê t r e
Le montage de la figure 6.13 représente un comparateur à fenêtre.
TJ Déterminer le générateur équivalent de Thévenin au point correspondant à la tension v j . Faire de
O
C même pour le point correspondant à la tension v 9 .
a Déterminer la valeur de la tension de sortie v en fonction de la tension d ’entrée v e et représenter
graphiquement la caractéristique v s = / ( v e).
o
CM On supposera que les caractéristiques des diodes sont parfaites (différences de potentiels égales à
© 0,7 V en sens direct). L ’amplificateur opérationnel est alimenté par un couple de tensions
symétriques de sorte q u ’en régime non linéaire, il soit caractérisé par les deux tensions de sortie
CD
possibles Vmin et Vmax telles que Vmin = - V max.
>
Q.
O
U
146
E x e r c i c e 6.6 *** M o n t a g e a s t a b l e
Dans le montage de la figure 6.14, l’amplificateur opérationnel est alimenté symétriquement de sorte
que sa tension de sortie puisse prendre les deux valeurs Vmin et Vmax telles que Vm]n = ~ ^ max-
Calculer l’expression de v + en fonction de v s et montrer que la tension v_ est solution d ’une
équation différentielle.
On suppose qu’à l’instant î - 0, le condensateur est déchargé et que v s = Vmax- Déterminer et tracer
en fonction du temps les variations de la tension v_ jusqu’au point de basculement du comparateur.
Le comparateur ayant basculé, déterminer et tracer les nouvelles variations de la tension v_.
Montrer que le comparateur basculera à nouveau et que ce processus instable se répète
indéfiniment. Calculer la période des oscillations du signal de sortie du comparateur.
R
■ Sj
TJ
O 3
C
Z3
a
o
(N
© -C
O.
J3
en I
Q.
O 3
û
U
Q
147
E x e r c i c e 6 .7 ** G é n é r a t e u r de s i g n a u x t r i a n g u l a i r e s
Dans le montage de la figure 6.15, déterminer et tracer en fonction du temps les variations de la
tension de sortie v .
Les amplificateurs opérationnels sont alimentés par un couple de tensions symétriques :
K.
1
Figure 6.1 5
E x e r c i c e 6.8 *** M o n t a g e a s t a b l e issym étrique

On considère le montage de la
figure 6.16 qui s’inspire de celui de la
figure 6.14 dans lequel on a remplacé la
simple résistance R de contre réaction
par deux dipôles en parallèle formés
chacun d ’une résistance placée en série
avec une diode.
Déterminer et tracer en fonction du
temps les variations de la tension v s .
Les diodes sont supposées idéales
(différence de potentiels nulle en sens

direct).
148

P r o b l è m e 6.1 ** M o n t a g e m o n o s t a b l e
On considère le montage de la figure 6.17. On suppose que le circuit se trouve au repos avec
ve = °.
Montrer que le circuit ne peut pas fonctionner en régime linéaire et calculer la valeur de la
tension de sortie v s .
0 À un instant considéré comme origine des temps, on injecte dans ce dispositif une brève
impulsion négative sur l’entrée v . On supposera que la présence du condensateur d ’entrée permet
de superposer brièvement cette impulsion négative sur l’entrée v + de l’amplificateur opérationnel.
Montrer que la sortie du montage bascule pendant une certaine durée T puis revient à son état de
repos.
La diode sera supposée idéale (différence de potentiels nulle en sens direct). L ’amplificateur est
alimenté par un couple de tensions symétriques de sorte q u ’en régime non linéaire, il soit
caractérisé par
1 les deux tensions de sortie 4possibles Vni -inn et ViiiciA
ov telles que
1 V m-inn = - V iiidA
rnov.
On posera oc = *i
R \ + R2
R
TJ
O
C
3
Q
o P r o b l è m e 6.2 *** O s c i l l a t e u r c o n t r ô l é en t e n s i o n
fN
© Dans le montage de la figure 6.18, le condensateur C est supposé initialement déchargé. On
applique à l’entrée du premier amplificateur opérationnel une tension - V() négative à l’instant t = 0 .
CD
I
>- T3 Cet amplificateur opérationnel est alimenté en +15 V /-15 V. Le second est alimenté en +5 V/0 V.
Q . C
O 3
U a
Q
149
Le monostable possède une tension de sortie égale, au repos à 0 V et délivre, sur un front montant
à l’entrée, une impulsion positive de hauteur 5 V et de largeur x .
[ ^ D é t e r m i n e r l’expression de la tension v s et de la tension VA. Calculer l’instant T
correspondant au basculement de la tension v A . La tension Vseujj est positive.
^ Montrer que le transistor, initialement bloqué, peut saturer lorsque le monostable délivre son
impulsion de sortie. Quelle est alors la valeur de v s ?
Montrer que le processus recommence dès que le transistor se bloque à nouveau.
Tracer au cours du temps les variations des tensions v § et VA ainsi que de la tension v R
correspondant à la sortie du monostable. Calculer la fréquence des oscillations de la tension v s en
fonction de la tension Vq .
On supposera que x « T .
DU M AL A D EM ARRER ?
~o
o
c 6.1 Le tracé de la caractéristique v s = / ( v e) devra mettre en évidence les deux seuils de
=3
Q basculement différents et le phénomène dit d ’hystérésis qui y apparaît. Afin de démarrer
l’exercice dans les meilleures conditions, il est conseillé d ’exprimer la tension v + à l’entrée
o non inverseuse du comparateur.
fM
© 6.2 Chercher à exprimer v + en fonction des tensions d ’entrée et de sortie.

CD
6.3 On discutera de la valeur de la tension de sortie en fonction du signe de la tension d ’entrée
et de l’état (bloqué ou passant) de la diode.
>
Q.
O
U
150
6.4 En tout premier lieu, on s’attachera à discuter de l’état de la diode en fonction de la valeur
de la tension d ’entrée.
6.5 II s’agit d ’étudier le fonctionnement de ce dispositif en fonction de l’appartenance de la
valeur de la tension d ’entrée à différents intervalles. On pourra démarrer l’étude en analysant
le comportement du montage pour une valeur particulière de v e, par exemple 0 V. On
discutera ensuite sur l’état des diodes et sur les valeurs des tensions v | et v 2 .
6.6 Ce dispositif est un montage astable délivrant un signal oscillant entre deux valeurs. Pour
mettre en évidence son fonctionnement, il convient de raisonner sur le fonctionnement en
comparateur de l’amplificateur opérationnel et sur le comportement du circuit RC.
6.7 Dans ce montage, on remarquera la présence de deux étages placés en cascade dont le
premier correspond au circuit de l’exercice 6.6 de ce chapitre. Le signal d ’entrée du
deuxième étage est donc facilement identifiable. Il reste à déterminer le principe de
fonctionnement du second étage en raisonnant sur le signe de son signal d ’entrée.
6.8 Le circuit correspond toujours à un montage astable. La présence des diodes impose des
constantes de temps différentes selon que le condensateur se charge ou se décharge. La
forme du signal de sortie s ’en trouve modifiée. Reprendre la méthode utilisée dans
l’exercice 6 .6 . Faire un raisonnement progressif en formulant l’hypothèse que le
condensateur est initialement déchargé.
L ’analyse du comportement de ce circuit doit être menée méthodiquement. On commencera par
étudier l’état du circuit en déterminant, au repos, le seul état possible de la diode et la seule valeur
possible de la tension de sortie.
Il convient de raisonner pas à pas sur le comportement des différents étages du circuit, en partant
de l’amplificateur opérationnel situé à gauche du montage. Ce circuit délivre un signal de sortie
en dents de scie dont la fréquence dépend uniquement de la valeur de la tension continue V q
appliquée à l’entrée.
C o r r ig é s d e s e x e rc ic e s
“O
o 3
c
=3 C
Q
E x e r c i c e 6.1
o Exprimons tout d ’abord la tension v + . Quelle que soit la valeur de la tension de sortie, on a :
CM
© CL
V - V
J3 _s__ _+
CT) Ro
CL C
O 3
Û
U
151
Cette relation traduit l’égalité des courants dans la résistance R j et dans la résistance R 9 .
v+ v+ vs
On a donc : — + — = —
fl, R, R,
'R x+ R ^
Soit :
\ R \R2 J
R,
Ri
D ’où : v + =
R 1 + R7J
R
Soit, en posant a = v+ = <*V
R «+ R
À l’instant t = 0, on a v_ = v p = V q , puisque v p(f) = V0

0 'coscof.
Comme il n ’y a aucune boucle de contre-réaction sur le montage, l’amplificateur opérationnel
fonctionne en comparateur. La sortie v est donc égale, soit à la tension V , soit à la tension
-V. max *
Formulons l’hypothèse que v = V max h t = 0.
On doit alors avoir : v , = .
Et puisque v s = Vmax, on a nécessairement v+ > v_
Par conséquent : a V m ax> Vq .
Cela est contraire à l’hypothèse formulée dans l’énoncé. On ne peut donc avoir, à / = 0, que la
relation v s = - V max.
Supposons à présent que la tension v e = v_ décroisse à partir de cet état initial. Comme la ten
sion de sortie v cs est égale à - V nmov
iax
et que
1 la tension d ’entrée non
inverseuse vaut v ,t = av_5 = - a V mmov, ax
la condition de bascule-
ment du comparateur correspondra au franchissement, par la
tension v_,
c
du seuil - a V'm aov
x
.
S oit: v e = - a V max
Dès que v e devient inférieure à -a V max’ la sortie v s du
comparateur bascule à Vmax.
Nous pouvons représenter ce basculement de deux manières
différentes :
- sur un diagramme temporel (figure 6.19) où l’on représente les
variations de la tension d ’entrée et celles de la tension de sortie ;
- sur une caractéristique v s = / ( v e) qui met en évidence, en
abscisse, le seuil de basculement du circuit. Comme nous avons
étudié ce basculement lorsque v c décroît, nous orientons cette
caractéristique comme indiqué sur la figure 6 .20. Figure 6.19
152
Pour que la sortie du comparateur rebascule à nouveau de v = Vmax à v s = - V max* il faudra

attendre que la condition v + = v_ se produise à nouveau. Mais comme désormais, v g = Vmax,
on a v + - a V^max .
La condition de basculement s ’écrit donc v e = a V . Nous pouvons donc compléter le
diagramme temporel de représentation des variations de v e et de v s (figure 6 .21).
Nous y remarquerons les points de basculement différents selon le sens de variation de la tension
d ’entrée v e. La figure 6.22 représente la caractéristique v s = / ( v e ) valable cette fois-ci pour v e
évoluant dans le sens décroissant et qui diffère, par le seuil de basculement, de la caractéristique
de la figure 6 .20.
On peut par ailleurs résumer cette caractéristique à double seuil de basculement sur une seule
figure et faire ainsi apparaître un phénomène dit d ’hystérésis (retard ou décalage) qui traduit le
principe fondamental de fonctionnement de ce trigger de Schmitt (figure 6.23).
Vs
/
V'max
T3
O > ue
C
=5 0
Q ^^m ax CtVmax
o
CM
© \7
Kmax
J3
CD 1
> tj Figure 6.22 Figure 6.23
Q.
O 32
U û
©
153
Le principal intérêt d ’un tel montage réside dans la

disparition du phénomène « d ’hésitation » au niveau du
basculement de la tension de sortie, phénomène que nous
avons évoqué au paragraphe 6.3 de la partie rappels de cours
de ce chapitre.
Ainsi, on remarque, sur la figure 6.24, que même si le signal
sinusoïdal est bruité, le décalage entre les deux seuils de
comparaison interdit le basculement multiple du comparateur.
Sur cet exemple, le seul point de basculement possible
correspond au point A, lorsque le signal franchit le seuil le plus
bas dans le sens décroissant. Un nouveau basculement n ’est
possible que lorsque ce même signal refranchit le seuil
supérieur.

Le trigger de Schmitt est un montage essentiel de l’électronique non linéaire. Il permet
d ’utiliser un amplificateur opérationnel en comparateur en s’affranchissant des problèmes de
bruit que nous avons évoqué au paragraphe 6.3. Le tracé de la caractéristique v s = / ( v ) met
bien en évidence les deux seuils de basculement différents et le phénomène d ’hystérésis qui
est à la base du fonctionnement de ce circuit.
E x e r c i c e 6.2
L ’égalité des courants dans les deux résistances nous conduit immédiatement à l’expression de la
tension v + en fonction des tensions v e et v s :
+ + s
On a : —
«i *2
V V V V
Soit : — + — = - 5 + - S -
*1 * 2 /?! R 2
D ’où : v +
r*i + /?2Ï ve i vs
l « |Æ2 J /?| R2
Laissons momentanément cette expression sous cette forme et déterminons l’état de la sortie du
comparateur à l’instant / = 0 :
À c e t in s ta n t initial, o n a ve = Vq , p u isq u e v e(f) = V q CO s c û / .
f R \ + R l \
v.
Donc : v,
V ^1^2 J R,
Comme il n ’y a aucune boucle de contre-réaction sur le montage, l’amplificateur opérationnel
fonctionne en comparateur. La tension de sortie v g est donc égale, soit à Vmax >soit à - Vmax .
154
Formulons l’hypothèse que v s = - V max à t = 0. Cela suppose que v + soit inférieure à v _ ,

autrement dit, comme l’entrée inverseuse est reliée à la masse, que v + soit négative.
V0 ^max
Q r s i v s = - V max, o n a : v +
V R \R2 J R, R,
R\ V0 Vmax
Dans l’énoncé, nous avons supposé que — ^ max donc clue — >
R2 /?,
Par conséquent : v + > 0.

Constatant cette contradiction par rapport à l’hypothèse de départ, nous en déduisons que la sortie
du comparateur ne peut pas valoir ~ ^ max •
On a donc, à t = 0 : v s = Vmax-
Lorsque v e décroît, la sortie du comparateur reste à ce niveau de tension tant que la condition de
basculement n ’est pas remplie.
Cette condition s ’écrit : v + < 0.
va V V Vmax
Or : v , — + — =
V R 1R 2 J *1 R2 *1 r2
Donc v + < 0 => < — max <-

R R- R 2 max'
S o it: v e < - a V max.

Le comparateur basculera donc lorsque v , évoluant dans le sens décroissant, franchira ce seuil
- a V mov
111d A
• La tension de sortie vaudra alors vS0 = III d X
.
Cette tension de sortie restera égale à - V max tant q u ’une nouvelle condition de basculement
n ’interviendra pas. Cette nouvelle condition s’écrit désormais v + > 0 .
( R x + R 2) e [ s _ ve V max
V R,
V R \R2 J R, R, R, R, - î M x > 0 ^ v ee > - V max
max
R, R-
v+ > 0
TJ
O 3
&
C
D Soit . v e > oc Vmax.
û
Le comparateur basculera donc lorsque v e, évoluant dans le sens croissant, franchira ce seuil
O a V mov
max . La tension de sortie vaudra alors à nouveau v sc = Vmax
ov .
CM
© Les figures 6.25 et 6.26 représentent respectivement les diagrammes temporels des tensions
O.
3 d ’entrée et de sortie et la caractéristique v g = / ( v e) qui fait apparaître les deux seuils de
en basculement, comme dans l’exercice précédent.
TJ
>* O
C
CL
O 3
O
U
©
155
/
w
*’m ax
y
0
- aVm ax aV
lA 'm a x
1Km
/ ax
F ig u re 6.25 F ig u re 6.26

La principale différence observée, ici, par rapport au montage de l’exercice précédent, réside
dans le signe de la tension de sortie par rapport au signe de la tension d ’entrée. Alors que le
trigger de Schmitt étudié précédemment possède une sortie qui évolue en opposition par
rapport à l’entrée, celui que nous venons d ’étudier actuellement n’inverse pas le signal. Il
s’agit d ’un trigger de Schmitt non inverseur.
E x e r c i c e 6.3
Pour analyser le fonctionnement d ’un montage électronique qui comporte une ou plusieurs diodes,
il convient de raisonner systématiquement sur l’état (passant ou bloqué) de ces diodes.
Supposons dans un premier temps que la diode soit bloquée. Dans ces conditions, le schéma du
circuit devient équivalent à celui de la figure 6.27.
On remarque q u ’aucun courant ne peut circuler dans la résistance R. La tension de sortie v s est
donc nulle puisqu’il n ’y a aucune chute de potentiel aux bornes de la résistance. Il en est de même
pour la tension à l’entrée inverseuse : v_ = 0 .
La diode, pour être bloquée, doit être polarisée en sens inverse. Il est donc nécessaire que la
tension de sortie de l’amplificateur opérationnel, notée V a , soit négative. Comme il n ’y a aucune
156
boucle de contre-réaction dans le montage, l’amplificateur opérationnel fonctionne en

comparateur et on a donc v A = - ^ max-
Cela implique que v +, donc v e , soit inférieure à v_.
On a donc : Diode bloquée <=> v g = 0 <=> v e < 0
Puisque seule nous intéresse la relation entre la tension d ’entrée et celle de sortie, nous retiendrons
essentiellement :
v e < 0 => v s = 0 .
Dès que v e devient positive, le comparateur bascule et on a désormais v A = Vmax, ce qui ne
durera pas car la diode se débloque immédiatement ; le schéma du circuit devient alors équivalent
à celui de la figure 6.28.
L ’amplificateur fonctionne alors en régime linéaire puisque le schéma fait apparaître, très
nettement, une boucle de contre-réaction.
On a alors : v £ = v + = v_ = = v,
Nous retiendrons : v e > 0 Vs = v
Résumons à présent le fonctionnement du montage sur le graphe de la figure 6.29. Nous avons
bien affaire à un redresseur demi-alternance dont la sortie est nulle si le signal d ’entrée est négatif
et égal à ce signal d ’entrée s’il est positif.
"O
o
c
Z3
O
O
r\i
© CL
J3
CT)
> Figure 6.29

CL
O 3
U Û
157

Il existe de multiples circuits électroniques permettant de réaliser un redressement demi-
alternance. Celui-ci exploite parfaitement bien les propriétés de l’amplificateur opérationnel
qui possède ici l’originalité de fonctionner alternativement en régime linéaire et en régime non
linéaire.
E x e r c i c e 6.4
Analysons l’état de la diode : supposons que celle-ci soit bloquée. Dans ces conditions, le circuit
est équivalent au schéma proposé sur la figure 6.30.
On a alors : v s = v_ = v e .
Or, si cette diode est bloquée, l’absence de boucle de contre-réaction est équivalente à un
fonctionnement en régime non linéaire. La tension de sortie v A de l’amplificateur opérationnel,
qui fonctionne par conséquent en comparateur, est égale, soit à Vmax, soit à - Vmax.
Comme la diode est bloquée, on a nécessairement v A > v §, donc v A > v e. Comme l’amplitude
la sinusoïde d ’entrée est inférieure à la tension V , on ne peut pas avoir v A = - V , , ce
qui nécessiterait que v A soit devenue inférieure à ~ V m2LX-
On a d o n c : v A = Vmax-
0 r : VA = V o v - < v + « ve< V V
En conclusion : diode bloquée <=> < Vj <=> v s = v e -
La diode devient donc passante dès que cette condition n’est plus remplie :
diode passante <=> v e > V ^.
Le circuit devient alors équivalent au montage de la figure 6.31.
158
La diode passante assure la présence d ’une boucle de contre-réaction. L ’amplificateur

opérationnel fonctionne alors en régime linéaire.
On a donc : v g = v_ = v + = V ^ .
Nous retiendrons : v e > V\ <=> v s = V \-
Nous avons donc affaire à un montage qui reproduit, à sa sortie, la tension d ’entrée en la limitant
à la valeur (figure 6.32).
v*

On retrouve dans ce circuit limiteur actif, comme dans l’exercice précédent, un amplificateur
opérationnel qui fonctionne tantôt en comparateur, tantôt en régime linéaire. La fonction de
limitation est occasionnée par le fonctionnement non linéaire qui est déclenché par le
dépassement de la valeur V j .
E x e r c i c e 6.5
Dans un premier temps, déterminons le générateur équivalent de Thévenin au point correspondant
à v j . Commençons par réorganiser cette partie du circuit en faisant apparaître un dipôle entre le
point v « et la masse (figure 6.33).
"D 2R v\
O ZZF
C
=3 cO
O E
ân
'cL
O
f\l
©
CT i
ca
Figure 6.33
Q .
O 3
U û
159
Chapitre . L’amplificateur opérationnel en régime non linéaire
L ’association en série du générateur de tension V ç ç et de la résistance R est équivalente à

l’association en parallèle d ’un générateur de courant V q q / R et de cette même résistance R
(figure 6.34). Ce schéma équivalent fait alors apparaître deux résistances en parallèle que nous
regroupons en une seule valeur 2 R / 3 .
un un un
2VCC
2R
^cc
3
2R
3
F ig u re 6.34
Nous pouvons à nouveau transformer cette association en parallèle du générateur de courant et de

cette résistance en une association série d ’un générateur de tension équivalent de valeur
V CC 2 ^CC
------- avec la résistance 2 R / 3 (figure 6.34).
R
Procédons de même pour le dipôle correspondant au point v 9 (figures 6.35 et 6.36).
Disposant ainsi des deux dipôles équivalents aux points correspondant à v j et v 9 , nous pouvons
remplacer ces deux éléments de circuits par ces générateurs de Thévenin (figure 6.37).
2R
HZZh Vcc
2R
ÏÏ7 7
© ^cc
f7Tj rm
F ig u re 6.35
160
Vcc
©
^cc
2R
2R
3
F ig u re 6 .3 7
Appelons R j et Æ9 les deux résistances équivalentes de ces générateurs de Thévenin.

TD
O Déterminons à présent la valeur de la tension de sortie v s lorsque v e = 0 .
C
ZJ
û Si la diode D j était bloquée, aucun courant ne pourrait circuler dans la résistance R | .
Ü
'5.
O 2VrCC
CM On aurait alors : v j =
© CL
ce qui polariserait cette diode, de fait, en sens direct. La diode Dj est donc passante lorsque
J3
I Ve = 0 .
TD
>>
CL
O
C
O 3
û
U
©
161
Par conséquent : v + = v e + 0 ,7 V = 0,7 V.

Si £>2 était passante (figure 6.38), on aurait d ’une part v 2 = - 0 ,7 V et d ’autre part, un courant
positif / de polarisation de cette diode dirigé de v e vers v 2 , ce qui est impossible puisque cela
correspondrait, aux bornes de /?2 , à une différence de potentiels /?2/ et on aurait :
V,CC
- 0 , 7 V - R 21 =
ov,
-0,7V
4 ^r2 17/>|r nK2-_ 2R
^
Figure 6.38
La diode D 9 est donc bloquée et aucun courant ne peut circuler dans /?2 .
CC
On a donc : v 9 =
En conclusion, on a, pour v e = 0 :
! = v + = 0,7 V
v+< v _ v s = - V max
CC
V9 = V_ = = 3,33 V
Pour v e < 0 , les conditions sur l’état de chaque diode sont inchangées. La conclusion est donc
identique.
À présent, faisons croître la tension d ’entrée v e . La diode D j reste passante tant que la tension
d ’entrée reste inférieure à un certain seuil.
En effet, la condition « diode D j passante » se traduit par l’équation v | = v e + 0,7 V . Or la
tension v , reste inévitablement inférieure à la tension de Thévenin en ce point.
2 V iCC 2V,CC
v e < 5 ,9 6 V .
Soit : v j < ve + 0 ,7 V < 3
De même, la diode D 9 reste bloquée tant que la condition v e - v 9 = 0,7 V n’est pas remplie.
Comme la tension v 2 reste immanquablement inférieure à la tension équivalente de Thévenin du
dipôle, on peut considérer que la diode D 2 restera bloquée tant que la tension d ’entrée restera
inférieure à un certain seuil que nous pouvons facilement déterminer :
CC CC
v e - 0*7 v < —j — v £ < 4,03 V .
V2< 3
162
En résumé :
v e < 4,03 V => D | passante, D 9 bloquée,
f v , = v + = v g + 0,7 V
On a alors :
v 3,33 V
Pour v T, < v — , c ’est-à-dire C

< 2,63 V , on a : v Sc = - VIII d A
Pour 2,63 V < v .C < 4,03 V , on a donc v .S = Vm QY .
III a A
4,03 V < v e < 5,96 V => D j passante, D 9 passante.
v+ = v e + 0,7 V
On a alors : => v < v => v =
v_ = v e - 0 , 7 V + “ s max
v e > 5,96 V => D , bloquée, D 9 . passante
2 V,c c
v i = v+ = = 6,66 V
On a alors :
v2 = v_ = ve -0 ,7 V
Pour v T, > v —, c ’est-à-dire C < 7,36 V , on a : v ac = V'IIldA

v.
Pour C > 7,36 V , on a donc v Sc = - VITldA ov .
En conclusion, la sortie v $ de ce comparateur est égale à Vmax lorsque 2,63 V < v e < 7,36 V et
vaut - V 1m_Y
11et À
en dehors de cet intervalle. La figure 6.39 présente la caractéristique vo = / ( v C ) qui
fait apparaître cet intervalle (on dit parfois « fenêtre ») de tensions.
"O
O
c
U
O
O
fN
© JZ
c-
en I Figure 6.39
>
CL
O 3
U û
©
163

Ce comparateur à fenêtre possède un comportement plus complexe mais plus intéressant
q u ’un simple comparateur. La présence d'un intervalle de comparaison réglable au lieu d ’un
simple seuil de basculement offre de grandes possibilités.
E x e r c i c e 6.6
L ’expression de la tension v_ s ’obtient en considérant tout d ’abord que les résistances R j et R 0
forment un pont diviseur de tension, ce qui permet d ’exprimer la tension v + en fonction de v
Ri
On a : v , = ---------- v c .
+ * i +*2 S
Appelons i le courant circulant dans le condensateur et dans la résistance R , orienté, sur le schéma,
de la gauche vers la droite.
1r dv-
On a : - v = —I idt i ( t ) = - C ---- •
- CJ dt
Et : v _ - v s = R i .
dv_ dv_
Soit : v - v c = - R C ---- => v + R C ------ = v o
s dt “ dt s
qui est l’équation différentielle recherchée.
Si on suppose q u ’à l’instant t - 0 le condensateur est déchargé et que v s = Vmax , nous pouvons
R \
en déduire : v _ (0 ) = 0 et v + = ^ ^ - V max = « Vmax .
L ’équation différentielle devient alors :
dv_
v + R C ---- V max *
df
Cette équation différentielle a pour solution :
- t/ R C
v + K 2^
Les constantes se déterminent aisément en considérant, d ’une part, que v_(0) = 0 et que si t
tendait vers l’infini, la tension v — tendrait vers V'm a xv .
Par conséquent : v_(0) = A"|+Âr2 = 0 = > À rj = - K 1 .
Et : lim v = K , = V max *
t oo
/1 -t/RC.).
D ’où : v = V max (1 - e
164
R e m a rq u e
On notera la position de la tangente à l’origine qui coupe l’asymptote l/max au point dont l’abscisse
correspond à la constante de temps RC.
Cette expression n’est bien entendu valable que si la tension de sortie reste
Vm
à sa valeur initiale v s = ^ max • Tout basculement du comparateur nous
conduirait à reconsidérer l’évolution de v_ à partir de l’instant de ce
basculement. aVm
C ’est effectivement ce qui se passe dès que la tension v_ atteint le seuil
a ^ a x qui correspond à la tension v + (figure 6.40).
RC
A 4partir de cet instant, on a : v sc = - m ax .
l
D ’où : v , = V
s = — Ci V max
+ - v m,
Considérons l’instant de ce basculement comme la nouvelle origine des
temps.
Figure 6.40
L ’équation différentielle devient :
dv
v + RC- = - V max
dt
La solution de cette équation s’écrit toujours :

- t/ R C
= K, + K2e
Avec les conditions aux limites suivantes :

v _ (0 ) = o.V max => K\ + ^2 “ a ^max
lim v = Kt = - V max '
-t/RC
On a donc : v_ = Vmax + ( a + ! ) V maxe
Cette expression reste valable tant que la sortie du comparateur reste au niveau v g = - V max
Autrement dit, tant que la condition de basculement n ’est pas remplie.
Cette condition correspond au franchissement, par la tension v_, du seuil imposé sur l’entrée v + ,
soit _ot^ max •
~o
o Nous pouvons donc compléter les chronogrammes des tensions v_ et v g , comme indiqué sur la
c
=5 figure 6.41. La tangente à l’origine de la courbe v_ coupe toujours l’asymptote - V max au bout
Q
d ’un temps RC. Ceci constitue une information précieuse pour guider le tracé de la courbe v_.
o Le phénomène redémarre alors et, finalement, les tensions v_ et v s oscillent en permanence.
fN
© -C
CL La période T des oscillations se détermine en considérant, par exemple, le temps mis, pendant une
3 demi-alternance du phénomène, par la tension v _ , pour décroître de la valeur a V max à la valeur
CT) 1 -a V
y max ‘
CL 2
O 3
û
U
©
165
Cette décroissance est exprimée (en tenant compte du décalage de l’origine des temps) par
l’équation :
t/ / 1m / - t/ R C
v - = - y max + ( a + 1) VmaXe
À l’instant t = 772 correspondant à une demi-période, on doit avoir v_ = - a Vmax . Il suffit donc
de résoudre l’équation v_ = - a Vmax pour obtenir l’expression de la période.
\7 17 / « \ t/ —t/RC 1 \X7 —t/RC
- a V max = - V max + ( a + 1 ) V maxe => ( 1 " « ) ^max = <« + 1 ) ^m axe
. ( 1 - a )^max - t/ R C
D ou : ----------------- = e
( a + 1) Vmax
= -In fin i'

( a + 1) RC M +
1+ a
Donc : t = /?Cln
1- a
La période des oscillations à donc pour expression :
T = 2 K C ln (L t2 V
Vl - a J
Ce qu’il faut retenir de cet exercice.

Les montages astables délivrent des signaux périodiques de différentes formes (parfois mêmes
au sein d ’un même circuit comme c ’est le cas ici). Ils sont basés sur la génération
d ’oscillations de relaxation dans des systèmes non linéaires, ce qui les différencie des
oscillateurs harmoniques qui eux, sont produits par des systèmes linéaires régis par des
équations différentielles dont les solutions sont des signaux sinusoïdaux (voir problème 3.3).
166
E x e r c i c e 6.7
Le montage fait nettement apparaître deux étages différents : un montage astable identique à celui
étudié dans l’exercice 6.6 suivi d ’un montage linéaire à amplificateur opérationnel. Cette linéarité
est due à la boucle de contre-réaction assurée par le condensateur C'.
Nous connaissons déjà le signal de sortie du montage astable. Appelons-le v e. Ce signal oscille,
avec une période 7\ entre les valeurs Vmax et - Vmax . Il suffit maintenant d ’établir la relation qui
lie v s à v e.
Soit i le courant circulant dans la résistance R 3 (orienté de gauche à droite).
ve d ( " v s)
Ce courant circule dans C' : i = — = C ’---------
R3 d'
On a donc : v s = - ^ r j v ed r -
Le second montage est donc un intégrateur.
Lorsque v p = Vmax : v v dt = - R c .r + K
' » = - i d c J max
La sortie est alors une rampe de pente négative.
Lorsque v = - V max : v s =-i L r" t^maxd

/ 1
^ =
^ max __
T F t + K 2-
R,C'J
k3
La sortie est alors une rampe de pente positive.
La figure 6.42 présente les variations de la tension v c et de la tension v ,. s Comme la valeur
moyenne du signal d ’entrée de l’intégrateur est nulle, il en sera de même pour son signal de sortie.
"O
o
c
=3
O
O
f\l
©
O)
CL
O
U
167
v s sera donc un signal triangulaire oscillant entre deux tensions V j et - V j avec la même période
que le signal v e.
Le montage étudié est donc un générateur de signal triangulaire.
L ’amplitude V j se détermine facilement en considérant la valeur de la pente de ce signal sur une
demi-période 772.
Prenons par exemple une demi-période où le signal v est croissant.
Vmax 2Vl
La pente de la droite est : ------- = -------
R 3C' T /2
T
D ’où : Vj V
4 R 3C max *
On choisira évidemment les valeurs de C* et de R ^ de sorte que cette amplitude reste inférieure à
la tension d ’alimentation V qq de l’amplificateur opérationnel monté en intégrateur.
Soit : -------- Vm av< V r r . o lx ü s ïïi

4R C' max cc 3 4 ''c c

Ce montage est constitué de deux étages. Le premier délivre un signal carré qui est ensuite
injecté dans un intégrateur qui transforme donc ce signal carré en signal triangulaire. Cet
exercice met en évidence la nécessité de raisonner en termes de blocs réalisant
individuellement des fonctions élémentaires et qui, interconnectés, permettent de concevoir
des systèmes complexes très variés.
E x e r c i c e 6.8
Le montage étudié est un montage astable inspiré du montage de l’exercice 6 .6 . La résistance R
est remplacée par deux dipôles en parallèle, chacun de ces dipôles étant constitué de l’association
en série d ’une résistance et d ’une diode.
Reprenons le principe de fonctionnement du circuit de l ’exercice 6 .6 .
Si on suppose q u ’à l’instant t - 0, le condensateur est déchargé et que v s = Vmax , nous pouvons
en déduire :
R-
v _ (0 ) 0 et v + a V max*
R 3 + R 4 max
Comme v s > v _ , seule la diode Dj sera passante. La diode étant supposée parfaite (c’est-à-dire
avec une tension de seuil nulle), la boucle de contre-réaction est équivalente à la seule résistance R j .
168
L ’équation différentielle qui régit l’évolution de la tension v_ est donc :
dv_
v + R t C ----- = Vmax*
1 dt
En reprenant le résultat de l’exercice 6.6 et en remplaçant R par R ( , on obtient :
. - t/ R C
= V,max (1 - e )
Lorsque le comparateur bascule (au moment où la tension v_ atteint le seuil v + = ^ ^ max)» la

tension v § devient égale à - Vmax ; la diode D j se bloque puisque v < v_ et c ’est la diode D 2
qui devient passante.
Tout se passe alors comme si on avait remplacé la résistance R ( par la résistance R 9 . En reprenant
le résultat de l’exercice 6 .6, on peut écrire :
-t/R.C
v - = - V max + ( a + 17) V max e
Le principe de fonctionnement de ce montage est donc le même que celui de l’exercice 6 .6, à ceci
près que les croissances et décroissances de la tension v_ s’opèrent avec des constantes de temps
différentes (figure 6.43). Comme les seuils de basculement restent dictés par a , le résultat consiste
en l’apparition d ’un signal rectangulaire (et non plus carré).
169

La présence des diodes impose bien deux constantes de temps différentes aux oscillations. Il est
possible de créer un signal rectangulaire. En agissant sur les deux résistances R j et R 0 , on peut
régler le rapport cyclique du train d ’impulsions ainsi généré, c'est-à-dire le rapport entre la durée
de maintien à Vmax et la période T.
C o r r ig é s d e s p ro b lè m e s
D Si le circuit est au repos ( v e = 0 ), on a alors :
v+ = R
p-] +
TRpT
^vs = «V
Si le circuit est au repos, aucune tension ne peut varier, ce qui revient à dire que le circuit
fonctionne en régime continu. Aucun courant ne peut donc traverser le condensateur.
Déterminons à présent l’état de la diode.
Si la diode est bloquée, il n ’y a aucun courant dans la résistance R.
On a donc : v_ = v s
Dans ces conditions, si v c = Vmov, on a alors v , = a V mov. Comme a < 1 , cela équivaut à
écrire : v «, < v , ce qui est incompatible avec v sc = Viii dx
ov . De même, si v sc = - V m aQxV , on a alors
v ,T = - a m d A , soit vT , > v— , ce qui
1
incompatible
4
avec v ao = - VITl d A .
L ’hypothèse « diode bloquée » conduit donc systématiquement à une absurdité. La diode est donc
passante.
Comme elle est supposée idéale, sa tension de seuil est nulle et l’on a :
v = 0.
Comme v + = ocvs , il faudrait, pour que l’amplificateur opérationnel fonctionne en régime

linéaire, que v + , donc v , soit nulle. Il n’y aurait alors aucun courant dans la résistance R puisque
celle-ci n ’aurait aucune chute de potentiel à ses bornes. Sans ce courant, la diode ne peut pas être
passante. L ’amplificateur opérationnel fonctionne donc en comparateur.
Sa tension de sortie vaut donc, soit m da
, soit m dx
.
Si on avait v s = - V max, un courant positif circulerait dans R , du point v_ vers le point v s et ce,
compte tenu des valeurs de ces tensions. La diode ne pourrait pas être passante.
On a donc obligatoirement : v s = Vmax.
170
diode passante
v_ = 0
En résumé, dans le circuit au repos, on a :
v s = Vmax
v+ a V max
^ On suppose à présent q u ’une brève impulsion négative est appliquée sur l’entrée non
inverseuse de l’amplificateur opérationnel. On a donc pendant un court instant v + < 0 . La tension
v_ étant nulle, on se trouve dans les conditions de basculement du comparateur puisque v + < v _ .
La tension de sortie vaut désormais v 0s = - Vfvinv
max .
Par conséquent : v + =
Comme v s = - V max, le courant dans la résistance R change de sens et la diode se bloque.
Calculons l’évolution de la tension v_ en considérant l’instant de basculement comme l’origine
des temps.
Soit i le courant circulant à la fois dans R et dans C, orienté positivement de la gauche vers la
droite.
v_- v dv_
On a : i = -------- - = - C -----•
R dt
dv_
D ’où : v_ + = v s = - V max.
Cette équation différentielle admet pour unique solution :
v - = - Vt/ m axv,1
( 1 - e" t/ R C .>'
).
La tension v_ décroît donc exponentiellement à partir de 0 pour tendre vers - V max . Elle n ’aura,
bien sûr, pas le temps d ’atteindre cette valeur asymptotique puisque dès qu’elle atteindra la valeur
de v , le comparateur rebasculera.
Cette condition de basculement s’écrit :
v - = vv+ =>
^ —V max'( 1 —ce > — —çxV
u v max'
~o
O En résolvant cette équation, on détermine facilement l’instant pour lequel se produit le
c
=3
û basculement :
O Ü
1—I '5. , - t/ R C - t/ R C
O 1- e = a e - a .
(N
©
A->
SI D ’où : — — = ln( 1 a ) => t = /?Cln
CT> i RC
>- c
Q_
O 3
U û
Q
171
La tension de sortie vaut donc à présent v s = Vmax . Le courant dans la résistance change de sens.
La tension v + vaut à nouveau ocVmax et la tension v_ entreprend une croissance exponentielle
jusqu’à ce que la diode redevienne passante, instant où cette tension se fixera à la valeur v_ = 0 .
On revient donc dans un état strictement identique à l’état de repos initial qui est le seul état stable
du montage, d ’où l’appellation « monostable ». Ce circuit possède la propriété de transformer une
impulsion brève (dans le cas présent, cette impulsion est négative) en une impulsion de largeur
donnée qui ne dépend que des valeurs des composants utilisés.
La figure 6.44 représente les chronogrammes des tensions v_ et v_.
o

Il existe toutes sortes de montages monostables, à peu près tous basés sur le même principe.
Celui-ci déclenche sur front descendant et délivre une impulsion positive. Toutes les autres
combinaisons peuvent être obtenues en aménageant quelque peu le circuit. La largeur de
l’impulsion délivrée se règle par ailleurs très facilement grâce à la résistance R.
D À l’instant t = 0, le monostable est au repos. Sa tension de sortie est donc nulle. Le transistor
est bloqué et n ’influe donc pas sur le reste du montage.
Le premier amplificateur opérationnel participe à un montage intégrateur. Soit v ( /) son signal
d ’entrée.
Sa loi de fonctionnement s’écrit : v_o t.
172
En injectant un signal d ’entrée constant - Vq à partir de t - 0, on a donc :
1 r 1 r V^t
v ( 0 d r = — Vndr = — + AT1•
s /?CJ ÆCJ 0 rc
La constante K j est nulle si on considère que la tension v est nulle pour t = 0.
S oit: v V •
= —
s RC
k t = 0, la tension v s est inférieure à V .j. Le deuxième amplificateur opérationnel, monté en
comparateur, possède une tension de sortie nulle.
On a donc : v A = 0.
Lorsque v g atteint la tension V jj, le comparateur bascule et on a v A = 5 V. Ce basculement
se produit à l’instant T tel que :
V seuil
V
— = V seuil T = RC-
RC
Q Un front montant est donc délivré à l’entrée du

monostable qui délivre à son tour une impulsion Vs
positive de largeur T et de hauteur 5 V. En

choisissant correctement les valeurs de R q et de
/?R , le transistor sature dès qu’il reçoit cette
impulsion.
En saturant, le transistor court-circuite la tension v s
à la masse ; le condensateur se décharge
instantanément et la sortie v A du comparateur
rebascule à 0 V.
Dès que le monostable retrouve son état stable de
repos, le transistor se bloque à nouveau et
l’intégrateur redémarre un cycle de charge du
condensateur en délivrant une nouvelle rampe
-j-j
t»
s RC
TJ
O 33
C
=3 C
Ë ) Le processus recommence sans cesse et les
û C différentes tensions de ce montage oscillent,
1»
’E. comme indiqué sur les chronogrammes de la
O figure 6.45.
Psi
© -C
G. On choisira la durée X suffisamment petite pour que
J3 le signal v s soit un signal en dents de scie
en I
•O caractérisé par le moins de distorsion possible, mais
>
CL
O 3
û
U
©
173
6 . L’amplificateur opérationnel en régime non linéaire
suffisamment grande, malgré tout, pour que le transistor saturer ait le temps de décharger le
condensateur. On remarquera, sur le graphe de v A , la décroissance quasi-immédiate dès que la
tension de sortie du monostable sature le transistor. Par ailleurs, on notera, sur le graphe de
v s, le départ d ’une nouvelle rampe dès que le monostable est revenu à son état de repos.
^seuil
En considérant que T « 7 , la tension v oscille avec une période 7 = R C --------.
vo
Sa fréquence, par conséquent, ne dépend que de la tension d ’entrée V q , d ’où le nom d ’oscillateur
contrôlé en tension.
------------ V = kVr\ .
RC° V seuil•. 0

L ’oscillateur contrôlé en tension est encore appelé VCO (voltage controlled oscillator). Il
permet de générer un signal dont la fréquence varie proportionnellement à une tension donnée.
On retiendra, une fois de plus, l’analyse systémique du montage global qui permet de
déterminer rapidement le type de fonction réalisée par l’ensemble.
174
L es t r a n s is t o r s à effet
DE CHAMP
Les transistors bipolaires, bien que toujours très utiles en électronique, sont malgré tout
caractérisés par un certain nombre de défauts, comme, notamment, leur impédance d ’entrée
relativement faible. Par ailleurs, leur principal comportement, qui fait d ’eux des sources de
courant commandées par un courant, est parfois problématique. Les transistors à effet de champ
offrent une alternative intéressante aux transistors bipolaires. Faisant partie des transistors
unipolaires, ils sont caractérisés par une très haute impédance d ’entrée et par un comportement
que l’on peut assimiler à celui d ’une source de courant commandée en tension.
7.1 L e t r a n sist o r à effet de ch am p à jo n c t io n (jf e t )

Un transistor à effet de champ à jonction (JFET : junction field effect transistor) est constitué d ’un
canal de silicium, dopé N, par exemple et de deux zones dopées différemment qui l’entourent
(zones dopées P si le canal est dopé N).
Les deux zones P sont reliées entre elles (figue 7.1) et forment la grille G du transistor. Deux
contacts déposés sur le canal N forment son drain D et sa source S.
La figure 7.2 présente le symbole de ce transistor à effet de champ à jonction canal N. Si les
zones N et P sont inversées, on dit que la JFET est canal P (figure 7.3).
JFET canal N JFET canal N JFET canal P
Figure 7.1 Figure 7.2 Figure 7.3
175
7 . Les transistors à effet de champ
7.2 C a r a c t é r i s t i q u e s des t r a n sist o r s à effet de ch am p

Le principe de fonctionnement du transistor à effet de champ canal N est le suivant : le canal N,
entre le drain et la source, constitue un dipôle qui a vocation à être conducteur, c ’est-à-dire à être
parcouru par un courant que l’on note / D et que l’on appelle le courant de drain (même s’il est
également, par définition, le courant de source. La présence d ’une différence de potentiels
négative entre la grille et la source (soit VG^ ), crée un effet électrostatique dans le canal et confère
au transistor les propriétés suivantes :
- si VQ< VQS < 0 , le canal drain - source est conducteur ;
- si V q $ < Vc , le canal drain - source est bloqué.
La tension VQ est une caractéristique du transistor. Il s’agit de la tension de blocage qui, pour
un transistor canal N, est de l’ordre de -5 V.
Lorsque le transistor est conducteur, il peut présenter deux types de comportement en fonction
de la tension entre le drain et la source.
Si 0 < ^ Vp , le canal se comporte comme une résistance. Le courant de drain est
proportionnel à la tension ; la valeur de cette résistance dépend toutefois de la valeur de
V q $ ; on dit que le transistor fonctionne dans sa zone ohmique ou résistive.
Si > Vp, le courant / D devient quasi constant et indépendant de VDS ; on dit q u ’il y a
pincement du canal. Le transistor fonctionne alors dans sa zone linéaire car les variations de / D
sont proportionnelles à VGS .
La tension est appelée tension de pincement du transistor ; elle est de l’ordre de 2 à 3 volts
pour un JFET canal N.
Notons par ailleurs que pour une valeur de VDS donnée, le courant de drain varie en fonction
de la tension V q $ selon la loi :
GS
^Dmax
Le courant / Dmax dépend de la valeur de VDS : plus VDS est élevée, plus le courant / Dmax est
important.
L ’ensemble du fonctionnement du transistor à effet de champ à jonction canal N est résumé sur
le réseau de caractéristiques de la figure 7.4. Le JFET apparaît bien comme un dipôle commandé
par la tension V q ^ .
Pour un transistor canal P, le principe de fonctionnement reste le même à ceci près que tous les
T3 signes des courants et des tensions doivent être inversés.
O
C
=5
Q
7.3 P o l a r i s a t i o n d ’u n t r a n s i s t o r à effet de ch am p
o
CM
Polariser un transistor à effet de champ revient à l’inclure dans un montage de sorte que son point
©
de fonctionnement, en régime continu, soit situé dans sa zone de fonctionnement linéaire.
CD
>
Q .
O
U
176
7.3. Polarisation d’un transistor à effet de champ
Il faut donc avoir : ^DS >

La figure 7.5 présente un circuit de polarisation très simple à l’aide d ’une résistance ce drain. On
notera que le courant de grille, très faible, est la plupart du temps négligé.
cc
D
Ic = 0 G
/w
F ig u re 7.5
Si la tension V q $ est donnée, la caractéristique = /(^ g ) est entièrement déterminée

"O parmi toutes les courbes du réseau de la figure 7.4.
O
c
CC VDS
a On a, par ailleurs : 7D “ RD
o
r\i Cette équation correspond à la droite de charge dont l’intersection avec la caractéristique du
© transistor nous donne le point de fonctionnement. Si on souhaite effectivement polariser le JFET
JS dans sa zone linéaire, on choisira la résistance de drain de sorte que ce point soit tel que > V
O) i
>- (figure 7.6).
CL
O a
U
©
177
7.4 S c h é m a é q u iv a l e n t en r é g im e l in é a ir e
Comme pour le transistor bipolaire, le transistor à effet de champ a vocation à participer à des
montages dans lesquels ses propriétés de fonctionnement linéaire seront exploitées. Il s ’agit, ici,
d ’utiliser la proportionnalité entre le courant de drain et la tension VGS , ce qui met l’accent sur la
particularité du JFET d ’être parcouru par un courant commandé par une tension.
Supposons que le transistor soit polarisé dans sa zone linéaire. Si on superpose un signal
variable v GS à la tension de polarisation continue F G S , des variations /D et v DS apparaîtront
autour des valeurs continues de polarisation / D et V .
DS
On montre que : *D “ ^VGS +
Dans cette expression, s correspond à la pente dynamique du _1 transistor, encore appelée

transconductance et qui, pour les jFET usuels, est de l’ordre de 10 S (le Siemens est l’unité de
conductance, équivalente à des Q ) et p représente la résistance dynamique de sortie du transistor,
en général supérieure à 100 kQ et que nous pourrons, dans certains cas, considérer comme infinie.
Les figures 7.7 et 7.8 traduisent ces équations en un schéma équivalent valable pour le
fonctionnement du JFET en régime de petits signaux, selon que l’on tient compte, ou non, de la
présence de la résistance p .
S S
F ig u re 7.7 F ig u re 7.8
178
7.5. Phénomène de Distorsion quadratique
7.5 P h én o m èn e de D isto rsio n q u a d r a t iq u e

En régime dynamique, la transconductance s
d ’un transistor à effet de champ n’est pas
constante et varie en fonction de la tension
VGS •
Le paramètre s est défini, en régime de
petits signaux, par la relation :
lD
Cette pente dynamique se trouve donc

correspondre à la pente de la courbe
/ D = / ( v GS) au point de polarisation du
transistor. On voit très nettement, sur la
figure 7.9 que cette pente dépend non
seulement de la position du point de
polarisation, mais que lorsque q u ’une tension
variable se superposera à ce point, son
évolution se traduira inévitablement par une
variation de s.
En observant le résultat attendu quant aux variations du courant , on remarque une distorsion
du signal. Comme la caractéristique / D = f ( V q $) est une parabole, on l’appelle la distorsion
quadratique du transistor à effet de champ.
7.6 T ra n sisto r MOS

De nombreux types de transistors à effet de champ existent. L ’une des plus répandues rassemble
^ les transistors à effet de champ appelés transistors MOS (Métal Oxyde Semiconductor), ou encore
§ M OSFET {MOS field effect transistor). Dans ces
g transistors, la grille est séparée de sa connexion par une D D
1 couche isolante d ’oxyde de silicium (d’où leur
appellation). H =5
T3 | Leur courant de grille est alors rigoureusement nul et
o
c c leur principe de fonctionnement reste sensiblement
=5
Q = analogue à celui du JFET, à ceci près que leur tension M O S F E T canal N M O S F E T canal P
’§• VQS peut être positive. Il existe des transistors MOS Figure 7.10
o
CM 2 canal N et canal P (figure 7.10).
© ü D ’autres familles de transistors à effet de champ sont disponibles. Toutes présentent des
CD
~ particularités qui les destinent à être utilisées dans des montages correspondant à des applications
> ■g bien ciblées. Nous ne les détaillerons pas dans cet ouvrage.
Q . c
O 3
Û
U
©
179
7 • Les transistors à effet de champ
7.7 T r a n sisto rs à effet de ch am p en c o m m uta tio n

Tout comme les transistors bipolaires, les transistors à effet de champ peuvent fonctionner en
commutation. Ils sont ainsi à la base de la réalisation de circuits logiques, notamment les circuits
CMOS et présentent pour ceci, l’avantage, par rapport aux transistors bipolaires, d ’avoir une
impédance d ’entrée très grande et d ’être immédiatement aptes à être commandés par des tensions.
Les circuits logiques sont donc plus simples à réaliser avec de tels composants.
En ce qui concerne le JFET canal N, on considérera que
le transistor est bloqué si ^ q s ~ ^ et est
conducteur (court-circuit entre le drain et la source) si on
a VGS = 0 V .
Ce phénomène est assez simple à analyser : supposons
q u ’une tension positive soit appliquée au transistor
(figure 7.11). L ’application d ’une tension négative entre
la grille et la source crée un champ électrique interne
dirigé du cœur du canal N vers les zones dopées P qui
l’entourent. Ce champ est très intense du côté du drain et
l’est moins du côté de la source.
En effet : ^GD — ^ G S —^DS * F ig u re 7.1 1
La différence de potentiels entre la grille et le drain est
encore plus élevée, en valeur absolue, que la différence de potentiels entre la grille et la source.
Sous l’effet de ce champ, les porteurs N majoritaires ont tendance à s ’éloigner de la grille (un
peu du côté de la source, beaucoup du côté du drain). Une zone de déplétion apparaît. Le canal de
conduction se réduit donc d ’autant plus que la tension négative Vq S est grande, en valeur absolue.
Lorsqu’elle atteint la valeur VQ, le canal de conduction est tellement réduit q u ’aucun courant
ne peut plus y circuler : le transistor est bloqué.
Pour le JFET canal P, on considérera que le transistor est bloqué si V q § ~ 5 V et q u ’il est
conducteur si on a Vq ~ = 0 V .
Le M OSFET canal N est bloqué pour V q $ = 0 V et conducteur pour V qq ~ 5 V .
Le MOSFET canal P est bloqué pour V q § = 0 V et conducteur pour V q § ~ - 5 V .
Il faut noter que, tout comme les transistors bipolaires, les transistors à effet de champ sont
caractérisés par un temps de commutation non nul, même si celui-ci est négligeable dans bon
nombre d ’applications. Les transistors à effet de champ sont, par ailleurs, réputés plus lents, en
terme de commutation, que les transistors bipolaires.
Exercice 7.1 * Détermination de l’état d ’un tr a n s is to r à effet de cham p
Dans les quatre circuits représentés sur les figures 7.12 à 7.15, déterminer si le transistor est
bloqué ou non.
180
10 V ,10 V
ft n f/T ?
F ig u re 7.14
E x e r c i c e 7.2 * C a l c u l d ’un p o i n t de p o l a r i s a t i o n
On considère un transistor à effet de champ à jonction canal N et son réseau de caractéristiques
présenté sur la figure 7.16. Ce transistor est polarisé par une résistance de drain (figure 7.17).
b Vcc = 15V
■ Sj
■X)
"O Rn
O 3
c
D
û J D
O V,D S
fN
© -C VG S
S
CL rm
J3
en I F ig u re 7.1 7
> •O
CL
O 3
û
U
©
181
a) On choisit /?D = 100 Q et on applique une tension VG S -----2 V . Le transistor est-il polarisé
dans sa zone ohmique ou dans sa zone linéaire ? Quelle est la valeur de son courant de drain ?
b) Répondre aux mêmes questions avec /?D = 3 k £2 et VGS - “ 2 V •
c) Répondre aux mêmes questions avec R ^ = 1 kO et = -3 V .
Analyse de l’énoncé et conseils. La meilleure méthode, pour identifier la zone de
fonctionnement du transistor, consiste à supposer q u ’il se trouve dans sa zone linéaire. On vérifie
alors si cette hypothèse est compatible avec la valeur de R ^ .
E x e r c i c e 7.3 * C a l c u l de r é s i s t a n c e s de p o l a r i s a t i o n Vcc = 15 V
On reprend le transistor de l’exercice précédent (réseau de

caractéristiques de la figure 7.16) et on l’inclut dans le montage de la
figure 7.18. On souhaite faire fonctionner le transistor dans sa zone
linéaire avec un point de polarisation défini par :
VDS = 5 v et VGS = - 3 V .
Déterminer les valeurs des deux résistances /?D et /?s .
E x e r c i c e 7.4 ** P o l a r i s a t i o n d a n s la z o n e o h m i q u e
On reprend le schéma de la figure 7.18, avec le même transistor et on
souhaite à présent le polariser dans sa zone ohmique avec, pour point
de polarisation :
VDS = 1,75 V et VGS = - 3 V .
Déterminer les valeurs des deux résistances /?D et R^ .
E x e r c i c e 7.5 ** Po la risa tio n par pont de ré s is ta n c e

VCC=15V
On considère le montage de la figure 7.19. Le transistor à effet de
champ est celui de l’exercice 8 (caractéristiques représentées sur la
figure 7.16).
On donne R ( = 800 kO et /?2 = 400 k Q .
Déterminer la condition sur la valeur de la résistance /?D ainsi que la
valeur de la résistance R$ pour que le transistor soit polarisé dans sa
zone de fonctionnement linéaire avec VGS = - 2 V .
E x e r c i c e 7.6 ** A m plificateur à source com m une

Le schéma de la figure 7.20 représente un montage amplificateur à
source commune. Le transistor à effet de champ est supposé polarisé
dans sa zone de fonctionnement linéaire.
Déterminer les expressions du gain en tension, de gain en courant,
de l’impédance d ’entrée et de l’impédance de sortie de ce montage. Figure 7.19
182
ycc

/? I /?2
On posera R q = ---------- -
R | "1“ R ^
Quel problème peut-on mettre en évidence à pa ir de l’expression du gain en tension ?
E x e r c i c e 7.7 ** M ontage grille c o m m u n e

Dans le montage de la figure 7.21, le transistor à effet de champ est monté en grille commune.
Calculer l’expression du gain en tension et de l’impédance d ’entrée de ce montage. Quelle est
la valeur approchée de l’impédance d ’entrée si on choisit la résistance R§ très supérieure à 1/s ?
E x e r c i c e 7.8 ** Inverseur com m utable

Dans le montage de la figure 7.22, la tension V q du JFET peut être égale à 0 V ou à - 5 V.
Déterminer dans chacun des deux cas la valeur du gain en tension G y = v § / v e de ce montage.
R
■y>
l»
4>
'O■Xi
'C
TJ
O 33
C
C
a c
O
’S.
o O
r\i
© G.
en
J3
*3
Q. C
O û
U
©
183
E x e r c i c e 7.9 ** A m p lifica te u r à gain com m u tab le

Dans le montage de la figure 7.23, la tension V q du JFET peut être égale à 0 V ou à - 5 V.
Déterminer dans chacun des deux cas la valeur du gain en tension G y = v s / v e de ce montage.
E x e r c i c e 7 .1 0 ** C i r c u i t l o g i q u e à t r a n s i s t o r s M O S
Le schéma de la figure 7.24 représente un inverseur MOS : le transistor T j est un MOSFET canal P,
le transistor T2 est un M OSFET canal N. Ces deux transistors fonctionnent en commutation.
Déterminer la valeur de la tension de sortie Vs lorsque Ve = 0 V , puis lorsque VQ = 5 V .
vcc = 15 v

P r o b l è m e 7.1 ** A m p l i f i c a t e u r à s o u r c e c o m m u n e et d é c o u p l a g e p a r t i e l
Dans le montage de la figure 7.25, on reprend un montage amplificateur à source commune en
“O effectuant un découplage partiel de la résistance de source.
O
c D Calculer l’expression du gain en tension.
=3
Q
^ Montrer que si R m » 1/s , ce gain ne dépend plus du paramètre s.
o Conclure sur l’intérêt de cet aménagement dans le circuit.
fNl
©
P r o b l è m e 7.2 ** A m p l i f i c a t e u r à d r a i n c o m m u n
CD
>> Le schéma de la figure 7.26 représente un montage amplificateur à drain commun.

CL
O
U
184
D Calculer l'expression du gain en tension.

^ Calculer l’expression du gain en courant.
Ë ) Calculer l’impédance de sortie de ce montage.
"O
o 3
&
c
Q
13
DU M AL A D EM A RRER ?
o 7.1 Raisonner systématiquement sur la tension grille - source.
r\j
© SZ
O. 7.2 La meilleure méthode, pour identifier la zone de fonctionnement du transistor, consiste à
J3 supposer q u ’il se trouve dans sa zone linéaire. On vérifie alors si cette hypothèse est
CD I compatible avec la valeur de R D .
> •O
CL
O 3
û
U
©
185
7.3 Cet exercice ne pose aucune difficulté. La connaissance du point de polarisation permet de
déterminer immédiatement le courant de drain. Il suffit, à partir de cette valeur, d ’appliquer
les lois les plus simples de l’électrocinétique pour déterminer les valeurs des deux
résistances.
7.4 On s ’attachera à déterminer, en tout premier lieu, la valeur du courant de drain et ce, à partir
de la caractéristique du transistor (figure 7.16). Les valeurs des résistances se détermineront
sans problème à partir de cette valeur.
7.5 On commencera par calculer le potentiel de grille et on exprimera la condition recherchée au
travers de la valeur du potentiel de drain.
7.6 Comme pour les montages amplificateurs à transistors bipolaires, il est nécessaire
d ’effectuer le schéma équivalent du circuit en régime dynamique. On supposera que la
résistance dynamique du JFET est infinie. On remarquera que les schémas équivalents des
transistors à effet de champ sont plus simples à effectuer que dans le cas des transistors
bipolaires, mais la même rigueur est requise afin de ne pas commettre d ’erreurs. Le
condensateur C s permet de découpler la résistance de source /?s et donc, de préserver sa
valeur de polarisation continue tout en constituant un court-circuit pour les signaux
variables. Le condensateur C() permet de superposer le signal d ’entrée variable à la valeur
continue du potentiel de grille.
7.7 Dans le schéma équivalent, toujours veiller à positionner correctement la différence de
potentiels Vq ^ .
7.8 Le transistor fonctionne ici en commutation. Dans chacun des deux cas (bloqué ou
conducteur), on le remplacera par son équivalent simple (circuit ouvert ou court-circuit).
7.9 Mêmes conseils que pour l’exercice 7.8 : considérer le schéma équivalent du circuit dans
chacun des deux cas.
7.1 0 Raisonner sur l’état de chacun des deux transistors. Attention, la source du transistor T j est
reliée au potentiel V qq = 5 V .
La résistance Æm, dite de masquage ou de stabilisation, permet de rendre la valeur du gain en

tension insensible aux variations de s mises en évidence au paragraphe 7.5 des rappels de cours.
Dans le schéma équivalent, veiller à positionner correctement la différence de potentiels v G S.
Il s’agit toujours de déterminer les caractéristiques de l’amplificateur à partir de son schéma

équivalent. On parvient rapidement aux résultats recherchés avec un minimum de rigueur et de
méthode.
186
E x e r c i c e 7.1
Il s’agit ici d ’un transistor JFET canal P. Sa différence de potentiels grille - source valant 10 V
(aucun courant n’entre par la grille, donc aucune chute de potentiel aux bornes de /?|), ce transistor
est bloqué.
La tension V q $ du transistor canal N est nulle. Il ne peut donc pas être bloqué.
La tension v G^ du transistor canal P est nulle. Il ne peut donc pas être bloqué.
La tension VGS du transistor canal N est égale à -1 0 V. Il est donc bloqué.

Pour déterminer si un transistor à effet de champ est bloqué ou non, il suffit de considérer sa
tension VGS. Un JFET canal N est bloqué si sa tension VGS est inférieure à - 5 V. Un JFET
canal P est bloqué si sa tension V q $ est supérieure à 5 V.
E x e r c i c e 7.2
Pour résoudre cet exercice, nous supposerons, pour chaque cas, que le transistor fonctionne dans
sa zone linéaire.
a) On a = 100 Q et V qq = - 2 V . D ’après le réseau de caractéristiques de la figure 7.16,
on a, si le transistor est effectivement polarisé dans sa zone linéaire :
^ / D = 12 mA.
= Dans ces conditions, le potentiel de drain a pour valeur :
I VD = V c c - R d I d = 1 5 - 100 x 12 x 10 = 13,8 V.
~o
O
c | Comme = 0 , on a : = ^ 3,8 V .
=3
û f Comme la tension de pincement Vp est égale à 3,5 V, on a bien > Vp ; le JFET est donc bien
O
T—I g. polarisé dans sa zone de fonctionnement linéaire et / D = 12 mA .
O
(N
| b) On a = 3 kO et VGS = - 2 V . D ’après le réseau de caractéristiques de la figure 7.16, on
© & a, si le transistor est effectivement polarisé dans sa zone linéaire :
_C
O) i / n = 12 mA .
’v_ T3 U
>- C
CL
O 3
U û
©
187
Dans ces conditions, le potentiel de drain a pour valeur :

VD = V c c - R d I d = 15 - 3 x 103 x 12 x 10~3 = -21 V.
Cette valeur est manifestement impossible à obtenir. Le transistor ne se trouve donc pas polarisé
dans sa zone linéaire. Comme il n ’est pas bloqué = - 2 V ), il se trouve donc dans sa zone
ohmique.
Sur la caractéristique correspondant à V q § = - 2 V , mesurons la valeur de la résistance
équivalente du canal drain - source dans la zone ohmique du transistor.
DS 3,5
On a : R DS = 292 O .
/ -3
D 12x10
Le courant de drain / D vérifie alors la relation :
^CC “ R D r D + ^ D S 7D •
V CC 15
D ’où : 7n = ------— — = = 4,6 mA .
D « d + r ds 3292
Par ailleurs : V = R ^ ^ f ^ = 292 x 4,6 x 10 ^ = 1,3 V .
On a bien ce qui confirme la présence du point de polarisation dans la zone ohmique.

c) On a /?D = 1 k£2 et V q $ = - 3 V . D ’après le réseau de caractéristiques de la figure 7.16, on
a, si le transistor est effectivement polarisé dans sa zone linéaire :
/ D = 7 mA .
Dans ces conditions, le potentiel de drain a pour valeur :

On a donc : VDS = VD = VCQ - fiD/ D = 15 ~ 1000 x 7 x 10”3 = 8 V .
Comme la tension de pincement Vp est égale à 3,5 V, on a bien ; le JFET est donc bien
polarisé dans sa zone de fonctionnement linéaire et = 7 mA .

Pour déterminer si un JFET fonctionne dans sa zone linéaire, dans sa zone ohmique ou s’il est
bloqué, la bonne méthode consiste à supposer q u ’il est polarisé dans sa zone linéaire. Cet
exercice rassemble les trois cas possibles.
E x e r c i c e 7.3
Comme le transistor doit être polarisé dans sa zone linéaire, on a :
^GS = " 3 V => ' D = 7 mA .

Comme la grille se trouve à la masse, la tension de source doit être égale à 3 V.
188
Vs
D ’où : Vc = 3 V = > / ? c = — = = 429 Q .
-3
'D 7x10
VC C " VD 15-8
Par ailleurs : Vr,e
DS - 5 V => VD = 8 V => R c = = 1 kCl .
-3
fD 7 x 10
Ce qu'il faut retenir de cet exercice

Le réseau de caractéristiques du JFET permet de lire immédiatement la valeur du courant
de drain, donc de déterminer les résistances recherchées en appliquant simplement la loi
d ’Ohm.
E x e r c i c e 7.4
Sur la caractéristique correspondant à VGS = - 3 V, mesurons la valeur de la résistance
équivalente du canal drain - source dans la zone ohmique du transistor (figure 7.16).
RkDS
t 3,5
On a : R DS
-3
= 500 n .
/ rD 7x10
Comme on souhaite polariser le JFET dans sa zone ohmique, on doit avoir
DS 1,75
fD ~ = 3,5 mA .
R DS 500
La grille étant à la masse, on doit avoir V§ = 3 V étant donné que V q $ = - 3 V . Comme

VDS = 1,75 V , on aura VD = 4,75 V .
VS =
On en déduit alors : R Q = — = 857 Q .
7D 3,5 x 10 3
D VC C ~ VD 1 5 - 4 ,7 5
Puis : /?D
An = ------------- = ------------- r = 2,93 k o .
D 3,5 x 10

1» À peine plus difficile que l’exercice précédent, ce cas nécessite toutefois la mesure de
R d s sur Ie réseau de caractéristique du transistor. On notera que l’hypothèse de
TJ
O départ (fonctionnement en zone ohmique) permet de déterminer immédiatement le courant de
C
c drain.
a c
c
o E x e r c i c e 7.5
r\i
© JZ
CL La condition à respecter pour que le transistor soit polarisé dans sa zone linéaire s’écrit :
J3
O) I ^DS > VP ■
>- C
CL
O 3
û
U
©
189
Il nous suffit donc d ’exprimer V en fonction de R ^ pour traduire cette condition sous la forme
d ’une contrainte sur R D .
Le potentiel de grille V q se calcule aisément : comme aucun courant ne peut entrer dans la grille
du transistor, les deux résistances R | et R2 constituent un pont diviseur de tension.
R2 400
On a donc : x 15 5V.
R\ +R2 C C ~
800 + 400
Comm e on veut VGS = - 2 V , on doit avoir : Vs = 7 V .

De même, d ’après la caractéristique de la figure 7.16 :
Kg s = - 2 V => / D = 1 2 m A .
Vc 7
On aura donc : /?s 583 Q .
'D 12 x 10
La condition > Vp s ’écrit à présent :
VD -V's>Vp=> vc c - ^ d /d - ' /s > v p -

VCC ~ VS ~ VP
S o it: y c c - r s - y p > * D/ D = > * D < - ^ , — -•
'D
Application numérique : R D < —— - — ^ => R D < 375 Q. .

1 2 x 1 ()

Il s ’agit du très classique circuit de polarisation par pont de 4 résistances. Les conditions
imposées permettent de déterminer rapidement les valeurs des résistances de drain et de
source. Les deux résistances R { et R2, quant à elles, servent à régler le potentiel de la grille.
E x e r c i c e 7.6
Considérons le schéma équivalent du circuit
(figure 7.27). Dans ce schéma équivalent, le transistor
correspond à la partie encadrée en pointillé. Les

résistances R | et R2 se trouvent en parallèle ;
remplaçons-les par leur résistance équivalente R0.
D ’après ce schéma, on tire :
v s = ^ d ' s = ~R DlD = ~ s R D v GS-
190
Or : v GS = v e .
^ vs ~ s R Dv GS d
On en déduit alors : G v = — = ------------- = - s R D*
ve VGS
En général, ce gain n ’est pas très élevé.
Le gain en courant se détermine tout aussi facilement
- s v GS
= - s R ()•
ga = 7 =
' GS
Ri
L ’impédance d ’entrée a pour expression :
Ze = — = R o-
En choisissant R q la plus grande possible, on peut ajuster cette impédance d ’entrée de sorte
q u ’elle soit très importante. Par conséquent, le gain en courant peut, lui aussi, être relativement
élevé.
Quant à l’impédance de sortie, la présence de la source de courant s Vq ^ en série dans le dipôle
de sortie lui confère une valeur, en théorie, infinie.
L ’expression du gain en tension montre que celui-ci dépend de la pente du transistor. Par
conséquent, comme nous l’avons montré dans les rappels de cours, le signal de sortie présentera
une distorsion quadratique.

Le montage à source commune est un amplificateur de courant possédant une très grande
impédance de sortie et une impédance d ’entrée ajustable, pouvant être relativement élevée.
Dans cette version simple, on relèvera une distorsion quadratique du signal de sortie dont on
étudiera une correction dans le problème 7.1. On notera la présence des condensateurs de
découplage qui jouent exactement le même rôle que dans le cas des amplificateurs à transistors
bipolaires.
E x e r c i c e 7.7
■ Sj
■X)
La figure 7.28 représente le schéma équivalent du montage.
T3 De toute évidence, on a :
O 3
&
c
D VGS = - v e et v s = _lÇ/?Dv GS-
û
O
1— I v - s / ? n v r <;
O Par conséquent : G v = — = -----------— = s/?n .
fN
© ve - VGS
_c
CT> Calculons à présent l’impédance d ’entrée.
TJ
>- O
C
CL
O 3
O
U
©
191
La loi des nœuds appliquée au point S nous donne :

v.
SV
'e + VVGS - — = > / = — +
Rs e Rs e
On en déduit alors :
1 + sRs
Si R ç » - , alors :
5 s

Le montage grille commune possède un gain en tension qui dépend exclusivement de la
résistance de drain et de la transconductance du transistor. Son impédance d ’entrée est
moyenne, de l’ordre de 1000 Si .
E x e r c i c e 7.8
En supposant que la tension V q est nulle, la tension VGS du transistor est égale à 0 V. Il est donc
conducteur et court-circuite l’entrée inverseuse de l’amplificateur opérationnel à la masse. Le

montage est donc équivalent au schéma de la figure 7.29.
La boucle de contre-réaction assure au montage un fonctionnement linéaire. Par conséquent,
v_ = v + = 0 V . Le même courant i circule dans les deux résistances R reliées à l’entrée
inverseuse et on a :
i =
R R
192
f/T J
Figure 7.29
Par conséquent : Vq = 0 => G y = — = -1 .

ve
Si Vq = - 5 V , le transistor est bloqué et le circuit est équivalent au montage de la figure 7.30.
Comme aucun courant ne peut entrer dans l’amplificateur opérationnel, il n ’y a aucune chute de
potentiel aux bornes de la résistance qui lui est connectée. Par conséquent, on a v + = v e . Comme
l’amplificateur opérationnel fonctionne en régime linéaire, on aura aussi v_ = v e . Aucun courant
ne peut donc circuler dans la résistance qui relie la tension d ’entrée à l’entrée inverseuse de
l’amplificateur opérationnel. Il n ’y aura donc pas de courant non plus dans la résistance connectée
sur la sortie.
On a donc : Vq = -5 V => v s = v e .
TJ
C
■s>
U
1»
!/>
"O Figure 7.30
o 3
3
c C
û
=3
O
c
O V Ce q u ’il faut retenir de cet exercice
i— l *5.
O Les transistors à effet de champs utilisés en commutation se comportent soit comme des
CM
circuits ouverts, soit comme des courts circuits, commandés par une tension. Ils permettent
© CL
4-» donc de piloter facilement le fonctionnement de certains circuits. Ici, on est en présence d ’un
_c 3
C7> I inverseur commutable.
> Q
C
CL
O 3
Û
U
©
193
7 • Les transistors à effet de champ
E x e r c i c e 7.9
En supposant que la tension V q est nulle, la tension ^GS du transistor est égale à 0 V. Il est donc
conducteur et court-circuite R j vers la masse. Les deux résistances R j et R2 se trouvent donc en
parallèle et forment une résistance équivalente R telle que :
/?,/?
R
/?,+/?
Nous sommes alors en présence d ’un amplificateur non inverseur de gain G y tel que :
Gv =
Si la tension de commande du JFET est égale à - 5 V, le transistor est bloqué et la résistance R j

se retrouve avec l’une de ses bornes « en l’air ». Elle ne joue plus aucun rôle dans le circuit ; seule
la résistance /?9 relie l’entrée inverseuse de l’amplificateur opérationnel à la masse.
*3
Cette fois, on a : G v = 1 + ----
R2
Il s ’agit donc bien d ’un amplificateur dont nous pouvons commander le gain par l’intermédiaire
du signal de commande V q .

Un autre exemple de montage pouvant être commandé par une tension et présenter deux
types de comportement différents. Ce montage correspond à un amplificateur à gain
commutable.
E x e r c i c e 7.1 0
Si la tension d ’entrée est nulle, la tension V q $ du transistor T\ est égale à - 5 V. Comme il s’agit
d ’un transistor canal P, il est donc conducteur et court-circuite la tension Vs sur la tension
d ’alimentation V qq • Dans Ie même temps, le transistor T2 possède une tension V q § nulle.
Comme il s ’agit d ’un M OSFET canal N, il est bloqué et isole Vs de la masse.
On a donc : Ve = 0 V = > V s = 5 V .
Si la tension d ’entrée est égale à 5 V, la tension V q $ du transistor T j est nulle. Comme il s ’agit
d ’un transistor canal P, il est bloqué et isole la tension Vs de la tension d ’alimentation V qq . Dans
le même temps, le transistor T2 possède une tension V q $ égale à 5 V. Comme il s ’agit d ’un
MOSFET canal N, il est conducteur et court-circuite Vs à la masse.
On a donc : Ve = 5 V => Vs = 0 V .
Le montage correspond à un inverseur logique.
194

Tout comme les transistors bipolaires, les transistors à effet de champ se prêtent très
facilement à la réalisation de circuits logiques. Les transistors MOS, en particulier, sont à la
base d ’une famille de circuits logiques très utilisée. On notera que les circuits logiques ainsi
réalisés sont plus simples, pour une même fonction, que les circuits à transistors bipolaires. Ils
sont néanmoins, en général, moins rapides.
C o r r ig é s d e s p r o b lè m e s
[ ^ E f f e c tu o n s le schéma équivalent du montage (figure 7.31) en remplaçant, comme dans
l’exercice précédent, les deux résistances de polarisation de grille par la résistance R0.
Ona: vs = - s R Dv Q S .
° r : VGS = VG - Vs*
Avec : G = v e .
TJ
O E t: vs = .v/?mvGS.
C
=5 D ’°ù : VGS = v e - s^ mv GS-
Q
Soi t : ve = (1 + ^ m)vGS.
o
CM
Vc - ^ n v r ç -s R D
© On en déduit alors : G v = — = --------------------
J3 ve {1 + -v^ m )v GS 1+
en i
> ”3
Q.
O 3
û
U
©
195
- sR d Rd
Dans ces conditions, le gain en tension ne dépend plus de la pente du transistor ; le phénomène de
distorsion quadratique est éliminé.

Voici un montage extrêmement important : il s ’agit de l’amplificateur à source commune dans
lequel on a, grâce au découplage partiel de la résistance de source, éliminé le phénomène de
distorsion quadratique.
D Le schéma équivalent du montage à drain commun est très simple à obtenir (figure 7.32).
Comme toujours, nous remplaçons les deux résistances de polarisation de grille par leur résistance
équivalente /?0.
Le gain en tension du montage a pour expression :
G iG= 0 1d D
-> •
A
fïïJ
S
v.
Fi gur e 7.32
vs
Donc : G y =
V
e ( 1 + s R s )v gs 1 + sRg
196
^ Le gain en courant s’obtient immédiatement :

G yvGS _ s R Qv GS _ s R Ov GS _ sR0
A 'e Ve ( 1 + °RS ^ G S ~ 1 + sRS
R0
E ) Quant à l’impédance de sortie, elle se calcule en court-circuitant les bornes d ’entrée.
vq
On a alors : Z_ = ------
Si les bornes d ’entrée sont court-circuitées, la tension de grille se trouve à la masse. On a donc
VGS = - v s . Comme /s = , on obtient :
z = ~Vqs = I
S s v GS s

Il s’agit du très classique amplificateur à drain commun dont les gains en courant et en tension
peuvent être réglés par l’intermédiaire des résistances du circuit. En revanche, sont impédance
de sortie ne dépend que du transistor choisi. Elle sera typiquement de l’ordre de 1000 Q .
-J-J
1>
vu
TJ
O 3
3
C
=3 C
q
û C
U
’cL
O
fM
©
CT)
>- ”3
CL
O 3
û
U
Q
197
L es circu its lo g iq u es
COMBINATOIRES
RA PPELS DE CO U RS
L ’électronique moderne traite non seulement des signaux analogiques qui varient continûment au
cours du temps, mais également de signaux numériques ou logiques qui ne peuvent prendre que
deux valeurs distinctes.
Les dispositifs qui traitent ou transforment de tels signaux sont les circuits logiques dont l’étude
fait appel au formalisme mathématique de l’algèbre de Boole. Cet ouvrage se limite volontairement
à la famille la plus simple des circuits logiques combinatoires.
8.1 L es lois de l ’a lg èb r e de B o o le
L’algèbre de Boole est l’ensemble B = {0; 1 } muni de la loi « OU » notée « x + y », de la loi « ET »
notée « xy » et de la négation « NON » notée « x », où x et y sont deux éléments de l’ensemble B . Les
éléments 0 et 1 de B peuvent être appelés vrai ou faux, oui ou non et correspondent, au niveau des
circuits électroniques, à deux niveaux de tension différents, en général 0 et 5 V.
Ces lois sont définies par :
x y = 1 si et seulement si x = 1 et y = 1 .
x + y = 1 si et seulement si l’une au moins des deux variables vaut 1.
Je = I si et seulement si x = 0 et réciproquement (lire « x barre »).
Compte tenu de la taille de l’ensemble B, il est facile représenter dans un tableau, appelé table
de vérité, l’ensemble des combinaisons possibles des couples (x; y) et leurs valeurs
correspondantes pour n ’importe laquelle de ces lois élémentaires (figure 8.1).
Cette même figure présente les schémas normalisés de ces fonctions logiques (norme
internationale en haut et norme française en bas).
R e m a rq u e
Lorsque l’on applique la négation à une variable x, celle-ci est dite complémentée.
8.2 P r o pr iét és fo n d a m en t a les

Les lois ET et OU possèdent un certain nombre de propriétés qui confèrent à l’ensemble B sa
structure mathématique d ’algèbre :
[x + y = y + x
Commutativité des deux lois :
[xy = yx
198
8.3. Fonctions et systèmes logiques combinatoires
Fig ure 8.1
\x + (y + z) = (x + y) + z
Associativité des deux lois :
[*(yz) = (* y)z
\ x + 0 = jc
éléments neutres :
1 JC- 1 = X
(X + \ = 1 JC -h JC = 1
éléments absorbants et symétriques :
[ jc - 0 = 0 x -x = 0
\x + X = X
Idempotence
\ x ■X - X
\x • (y + z) = x y + xz
- Distributivité de chacune des lois :
[x + ( yz) = (x + y) ■(* + z)
Deux autres lois sont à considérer comme essentielles ; il s ’agit des lois de Morgan :
-O | x *y = x + y et * + y = x • y .
O
c
=5 g
Q
1 8.3 F o n c tio n s et sy st èm es lo g iq ues c o m bin a t o ir es
O Oo
(N 0
J Une fonction logique combinatoire est une fonction de B, de plusieurs variables appartenant à B
©
2 et dont la valeur (0 ou 1) dépend d ’une combinaison logique (utilisant les lois ET, OU et NON)
CT) 1 des variables.
>* O
Q. C
O 3
û
U
©
199
Chapitre 8 . Les circuits logiques combinatoires
On appelle système logique combinatoire la

représentation schématique d ’une fonction logique ; dans
ce cas la fonction logique est considérée comme la sortie f(a,b,c,d)
du système tandis que les variables en constituent les
entrées. La figure 8.2 représente un système correspondant
à une fonction de quatre variables.
Figure 8.2
Exemple : f ( a 9b,cyd) = a + (b + c) a + d ■(b + c ) .
Toutes les fonctions logiques peuvent se mettre sous une forme standard appelée forme
canonique. Sous cette forme, la fonction se présente comme la « somme » (le OU logique) d ’un
certain nombre de termes appelés mintermes, composés chacun du ET logique de toutes les
variables (complémentées ou non) de la fonction. Le nombre de mintermes possible est égal à 2 '\
où n représente le nombre de variables de la fonction.
Exemple : g (a,b,c,d) = abc d + abcd + a b c d + abcd.
D ’une manière générale, toute fonction logique possède plusieurs formes. L ’une de ces formes
correspondant à l’écriture la plus simple de la fonction, est appelée forme minimale. Nous
étudierons au cours de ce chapitre, l’art de déterminer la forme minimale d ’une fonction logique,
étape indispensable à la réalisation de circuits logiques électroniques optimisés.
Toujours compte tenu du faible nombre de possibilités, il est possible de réaliser la table de
vérité de la fonction qui résume de manière exhaustive, l’ensemble des solutions possibles pour
cette fonction (voir figure 8.3 pour l’exemple de la fonction g ci-dessus).
8.4 C ircuits logiques électroniques

a b c d /
L ’électronique logique a pour objet de concevoir des systèmes 0 0 0 0 0
logiques réalisant des fonctions logiques de plusieurs variables. En 0 0 0 1 0
règle général, la variable 0 correspond à 0 V ; la variable 1 correspond 0 0 1 0 0
à 5 V. 0 0 1 1 0
Pour ce faire, on utilise des composants électroniques appelés 0 1 0 0 0
portes logiques, réalisant les opérations logiques élémentaires ET, 0 1 0 1 0
OU et NON, fabriqués à partir de transistors bipolaires ou à effet de 0 1 1 0 0
champ et disponibles sous forme de circuits intégrés comportants 0 1 1 1 0
plusieurs portes de même nature. Ces circuits nécessitent une
1 0 0 0 1
alimentation, en général : 0 V/ + 5 V.
1 0 1 1 0
On dispose, certes, de portes logiques électroniques ET, OU et
1 0 1 0 0
NON (appelées souvent AND, OR et inverseur) dont la 1 0 1 1 0
représentation symbolique correspond à celle de ces opérations
1 1 0 0 0
(figure 8.1), mais on utilise souvent des portes élémentaires réalisant
1 1 0 1 1
les opérations NON-OU (appelée également NOR) et NON-ET
1 1 1 0 1
(appelée également NAND). La figure 8.4 présente la représentation
1 1 1 1 1
symbolique internationale et française de ces deux portes classiques,
ainsi que leur table de vérité. Figure 8.3
200
8.4. Circuits logiques électroniques
X y x+ ÿ~ X y x-y
0 0 1 0 0 î
0 î 0 0 î î
1 0 0 1 0 î
1 1 0 1 î 0
fonction NO N -O U fonction NO N -ET
porte NOR
F ig u r e 8.4
On cherche souvent à construire un système logique en n ’utilisant q u ’un seul type de porte ; par
exemple, des portes NAND, ou des portes NOR. Les portes logiques élémentaires sont en effet
disponibles sous forme de circuits intégrés comportant 2, 4 ou 8 portes identiques. En concevant
des circuits qui utiliseraient, en petit nombre, quelques portes NAND, quelques NOR, quelques
inverseurs, on multiplierait le nombre de circuits intégrés à mettre en œuvre et, très souvent, dans
chaque circuit, seules une ou deux portes seraient utilisées. Le coût et l’encombrement
deviendraient alors prohibitifs. Si on se contraint à n ’utiliser q u ’une seule catégorie de portes (des
NAND ou des NOR, par exemple) on utilise au maximum les ressources disponibles au sein d ’un
même circuit intégré. Ce choix est donc dicté par des considérations d ’optimisation. Il est possible
de réaliser n’importe quelle fonction logique combinatoire en utilisant uniquement des portes
NAND ou uniquement des portes NOR.
£ R e m a rq u e
c Pour concevoir un inverseur, il suffit de prendre une porte NOR ou une porte NAND et d’en relier
SSI les deux entrées.
U
tt
Les circuits électroniques logiques se répartissent en plusieurs familles possédant chacune des
TJ
O | caractéristiques différentes. Les plus connus sont les circuits logiques TTL et les circuits CMOS,
C
=3 è Les circuits logiques TTL (Transistor Transistor Logic) sont fabriqués à partir de transistors
û £ bipolaires. Longtemps réputés comme les plus rapides (en terme de commutation), ils sont
g- malheureusement très gourmands en énergie. Cette famille de circuits est en voie d ’extinction
O *j
(N 2 mais reste toujours disponible pour la maintenance des systèmes qui en comportent. On leur
© •g. préfère néanmoins aujourd’hui les circuits logiques CMOS (Complementary Métal Oxyde Semi-
en
2 conductor) fabriqués à partir de transistors MOS à effet de champ, qui consomment très peu
> d ’énergie, qui possèdent une impédance d ’entrée infinie et qui, compte tenu des progrès
Q. c
O 3
U û
©
201
technologiques réalisés, sont la plupart du temps suffisamment rapides pour la plupart des
applications courantes de l’électronique logique.
Signalons l’existence d ’autres familles de circuits logiques (nombreuses en réalité), qui ne sont,
la plupart du temps, que des variantes de ces deux grandes familles TTL et CMOS et possèdent
quelques particularités qui les destinent à des applications bien ciblées. Quoi q u ’il en soit, on
retrouve, dans chacune des familles, les mêmes types de fonctions logiques préfabriquées sous
forme de circuits intégrés.
Il convient de retenir q u ’aucun courant ne rentre dans une porte logique CMOS et que le courant
de sortie maximal est de l’ordre de quelques mA à quelques dizaines de mA selon les séries de
circuits. Ce courant de sortie est sortant lorsque la sortie est à 1 et entrant lorsque la sortie est à 0.
Somme toute, cette orientation du courant est logique puisqu’il doit être bien rare d ’observer un
courant sortant d ’une porte dont la sortie est à 0 et se dirigeant vers un potentiel plus faible.
Les différentes familles de circuits diffèrent aussi par leurs seuils de basculement qui
détermine, en fonction de la tension d ’entrée, si la sortie se trouve à l’état bas (0 V) ou à l’état haut
(5 V). En pratique, toute tension d ’entrée inférieure à un certain seuil sera perçue, par la porte,
comme un niveau d ’entrée 0, tandis que toute tension supérieure à un second seuil sera perçue
comme un niveau d ’entrée 1.
Ainsi, pour la technologie TTL, on a :
v e < 0,8 V => entrée équivalente à 0
ve > 2 V => entrée équivalente à 1 .
Entre des deux valeurs, le fonctionnement de la porte est incertain.

Pour la technologie CMOS, on a :
v e < 2,5 V => entrée équivalente à 0
v e > 2,5 V => entrée équivalente à 1 .
La technologie CMOS ne présente pas d ’ambiguïté au niveau des niveaux d'entrée puisqu’il
n ’existe ici aucune zone incertaine.
8.5 S im plific a t io n des fo n ctio n s lo g iq ues

Lorsque l’on conçoit un système logique, il est nécessaire d ’être certain, pour des raisons
évidentes d ’optimisation, de disposer de sa forme minimale, autrement dit, de celle qui permettra
de l’implémenter avec un minimum de composants. Il est donc nécessaire de disposer d ’outils
permettant de déterminer la forme minimale d ’une fonction logique à partir de n’importe laquelle
de ses formes.
Le plus adapté de ces outils est le tableau de Karnaugh : il s’agit de présenter la table de vérité
de la fonction logique sous la forme d ’un tableau à double entrée et non plus d ’une simple liste.
202
8.6. Temps de commutation des portes logiques
Dans le cas d ’une fonction de 4 variables, le tableau de Karnaugh comporte 4 lignes et 4 colonnes,
soit 16 cases représentant chacune une valeur possible du quadruplet (a,b,t\d) (figures 8.5 et 8.6).
\ c 'd
00 01 11 10 00 01 11 10
00 0 0 0 0 00 0 0 0 0
01 0 0 (1 1) 01 0 0 0 0
11 0 0 11 0 0
(' ZD (L
10 0 0 10 0 0 0 0
V1 V
Fi gure 8.5 Fi gure 8.6
R e m a rq u e
Noter que les couples {a,b), d’une part, et (c,d), d’autre part, s’écrivent dans l’ordre : 00, 01, 11,
10.
L ’analyse d ’un tableau de Karnaugh consiste à repérer les associations de 2, 4 ou 8 cases

contenant un 1. Ainsi, dans l’exemple de la figure 8.5, le regroupement de deux 1 sur la seconde
ligne du tableau signifie que la fonction logique vaut 1 lorsque l’on a simultanément a = 0, b = 1
et c = 1, et ce, quelle que soit la valeur de d puisque, que d soit égal à 0 ou à 1, cela ne change rien
au résultat de la fonction. Ce regroupement de deux termes se résume en disant que la fonction
logique vaut 1 si a b c = 1 .
De même, le regroupement de quatre 1, dans ce tableau, signifie que la fonction vaut 1 lorsque
l’on a simultanément a = 1 et c = 0, quelles que soit les valeurs de b et de d. Cela se résume à dire
que la fonction vaut 1 si ac - 1 .
Ayant épuisé tous les cas où la fonction vaut 1, on peut conclure en affirmant que cette fonction
logique est égale à 1 si et seulement si on a abc = 1 ou bien ac = 1 .
Donc : f { a , b , c , d ) = a b c + ac .
S On peut opérer tout regroupement de 2, 4 ou 8 cases sur des lignes ou colonnes voisines, y
g compris, comme c ’est le cas sur la figure 8.6, lorsqu’il s ’agit des colonnes ou des lignes extrêmes.
•Sj
y
‘C 8 .6 T e m p s d e c o m m u t a t i o n d e s p o r t e s l o g i q u e s
"O
O 33
c
D Le fonctionnement d ’une porte logique est tributaire des composants élémentaires qui la
û constituent. Q u ’il s’agisse de transistors bipolaires ou de
transistors MOS, ceux-ci ne commutent jamais a. ab=a+b
O
fN instantanément et il en est ainsi des circuits logiques. b-
© O. Considérons à titre d ’exemple le circuit de la figure 8.7
O) 3 qui représente la fonction logique f ( a , b ) = â + b et sa Fi gur e 8.7
I
> -3
Q.
o û
U
Q
203
table de vérité représentée sur la figure 8.8. Si on place à l’entrée de ce

dispositif les valeurs a = 0 et b = 0, sa sortie se positionne sur 1. On bascule a b a+b
brutalement et simultanément les deux entrées sur 1. On observe alors que la 0 0 1
sortie bascule sur 0 pendant un très court instant puis se repositionne 0 1 1
finalement sur 1. 1 0 0
L ’explication est simple : la table de vérité nous montre bien que si les deux 1 1 1
entrées se trouvent simultanément à 0, la sortie se trouve alors au niveau 1 car Figure 8.8
les deux entrées de la porte N AND se trouvent à 0 et 1. Lorsque les deux
entrées basculent simultanément vers 1, l’entrée de la porte NAND correspondant à la variable a
se trouve immédiatement au niveau 1 tandis que sa seconde entrée (correspondant à la sortie de
l’inverseur) va rester à 1 pendant un très court instant en attendant la commutation de l’inverseur
qui n ’est pas immédiate. Avant de se trouver définitivement dans les états 1 et 0, les entrées de la
porte de NAND transitent par l’état (1 ; 1) qui va positionner la sortie du système à 0. Dès que
l’inverseur a basculé vers son état de sortie 0, la porte NAND rebascule naturellement vers 1.
Un autre montage très simple permet de mettre en évidence ce
phénomène de délai de commutation. Il s’agit du circuit de la figure 8.9
représentant un inverseur dont la sortie est bouclée sur son entrée.
Supposons que l’entrée de la porte inverseuse soit au niveau logique 0. Sa
sortie doit naturellement se positionner au niveau 1. Comme cette sortie est F ig u re 8.9
bouclée sur l’entrée, celle-ci devient en fait égale à 1. Ce qui a pour effet de
faire basculer la sortie à 0. On comprend bien que le fonctionnement d ’un tel montage est instable.
De plus, comme la sortie du dispositif ne dépend pas exclusivement des variables d ’entrée, nous
sortons ici du cadre des fonctions logiques combinatoires.
La commutation d ’une porte logique n ’étant pas instantanée, la sortie de cette porte va osciller
en permanence entre les valeurs 0 et 1, à une fréquence qui dépend du temps de commutation
nécessaire à cette porte pour basculer. Ce montage est donc un oscillateur.
EN O N CES DES E X E R C IC E S
E x e r c i c e 8.1 * T a b l e s de v é r i t é et f o r m e s c a n o n i q u e s
Établir les tables de vérité, puis donner les formes canoniques des fonctions logiques suivantes :
a) J'(a,b) = a + b
b) f ( a, b, c) = a + b (â + c)
c) f (a, b, c, d) = (abd + c) ■d .
E x e r c i c e 8.2 * D éterm ination des fo n ctio n s réalisées par des circuits

logiques
Déterminer les expressions des fonctions logiques représentées par les schémas des figures 8.10 à
8.12. Dans le cas où ceci est évident, simplifiez la fonction.
204
E x e r c i c e 8.3 * R e l a t i o n e n t r e t a b l e de v é r i t é et f o r m e c a n o n i q u e
Établir la table de vérité de la fonction logique dont la forme canonique est donnée par la relation :
f { a , b) - ab + cib .
E x e r c i c e 8.4 * F o r m e s c a n o n i q u e s d e s f o n c t i o n s N A N D et N O R
Déterminer les formes canoniques des fonctions NAND et NOR de deux variables.
E x e r c i c e 8.5 * É t u d e de la f o n c t i o n O U e x c l u s i f
On définit la fonction logique OU Exclusif (encore appelée XOR) par la relation suivante :
-j-j
v a © b = 1 si et seulement si on a = 1 ou b = 1, mais a © b - 0 pour a = b = 1.
'O
Établir la table de vérité de cette fonction logique et déterminer sa forme canonique.
“O
o 3
3
c
=3 C
q E x e r c i c e 8.6 ** S i m p l i f i c a t i o n d ’u n e f o n c t i o n l o g i q u e
Q C
‘cL On considère la fonction logique définie par :
o
fM
f { a, b, c, d) - â b c d + â b c d + a b c d + a b c d + a b c d + a b c d .
©
Établir la forme minimale de cette fonction logique et proposer son schéma en n ’utilisant que des
CD
”3 portes NAND à deux entrées.

>
Q.
O 3
û
U
©
205
i 8 . Les circuits logiques combinatoires
E x e r c i c e 8.7 ** S i m p l i f i c a t i o n d ’un e f o n c t i o n l o g i q u e
On considère la fonction logique définie par :
f ( a , b, c, d) - â b c d + â b c d + â b c d + â b c d + â b c d + a b c d + a b c d .
portes NOR à deux entrées.
E x e r c i c e 8.8 ** S i m p l i f i c a t i o n d ’un e f o n c t i o n l o g i q u e
On considère la fonction logique définie par :
f (a, b, c, d) = â b c d + â b c d + a b c d + a b c d + a b c d + a b c d + a b c d + a b c d .
portes NAND à deux entrées.
E x e r c i c e 8.9 ** R é a l i s a t i o n d ’u n e f o n c t i o n O U e x c l u s i f à l’a i d e de p o r t e s
NAND
Proposer un circuit réalisant la fonction OU-Exclusif de deux variables, en n’utilisant que des
portes NAND à deux entrées.
E x e r c i c e 8 . 1 0 ** S i m p l i f i c a t i o n d ’un c i r c u i t l o g i q u e à p o r t e s N A N D
On considère le montage de la figure 8.13. Établir l’expression de la fonction/ et, proposer, le cas
échéant, un nouveau montage plus économique.
"D
E x e r c i c e 8.1 1 *** C o n c e p t i o n d ’un a f f i c h e u r 7 s e g m e n t s
O
C
=3 Soit un chiffre décimal pouvant varier de 0 à 9 et représenté par un ensemble de quatre variables
Q
logiques x, y, z et t. On dit que le chiffre décimal est codé en binaire (code BCD : binary coded
of\i décimal). Puisqu’il s 4agit uniquement de coder un nombre inférieur ou égal à 9, le quadruplet
d ’entrée peut donc varier de 0000 à 1001.
©
On considère un afficheur 7 segments composé de 7 barettes de diodes électroluminescentes
CD (figure 8.14) et on se propose de caractériser le circuit logique qui permet, à partir des entrées
>
Q.
O
U
206
décodeur résistances afficheur

BCD de limitation 7 segments
7segments de courant
nombre x
décimal y
codé
binaire Z
(BCD) t
F ig u re 8.14
(x, y, z, t), de commander l’affichage adéquat correspondant au chiffre décimal représenté par le
quadruplet.
Ce circuit est composé de 7 fonctions logiques a, b, c, d, e, f et g qui correspondent chacune à un
des segments à allumer. On considérera que le segment est allumé lorsque la fonction vaut 1.
Établir, sous forme d ’un seul tableau, les tables de vérité de ces 7 fonctions logiques. Proposer le
schéma d ’un montage permettant de réaliser la fonction e.
EN O N CES DES PRO BLEM ES

Problème 8.1 ** Con ce p tio n d ’un co m p a ra te u r numérique
On considère 2 nombres binaires de 2 bits chacun
(susceptibles de varier, par conséquent entre 00 et 11), x \ a
notés : x = (ah)2 et y = (cd)2. I ^
On souhaite construire un dispositif (figure 8.15) à l’entrée x<y -/
duquel ces deux nombres seront injectés, et fournissant, à sa y[ c
sortie, une fo nction/définie par : f = \ a x < y . ' ^
D Établir la forme minimale de la fonction logique
F ig u re 8.1 5
permettant de réaliser cette comparaison.
TJ
^ Implanter le dispositif en n ’utilisant que des portes
1»
•Xi
NAND à deux entrées.
1»
-o
•X i D Comment peut-on rapidement concevoir, à partir de ce dispositif, un système permettant de
"D réaliser la fonction g définie par : g = 1 <=> x > y ?
O 3
3
C
=3
û Problème 8.2 ** Étude d ’un monosta ble à cir cuits lo g iq u e s
V
’cL
O On considère le montage de la figure 8.16. Les deux inverseurs sont des portes CMOS
r\i
© caractérisées par un courant d ’entrée supposé nul et par un seuil de basculement correspondant à
une tension d ’entrée de 2,5 V.
CD
T3 D Au repos, la tension v e est nulle. Calculer alors les tensions v A et v g.
> C
CL
o 3
U û
Q
207
8 ■Les circuits logiques combinatoires
ve(t)
A
F ig u re 8.17
^ On délivre à l’entrée de ce montage une impulsion d ’amplitude 5 V et de durée égale à T

(figure 8.17). Calculer les nouvelles valeurs de v A et v s pendant toute la durée de l’impulsion
d ’entrée.
EJ À l’instant / = T , le signal d ’entrée rebascule vers 0. Calculer l’expression de la tension
v A(/) et déterminer l’instant auquel la sortie du montage change d ’état.
On résumera le fonctionnement de ce montage sous la forme d ’un graphe temporel
(chronogramme) présentant les variations comparées des tensions v g, v A et v g .
P r o b l è m e 8.3 *** C i r c u i t a d d i t i o n n e u r
On souhaite dans un premier temps réaliser un système permettant d ’additionner deux nombres
binaires a et b de 1 bit et qui fournit, comme résultats, une variable s correspondant à leur somme
(sur 1 bit) et une variable c représentant l’éventuelle retenue de cette addition (sur 1 bit
également).
D Établir la table de vérité de chacune des deux fonctions s et c et proposer un schéma
électronique permettant de réaliser cette opération.
Dans un second temps, on souhaite réaliser le système
représenté sur la figure 8.18. Il s ’agit d ’un dispositif ^ s
permettant d ’additionner trois chiffres binaires (0 ou 1) et i
TJ
délivrant, à sa sortie, une variable s correspondant à la cn_x cn
O
C
=5 somme de ces chiffres et une variable c correspondant à
û l’éventuelle retenue. F ig u re 8.18
O E J Proposer le schéma électronique du montage.
CM
© E ) Montrer q u ’en utilisant plusieurs de ces montages combinés judicieusement, il est possible de
réaliser un circuit additionneur de deux nombres quelconques de n bits chacun.
en
>
Q.
O
U
208
DU MAL A D EM A RRER ?
8.1 Etablir les tables de vérité en considérant l’ensemble des cas possibles (jusqu’à 16 vecteurs
d ’entrée différents pour une fonction de 4 variables). La forme canonique se lit directement
dans la table de vérité.
8.2 Progresser pas à pas sur le schéma en partant de la gauche en y reportant, au fur et à mesure,
les expressions de sortie de chacune des portes. Procéder avec méthode, rigueur et patience.
8.3 Lorsqu’une fonction est donnée sous forme canonique, la table de vérité se remplit
automatiquement.
8.4 La forme canonique d ’une fonction se lit dans sa table de vérité.
8.5 Dresser la table de vérité de la fonction et conclure.
8.6 La recherche de la forme minimale de la fonction se réalise à partir du tableau de Karnaugh.
Dans cet exercice, les deux seuls regroupements possibles sont évidents. Pour concevoir le
circuit, il est nécessaire de démarrer le raisonnement au niveau de sa sortie. En effet, si le
circuit doit entièrement être réalisé avec des portes NAND, sa sortie est donc constituée,
immanquablement, par la sortie d ’une porte NAND. Il convient alors de chercher quelles
sont les entrées de cette porte de sortie, puis, de remonter ainsi jusqu’aux variables d ’entrée.
8.7 Mêmes conseils que pour l’exercice 8.6. On veillera particulièrement, ici, à effectuer les
regroupements les plus grands possibles, et à en effectuer le moins possible.
8.8 Mêmes conseils que pour l’exercice précédent.
8.9 Le tableau de Karnaugh est inutile compte tenu du faible nombre de variables. On cherchera
à faire apparaître algébriquement des opérateurs de type NAND dans l’expression de la
forme canonique de la fonction XOR.
8.1 0 La simplification éventuelle du circuit doit être recherchée à partir du tableau de Karnaugh
de la fonction. Ce tableau sera très facilement construit à partir de l’expression de la fonction
/. On cherchera à réaliser cette même fonction logique en utilisant des portes NOR. Il se
w trouve que ce choix permet de limiter le nombre de portes à utiliser.
^ 8.1 1 Lorsqu’on effectuera le tableau de Karnaugh de la fonction e, il pourra être très intéressant
de tenir compte du fait que seules les configurations (jc, y, z, t) comprises entre 0000 et 1001
£ peuvent être présentées à l’entrée du système.
"Si
'u.
TJ
O |3 P r o b l è m e 8.1
C
=3 C
Q § Il s’agit bien d ’un système logique combinatoire à quatre entrées : la sortie est entièrement
•g. déterminée par la valeur du quadruplet (a , b, c, d). Il convient de réaliser la table de vérité, puis,
o % le tableau de Karnaugh qui permettra d ’obtenir la forme minimale de la fonction avant son
fM
© J implantation. Avec un peu d ’entraînement, il est possible de se passer de l’étape de la table de

vérité et de construire directement le tableau de Karnaugh de la fonction (qui contient exactement
O) 1 les mêmes informations, mais placées sous une forme différente).
> c
CL
o 3
U û
©
209
Ce circuit correspond à un montage monostable qui transforme une impulsion de largeur x en une
impulsion de largeur plus importante. Le principe de ce montage repose sur la charge du
condensateur placé à l’entrée du second inverseur.
Dans la première partie, il y a bien deux fonctions logiques différentes et indépendantes s et c dans
le dispositif. Les tables de vérité permettent de mettre en évidence immédiatement les expressions
des deux fonctions. Dans la deuxième partie, on généralise ici le résultat de la première question.
Le choix des noms des variables n ’est pas anodin.
E x e r c i c e 8.1
a) La figure 8.19 représente la table de vérité de la fonction / ( f l , b) = a + b
qui n’est rien d ’autre que celle de la loi OU. La forme canonique s ’obtient a b a +b
immédiatement à la lecture de cette table de vérité : 0 0 0
La fonction vaut 1 : 0 1 1
lorsque : a = 0 et b = 1, soit lorsque âb = 1 1 0 1
1 1 1
ou bien lorsque : a = 1 et b = 0, soit lorsque ab = 1
ou bien lorsque : a = 1 et b = 1, soit lorsque ab = 1 Figure 8.19
Finalement, la fonction vaut 1 lorsque â b + a b + ab = 1 .
D o n c: f ( a , b ) = âb + ab + a b .
b) La figure 8.20 représente la table de vérité de la fonction
a b c b a+c b (a + c) /
f { a , b, c) = a + b • (â + c ) . Pour plus de commodité, il
peut être utile, comme cela est proposé, de détailler les 0 0 0 1 1 1 1
différents termes avant de calculer la valeur de la fonction. 0 0 1 1 1 1 1
On remplit chacune des colonnes correspondant aux 0 1 0 0 1 0 0
expressions intermédiaires en raisonnant sur les valeurs des 0 1 1 0 1 0 0
variables. Ainsi, par exemple, â + c = 1 lorsque a vaut 0 1 0 0 1 0 0 1

ou bien lorsque c vaut 1. 1 0 1 1 1 1 1
Il reste à exprimer la forme canonique de la fonction en 1 1 0 0 0 0 1
repérant les six termes correspondant à une valeur 1 de/. Le 1 1 1 0 1 0 1
premier 1 correspond au terme a b c puisqu’il correspond Figure 8.20
au triplet d ’entrée (0,0,0) et ainsi de suite :
f ( a , b, c ) = a b c + abc + a b c + a b c + abc + a b c .
210
c) La figure 8.21 représente la table de vérité de la fonction f ( a , b, c, d) = ( a b d + c) d.
a b c d âbd âbd + c /
0 0 0 0 0 0 0
0 0 0 1 0 0 0
0 0 1 0 0 1 0
0 0 1 1 0 1 1
0 1 0 0 0 0 0
0 1 0 1 1 1 1
0 1 1 0 0 1 0
0 1 1 1 1 1 1
1 0 0 0 0 0 0
1 0 0 1 0 0 0
1 0 1 0 0 1 0
1 0 1 1 0 1 1
1 1 0 0 0 0 0
1 1 0 1 0 0 0
1 1 1 0 0 0 0
1 1 1 1 0 0 0
Figure 8.21
La forme canonique de la fonction se déduit de la lecture de la table de vérité en écrivant les
mintermes correspondant aux lignes pour lesquelles la fonction logique vaut 1 :
f ( a , b, c, d) = â b c d + â b c d + â b c d + a b c d .

Pour établir la table de vérité d ’une fonction logique, il est nécessaire de considérer l’ensemble
des cas possibles concernant le vecteur d ’entrée. Ne pas hésiter à inclure des colonnes
supplémentaires pour y inscrire les calculs intermédiaires. La forme canonique se lit dans la
dernière colonne de la table de vérité.
g E x e r c i c e 8.2
Z Cas de la figure 8.10
TJ
’g II suffit de reporter, sur le schéma, les expressions des
O 1 différentes sorties des portes logiques, en progressant de
C
ZJ c
c l ’entrée vers la sortie (figure 8.22).
a c
On a donc : f ( a , b ) = âb .
O
f\l
© O.
CT)
2 On a : f { a , b , c ) - [(a b ) - c ] - a .
>*
Q. c
O 3
û
U
©
21 1
On a : f ( a , b , c , d ) = (ac *bc) • (ac • d e ) .

Pour décrypter une fonction logique à partir de son schéma, toujours progresser en partant des
entrées et en inscrivant, sur le circuit, les expressions logiques des sorties de portes.
E x e r c i c e 8.3 a b /
La fonction f ( a , b ) = a b + db est donnée sous sa forme 0 0 1
canonique. Il suffit donc, dans la table de vérité, de reporter 0 1 0
des valeurs 1 sur les lignes correspondant aux deux termes ab 1 0 0
et a b , c ’est-à-dire, respectivement 1 1 et 00 (figure 8.25). 1 1 1
F ig u re 8.25
Lorsqu’une fonction est fournie sous sa forme canonique, sa table de vérité s ’obtient
immédiatement.
E x e r c i c e 8.4
Il suffit, pour déterminer les formes canoniques de ces deux fonctions, de considérer leurs tables
de vérité respectives (figure 8.4) et de lire les termes correspondant aux valeurs 1 de la fonction.
On a pour la fonction NAND : ab - db + db + ab
et pour la fonction NOR : a + b - db .

Encore une preuve, s ’il le fallait, que table de vérité et forme canonique ne sont que deux
présentations différentes de la même réalité.

a b /
E x e r c i c e 8.5
0 0 0
La figure 8.26 représente la table de vérité de la fonction 0 1 1
XOR. Sa forme canonique se lit directement dans cette table : 1 0 1
1 1 0
a © b = db + ab .
F ig u re 8.26
212

La fonction OU exclusif s ’exprime assez simplement en fonction des opérateurs élémentaires
de l’algèbre de Boole.
E x e r c i c e 8.6
En supposant que le transistor est polarisé dans sa zone de a b c d /
fonctionnement linéaire et en Etablissons dans un premier temps la 0 0 0 0 1
table de vérité de la fonction /. Avec un peu d ’entraînement, cela 0 0 0 1 0
deviendra rapidement superflu car il est possible de remplir le tableau 0 0 1 0 0
de Karnaugh directement à partir de la forme canonique de la 0 0 1 1 0
fonction. 0 1 0 0 0
Pour remplir la table de vérité (figure 8.27), il suffit de reporter, dans 0 1 0 1 0
la colonne/, le résultat 1 sur chaque ligne correspondant à chacun des 0 1 1 0 1
termes de la forme canonique de la fonction : 0 1 1 1 1
0000 pour cibcd 1 0 0 0 1
0111 pour â b c d , etc. 1 0 0 1 0
1 0 1 0 0
Reportons à présent ces résultats dans un tableau de Karnaugh
1 0 1 1 0
(figure 8.28). Deux regroupements sont parfaitement visibles :
1 1 0 0 0
Le premier regroupement concerne les quatre 1 situés à l’intersection 1 1 1 0
0
des deux lignes qui correspondent à b = 1 et des deux colonnes qui 1 1 1 0 1
correspondent à c = 1.
1 1 1 1 1
La présence de ce groupe s ’interprète de la manière suivante : quelle
que soit la valeur de a et quelle que soit la valeur de d, la fonction f F ig u re 8.27
vaut 1 du moment que b et c valent simultanément 1. Ce
regroupement se traduit donc par la présence du terme bc dans la 00 01 11 10
X
fonction f. 00 UJ 0 0 0
Le second regroupement entre les cases 0000 et 1000 correspond au 01 0 0 (1 n
terme b c d . 11 0 0 11 V
10 m 0 0 0
En effet, les deux l se trouvent dans la colonne correspondant à c = 0
et d = 0, donc à cd = 1 , et sur deux lignes caractérisées par b - 0, la F ig u re 8.28
valeur de a n ’important pas.
En conclusion, la fonction vaut 1 si bc = 1 ou si b c d = 1 .
"O
o & On a donc : f ( a , b, c, d) = bc + b c d .
c
=3 C
Q Il est intéressant de noter que la valeur de a est sans importance sur la fonction.
Pour concevoir le circuit logique qui correspond à cette fonction, et ce, uniquement à partir de
o
fM portes NAND, raisonnons en partant de la sortie de ce circuit qui doit, immanquablement, être la
© CL sortie d ’une porte NAND. Il faut donc mettre la fonction / sous la forme du NAND de deux
2 expressions. Pour ce faire, on force la fonction NAND à apparaître dans l’expression d e / e n
CD I
-3 complémentant deux fois celle-ci.
>
CL
o a
U
Q
213
S o it: f ( a , b , c , d ) = bc + b c d = (bc + b c d ) . bc
Appliquons la loi de Morgan à l’expression contenue entre parenthèses :
f ( a , b , c , d ) = (bc + bc d) = ( ( bc) ■( b c d ) ) .
Cette transformation permet de faire mettre la fonction / sous la forme de
l’opération NAND de deux expressions : (bc) d ’une part et ( bc d) d ’autre
part (figure 8.29).
Le terme (bc) est lui-même le résultat de l’opérateur NAND appliqué à b Figure 8.29
et à c. Quant au terme ( bcd) = (bc) • ( d ) , il est le résultat de l’opérateur
NAND appliqué à ( bc) et à ( d ) . Ceci nous permet de poursuivre la mise en forme du schéma
(figure 8.30).
Le terme (d) s ’obtiendra en inversant simplement d.
Le terme bc = (bc) se trouve être l’opération NAND de b et c, inversée. Cela nous permet de
compléter définitivement le schéma du montage (figure 8.31).

Pour concevoir un circuit à partir de l’expression de la fonction que l’on souhaite implémenter,
toujours partir de la droite, c ’est-à-dire de la sortie générale du système. Les lois de Morgan
sont particulièrement utiles pour effectuer les quelques transformations qui permettent de faire
apparaître les portes logiques souhaitées.
\a / 00 01 11 10
E x e r c i c e 8.7
00 0 0 /1
Établissons immédiatement le tableau de Karnaugh de la fonction
01
M 0
logique en y reportant les 1 correspondant aux mintermes de la f1'
forme canonique (figure 8.32).
11 U V 0 0
10 0 0 0 0
Comme il s’agit de faire le moins de regroupements possibles (de
manière à obtenir le moins de termes) et de faire les plus grands Figure 8.32
214
regroupements possibles (pour que ces termes soient le plus légers), effectuons les deux
regroupements proposés.
Le regroupement des quatre cases grisées correspond au terme bc (la fonction vaut 1 du moment
que b - 1 et c = 0 et ce, quelles que soient les valeurs de a et d.
Le second regroupement (non grisé), correspond au terme a d .
On a donc : f ( a , b , c, d) = bc + â d .
Comme il s ’agit de proposer un schéma ne faisant intervenir que des portes NOR à deux entrées,
procédons comme pour l’exercice précédent, en partant de la sortie et en « forçant » l’apparition
des opérateurs NOR successifs jusqu’à ce q u ’on remonte aux variables de la fonction.
S o it: f ( a , b , c , d ) = bc + â d = bc + â d .
Cette forme est la négation du résultat de l’opération NOR entre bc et â d .
De même, par la loi de Morgan : bc = bc = b + c et : âd = âd = a + d .

Chaque terme se trouve ainsi placé sous la forme du résultat d ’un opérateur NOR (y compris b
qui sera obtenu en inversant b à l’aide d ’une porte NOR court-circuitée à ses entrées). Nous
pouvons donc aisément concevoir le schéma de ce système logique (figure 8.33).
F ig u re 8.33

Mêmes commentaires que pour l’exercice précédent. On notera ici q u ’il n ’est pas forcément
obligatoire d ’établir la table de vérité et que les résultats de la fonction logique peuvent être
directement inscrits dans le tableau de Karnaugh.
-j-j E x e r c i c e 8.8
u 00 01 11 10
vu La figure 8.34 représente le tableau de Karnaugh de la fonction.
00 0 0 0 m
“D
O 3
L ’objectif consiste toujours à effectuer le moins de regroupements
C 3 possibles avec à chaque fois, le maximum de cases (2, 4 ou 8). 01 0 0 0 1
=3 C
O
q
C 11 0 0 fl V
O U Il ne faut pas hésiter à faire se chevaucher les regroupements pour
i—l '5. 10 o 1 l1 ■>;>
O atteindre cet objectif.
rsi
Les trois regroupements de ce tableau nous donnent les trois termes de F ig u re 8.34
© -C
CL la forme minimale de la fonction :
_c J3
ü> f ( a , b, c, d) = a b + cd + ac .
>- T3
CL C
O 3
U Q
©
215
. Les circuits logiques combinatoires
Faisons apparaître l’opérateur NAND dans cette forme :
f { a , b , c , d ) = ab + ac + cd = (ab + ac) + cd = (ab + ac) cd.
Cela fait apparaître la fonction comme le résultat de l’opération NAND des deux expressions
{ab + ac) et c d .
Le terme cd se trouve déjà sous la forme du résultat d ’une opération NAND de deux grandeurs
logiques.
Quant à {cib + a c ) , on peut écrire :
{ab + ac) = ab ■ac = ab ac
autrement dit, {ab + ac) est la négation de ab ■ac .

La figure 8.35 représente le schéma logique qui réalise cette fonction en n ’utilisant que des portes
NAND à deux entrées.

La simplification maximale est toujours obtenue en faisant le moins de regroupements
possibles dans le tableau de Karnaugh et en essayant de faire en sorte que ces regroupements
soient le plus grands possibles. Par conséquent, il est utile, parfois, de faire se chevaucher les
différents regroupements que l’on peut faire, ce q u ’illustre bien cet exercice.
E x e r c i c e 8.9
La fonction XOR a pour forme canonique : a ® b = cib + ab .
On peut écrire : a © b = âb + ab = ab a b .
Ce qui fait apparaître la fonction XOR comme le résultat de l’opération NAND des deux
expressions cib et ab qui, elles-mêmes, sont déjà sous la forme d ’un opérateur NAND.
216
On en déduit immédiatement le schéma de la porte XOR. On remarquera la parfaite symétrie du

montage (figure 8.36).
Figure 8.36

Dans la pratique, on utilise directement des portes XOR intégrées. Le schéma normalisé de la
porte XOR est présenté sur la figure 8.37.
Figure 8.37
E x e r c i c e 8.1 0
Effectuons directement sur le schéma le calcul de la fonction logique (figure 8.38).
Nous obtenons ainsi sa forme brute : f ( a , b , c ) = âb c - âb + c = âb + c .
a \ c 0 1
00 (1 1)
b 01 0 1
11 0 1
c c 10 0 lil
•Xj
1»
-o Figure 8.38 Figure 8.39
TD
O 33 Le tableau de Karnaugh (figure 8.39) nous montre q u ’il nous est impossible de simplifier cette
c
C
Q
13
c
O forme. Toutefois, nous pouvons remarquer que cette fonction peut être transformée en utilisant la
loi de Morgan :
’d.
o C_)
rsj f ( a , b, c) - âb + c - a + b + c = a + b + c .
© O.
J3 La fonction apparaît ainsi comme le résultat inversé de l’opération NOR de l’expression a + b et
CD
> TO
J de c. Il suffit donc de trois portes NOR pour réaliser cette fonction (figure 8.40).
Q. c
O 3
Q
U
©
217
5 > n
a + b +c a + b +c
F ig u re 8.40
R e m a rq u e
La possession de la forme minimale de la fonction logique ne garantit pas toujours la conception
du schéma le plus simple. Certaines fonctions s’implémentent de façon plus économique avec des
portes NAND, d’autres avec des portes NOR.
Pour être sûr q u ’on implémente une fonction logique sous sa forme la plus économique, ne
pas hésiter à rechercher sa simplification maximale. Par ailleurs, une même fonction peut
s’exprimer plus simplement à l’aide de portes NOR ou au contraire à l’aide de portes NAND.
Il n ’y a pas de règle générale et mieux vaut tester chaque solution pour choisir la plus
intéressante.
E x e r c i c e 8.1 1
Chacune des sept sorties du décodeur est une fonction logique qui dépend du nombre présenté à
l’entrée : cette fonction doit valoir 1 si le segment considéré doit s’allumer et 0 dans le cas contraire.
Afin de déterminer ces fonctions, il est nécessaire de faire l’inventaire de tous les cas possibles,
autrement dit d’établir les sept tables de vérité en fonction du nombre à afficher (figure 8.41). Seuls les
dix premiers chiffres doivent être considérés. La table de vérité s’arrêtera donc à 1001 (9 en décimal).
X y 2 t a b c ci e / g
0 0 0 0 0 1 1 1 0 1 1 1
1 0 0 0 1 0 0 1 0 0 1 0
2 0 0 1 0 1 0 1 1 1 0 1
3 0 0 1 1 1 0 1 1 0 1 1
4 0 1 0 0 0 1 1 1 0 1 0
5 0 1 0 1 1 1 0 1 0 1 1
6 0 1 1 0 1 1 0 1 1 1 1
7 0 1 1 1 1 0 1 0 0 1 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 1 0 1 1
F ig u re 8.41
Ce tableau se remplit ligne par ligne en considérant, pour chaque nombre décimal de 0 à 9, les
segments qui doivent ou non s’allumer. Par exemple, pour afficher le chiffre 3, tous les segments
doivent être allumés sauf le b et le e.
218
Chacune des fonctions peut alors être implémentée à partir de sa forme la plus simple déterminée
à partir de son tableau de Karnaugh, ou encore à partir de constatations simples effectuées dans la
table de vérité.
Par exemple, le segm ent/ s’allume pour tous les chiffres décimaux, sauf pour le chiffre 2. Nous
pouvons donc écrire : _
/ = dbcd.
Il n ’est pas question ici d ’établir l’ensemble des tableaux de Karnaugh (de toute manière, des
décodeurs BCD/7 segments existent tout faits dans le commerce). Toutefois, prenons l’exemple
de la fonction e et recherchons sa forme minimale.
Son tableau de Karnaugh est présenté sur la figure 8.42. Les cases qui \ z f 00 01 11 10
correspondent à des cas impossibles en ce qui concerne les variables x iy \
d ’entrée ont été marquées d ’un X. En se limitant à la démarche classique 00 UJ 0 0 (Tl
d ’analyse du tableau, il est possible de former deux regroupements de 01 0 0 0 Lu
11 X X X X
deux termes.
10 m 0 X X
On a donc : e = xzt + yzt .
Toutefois, puisque certaines cases correspondent à des cas impossibles, F ig u re 8.42
rien ne nous empêche de décider de la valeur de la fonction pour ces
quadruplets d ’entrée. \ z f 00 01 11 10
En remplaçant judicieusement certains X par des 1, il est possible de
00 © 0 0 10
réaliser des regroupements plus larges (figure 8.43).
01 0 0 0 1
Il convient ici, de chercher à agrandir les regroupements précédents pour X X X 1
11
réduire les termes de la fonction. X <2>
10 0 0
On a ainsi : e = zt + ÿ t .
F ig u re 8.43
Même s’il existe des décodeurs 7 segments disponibles dans le commerce, sous forme de
circuits intégrés dédiés, il est néanmoins intéressant de se rendre compte par soi-même que ce
genre de système n’est composé que de fonctions logiques combinatoires somme toute assez
simples. On retiendra également la technique qui consiste à considérer certaines valeurs de
— sortie à notre convenance pour simplifier les expressions, à partir du moment où l’on est sûr
c
que cela ne perturbe en rien le fonctionnement du dispositif.
TJ
O C o r r ig é s d e s p r o b lè m e s
c
3
O
Ü
’S. P r o b l è m e 8.1
o
fM
D Le système possède bien quatre entrées. Remplissons le tableau de Karnaugh directement sur la
© base de la définition de la fonction (figure 8.44). On lit alors, sur les trois regroupements possibles :
O) I
TJ f ( a , b , c , d ) = âc + b c d + â b d .
> C
CL 3
o a
U
©
219
8 . Les circuits logiques combinatoires
v 00 01 11 10
00 0 o -1 w A
01 0 0 V1 i)
il 0 0 0 0
10 0 0 m 0
Figure 8.44
Soit : f { a , b, c, cl) = ac + bd • (c + a) = ac + bd • (c + a ) .
D ’où : f ( a , b, c, d) = âc bd ■(c + â ) .
^ Cette transformation permet de faire apparaître la fonction logique comme le résultat de
l’opération N AND de â c y d ’une part, et de b d • (c + â) y d ’autre part. Ces deux expressions
constituent elles-mêmes des opérations NAND.
La réalisation du schéma correspondant à la fonction logique (figure 8.45) ne pose aucune
difficulté lorsque l’on a remarqué que :
bd = bd et c + d - c + d - c •a .
D La fonction g définie par :
g = i <=>
est la négation de la fonction /. Son schéma correspond donc exactement au schéma de la
fonction/auquel on aura rajouté, en sortie, une porte NAND aux entrées court-circuitées réalisant
l’opérateur NON.

Comparer deux nombres : voilà encore une preuve des grandes possibilités q u ’offrent les
circuits logiques combinatoires. On notera par ailleurs l’astuce qui consiste à inverser la
f o n c tio n /p o u r obtenir la fonction g.
[ ^ L o r s q u e v e = 0 , la tension de sortie du premier inverseur est égale à 5 V. La diode est
bloquée car si elle était passante, le point A devrait se trouver au potentiel 5,7 V, ce qui est
impossible. Comme la diode est bloquée et q u ’aucun courant ne peut entrer dans le second
inverseur, la résistance et le condensateur se trouvent dans la configuration d ’un circuit de charge
de condensateur.
220
En régime permanent, le condensateur est chargé et plus aucun courant ne peut circuler dans le
dipôle RC. Le point A se trouve donc au potentiel 5 V. La sortie v $ se trouve donc à 0 V
(figure 8.46).
^ Dès que la tension d ’entrée devient égale à 5 V, la sortie du premier inverseur passe
immédiatement au potentiel 0 V.
La diode devient passante puisque polarisée en sens direct : son anode (le point A) est au potentiel
5 V et sa cathode est à la masse. Un courant peut circuler dans la diode car la sortie d ’une porte
CMOS accepte un courant entrant lorsqu’elle est à 0.
Le point A ne reste que très temporairement à 5 V car la diode impose au point A un potentiel égal
à 0,7 V : le condensateur se décharge brutalement.
Comme v A < 2,5 V , l’entrée du second inverseur peut donc être considérée comme étant à 0. La
tension de sortie v s bascule à 5 V. Cet état dure tant que la tension d ’entrée reste à 5 V.
D Lorsque la tension d ’entrée rebascule à 0 V, la diode se bloque à nouveau et le couple
résistance - condensateur se retrouve à nouveau dans la configuration d ’un circuit de charge du
condensateur avec un potentiel initial, pour A, égal à 0,7 V (figure 8.47).
Effectuons, pour plus de commodité, un changement d ’origine des temps
en considérant que t = 0 à l’instant où la charge du condensateur démarre.
Soit i le courant dans le dipôle RC. On a :
•Sj
1»
TJ
O 3
3
C
=3 C dv A
q
û C De plus : V qq = v a + = VA + — *
1»
'ci.
O dvA
fM L ’équation différentielle ÆC —— + v a = ^CC admet Pour solution :
© -c
O.
-î/RC rm
J3
en
V ') Cj + C Figure 8.47
> T3
Q. C
O 3
U Q
©
221
Les deux constantes se déterminent en considérant, d ’une part, la condition initiale

v ^ (0 ) = 0,7 V et, d ’autre part, la condition finale correspondant à la fin de la charge du
condensateur : lim v ^ (r ) = V ç ç = 5 V .
t —>+°°
On a donc : v^(f) = Cj + C2 = 0,7 V .
et: lim v ^ ( / ) = C j = V qq = 5 V
t —>+°°
- î/RC
D ’o ù : v ^ ( 0 = V qq + (0,7 V - V q q ) z
La tension v ^ (f ) croît donc de 0,7 V à 5 V. Tant que reste inférieure à 2,5 V, l’entrée du
second inverseur est considérée comme restant à 0. La tension de sortie vaut 5 V. A l’instant où
franchit ce seuil, la sortie du montage bascule à 0.
L ’instant T correspondant à ce basculement est tel que :
x -T/RC
v A ( T ) = VC C + ( <0 '7 V " V,CC )e 2,5 V .
—T /R C
Soit : (0,7 V - Vc c )e = 2,5 V - VQC
-T/RC 2.5 V ~ ^ ç ç
e =
0,7 V - Vc c '
^2,5 V - Vc c -
D ’où ln
RC l».7 V - VCCJ
J L -0,54 .
RC
On a donc : T = 0,54 - R C .
La figure 8.48 représente les chronogrammes des différentes tensions du circuit. On prêtera une
attention particulière au fait que nous avons changé l’origine des temps, notamment pour placer
l’instant T.
Il s’agit bien d ’une bascule monostable déclenchant sur un front montant (passage de 0 à 5 V) et
délivrant une impulsion positive.
En plaçant, en sortie de ce montage, un troisième inverseur, on réalise un monostable délivrant
une impulsion négative. En ajoutant un autre inverseur à l’entrée, il déclenchera sur un front
descendant (passage de 5 V à 0 V).
Toutes les combinaisons peuvent être envisagées.

Les portes logiques se prêtent volontiers à la réalisation de systèmes électroniques faisant
intervenir des circuits de relaxation. Le monostable que nous venons d ’étudier est
relativement simple et peu coûteux par rapport à ce q u ’il est possible de faire à l’aide de
circuits non linéaires classiques.
222
ve(t)
a
5V
Ve(0
a b s c
0 0 0 0
0 1 1 0
1 0 1 0 —> on pose 1 et on retient 0
1 1 0 1 •on pose 0 et on retient 1
Fi gure 8 .49
Fi gure 8 .48
O Raisonnons à partir d'une table de vérité commune aux deux c
fonctions s et c (figure 8.49).
Il apparaît immédiatement que la fonction s correspond exactement à
l’opération XOR (OU exclusif) et que la fonction c correspond à
l’opérateur ET.
On en déduit alors le schéma de l’additionneur de deux bits
Fi gure 8 .50
T3
O (figure 8.50).
C
D ^ Raisonnons à partir d ’une table de vérité commune aux deux
Q
tj fonctions s et cn (figure 8.51) puis transcrivons ces résultats dans deux tableaux de Karnaugh
’d. (figures 8.52 et 8.53).
o
(N
SC- Le tableau de Karnaugh de la fonction 5 ne fait apparaître aucun regroupement possible. Sa forme
©
canonique ne sera donc que le OU logique des quatre termes correspondant aux cases 1.
3
en Soit : s - â b c n _ i + â b c n _ i + a b c n _ i + a b c n _ i .
TO
D
CL C
O 3
U Û
©
223
a b Cn-l s C„
0 0 0 0 0 fonction cn
fonction s
0 0 1 1 0 0 1
V f-1 0 1 ab^
0 1 0 1 0 00 0 0
0 1 1 0 1 00 0 1
01 0
01 1 0 1
1 0 0 1 0 11
11 0 1 (1
1 0 1 0 1 10 0
10 1 0
1 1 0 0 1
1 1 1 1 1 Figure 8.53
Figure 8.52
Figure 8.51
Par ailleurs, le tableau de Karnaugh de la fonction cn fait apparaître trois regroupements. Sa forme
canonique se détermine alors aisément :
= ab + bc n - 1 + ci c n - 1
La fonction cn peut s ’implémenter facilement à l’aide d ’une porte OU à trois entrées et de trois
portes ET (figure 8.54). La fonction s, quant à elle, peut s ’implémenter très simplement en
transformant légèrement son expression.
D
Figure 8.54
En effet : s = a ■(b c n _ l + b c n {) + a • ( b c n _ , + b c n _ , ) .
Remarquons, d ’une part, que : b c n _ j + b c n _ j = b © cn _ j
et q u e : bcn _ l + b cn _ l = bcn _ l + b c fl_ , = b c n _ { • b c n _ , .
224
S o it: b c n _ l + b c n _ l = (b + c „ _ i ) - ( b + c n _ l ) = bb + b c n _ i + cn _ i b + c „ _ l c „ _ i .
Or quel que soit x, x x = 0 .
D o n c: b c n _ l + b c n _ l = b c n _ , + c n _ ~b = b © c „ _ , .
Finalement : s = a ■(b © cfJ _ j ) + a (b © cfJ _ j ).
Soit : s = 5 © (£ © _ j ).
Cet additionneur de trois bits, proposant comme résultats un bit de première

somme et un bit de retenue, est tout à fait indiqué pour constituer retenue
l’élément de base d ’un système plus complexe permettant © © © ^1
d ’additionner deux nombres binaires quelconques. En effet, l’addition I«1l«o1
de deux nombres consiste à additionner successivement les bits, deux + [ED \b2\bx\b0\
à deux, en tenant compte de l’éventuelle retenue de l’addition 1c l|S„ 1 1^2 lsi 1%1
précédente (figure 8.55).
Hormis l’addition des deux bits situés le plus à droite (appelés bits de dernière
retenue
poids faible), chaque addition élémentaire correspond exactement à la
fonction que nous venons d ’implémenter. F ig u re 8.55
Il suffit d ’interconnecter plusieurs de ces fonctions pour construire un
additionneur, comme cela est indiqué sur la figure 8.56.
a0 b0 ax bx (*2 ----------------- % bn
Sq Sj S 2 ----------------------------------------- s„
F ig u re 8.56

-j-j Et si le calcul numérique n ’était finalement q u ’une affaire de circuits logiques combinatoires ?
u
vu C ’est en tout cas ce que tend à montrer cette étude. En effet, la plupart des opérations simples
TJ effectuées sur des nombres binaires ne sont que des combinaisons logiques des chiffres
O 33 élémentaires dont sont constitués ces nombres.
C
=3 C
q
û C
U
'5.
O
fM
©
3
CT)
>- T3
Q. C
3
O û
U
Q
225
L es c ir c u it s lo g iq u e s
SÉQUENTIELS
Les systèmes logiques combinatoires étudiés au chapitre 8 sont caractérisés par un
fonctionnement qui ne dépend que d ’une combinaison des signaux d ’entrée. Les circuits
séquentiels évoluent certes en fonction de signaux d ’entrée mais également en fonction du temps,
notamment en fonction d ’événements particuliers présents ou passés.
9.1 D éfin itio n

Dans un circuit combinatoire, la sortie du dispositif ne dépend que des variables d ’entrée. Les
fonctions associées à ces circuits sont caractérisées par l’unicité de la valeur de la fonction pour
une configuration donnée des variables d ’entrée.
Dans un circuit logique séquentiel, la sortie
dépend non seulement des variables d ’entrée
mais également de ses propres valeurs
précédentes, autrement dit de l’état initial du
système. Fondamentalement, tout se passe
comme si la sortie devait être considérée comme
une entrée supplémentaire.
Cela est réalisé, en général, par un bouclage
(permanent ou périodique) de cette sortie à
l’entrée du dispositif (figure 9.1).
9.2 La bascule R/S

Il s’agit sans aucun doute du système logique séquentiel le plus simple qui soit mais il permet de
mesurer tout l’intérêt de ce type de dispositif tout en explorant les différentes méthodes
d ’investigation qui permettent d ’étudier le fonctionnement des systèmes séquentiels.
P r é s e n t a t i o n du s y s t è m e
On considère le circuit logique composé de deux portes NON-OU et représenté sur la figure 9.2.
Il possède visiblement deux entrées R et S ainsi que deux sorties notées Q et Q .
226
9.2. La bascule R/S
R e m a rq u e
Les notations Qet Q laissent supposer que la seconde sortie est égale à la négation de la première
comme l’étude qui suit va le démontrer.
On note que chacune des deux sorties est bel et bien bouclée sur l’entrée du dispositif,
constituant, pour ainsi dire, des entrées supplémentaires pour le système.
Bien évidemment, une simple table de vérité ne suffit
pas à décrire le comportement de ce système ; l’état des
sorties, vraisemblablement, ne dépend pas uniquement des Q
valeurs de R et de S.
On suppose que chacune des deux entrées est à 0, le
système étant, pour ainsi dire, au repos et on cherche à
déterminer les valeurs des variables de sortie. On suppose Q
alors que l’on a Q = 0. On a donc sur la porte NOR située
en bas du schéma, deux entrées à 0 ce qui doit donner une
sortie à 1, soit < 2 = 1 (la notation est donc cohérente, a
priori). Cela a pour conséquence, sur la porte NOR située
en haut du schéma, d ’avoir une entrée à 0 et une entrée à
1. La sortie de la porte NOR est donc bien à 0. Les
différentes valeurs des variables sont rassemblées sur la
figure 9.3 et forment un état tout à fait stable pour le
système.
Si on suppose à présent que Q = 1 (les entrées R et 5
étant supposées rester à 0), on constate que le système se Q
trouve également dans un état stable tout à fait possible.
“O En effet, si Q = 1, les entrées de la porte NOR du bas sont
o
c
=3 telles que sa sortie doit être à 0, soit Q = 0 . Quant à la
Q
porte NOR du haut, ses deux entrées sont à 0, ce qui correspond bien à Q = 1 (figure 9.4).
o En conclusion, si les deux entrées du système, R et S sont toutes les deux à 0, le dispositif peut
r\i se trouver soit dans l’état Q = 0 et Q = 1 , soit dans l’état Q = 1 et Q = 0 .
© o.
3
03 I
>• T3
CL C
O 3
U a
©
227
. Les circuits logiques séquentiels
R e m a rq u e
Si cela confirme bien la cohérence des notations Q et Q, cela montre également que les sorties
d’un tel système peuvent être différentes pour des valeurs identiques du vecteur d’entrée.
L’analyse du fonctionnement de ce dispositif s’avère plus complexe que dans le cas d’un simple
système combinatoire.
A n a l y s e du c o m p o r t e m e n t d e la b a s c u l e
Pour comprendre le fonctionnement du système et par la
même occasion vérifier l’opportunité de l’avoir appelée
Q
bascule, on part de l’état stable caractérisé par R = S = 0 et
par Q_= 0 (donc Q = 1 ). Si l’entrée S (et elle seule) passe
à 1, Q passe à 0 et par conséquent, Q, en sortie d ’une porte
NOR dont les deux entrées sont à 0, « bascule » à 1 Q
(figure 9.5). La porte NOR située en bas du schéma a ses
deux entrées à 1, ce qui est cohérent avec une sortie à 0.
À partir de cet état, si S repasse à 0, le dispositif se
retrouve dans le même état que celui de la figure 9.4, état
dont on a déjà démontré la stabilité. En conclusion, le fait
d ’avoir positionné la variable S (pour SET) à 1 pendant un
temps donné a suffi pour faire basculer le système dans l’état
Q
Q = 1 et Q = 0 . Si S repasse ultérieurement à 1, on vérifie
facilement que cela ne change rien à l’état des sorties.
_ Pour faire rebasculer le système dans l’état Q - 0 et
Q = 1 , il faut, à partir de l’état de repos R = S - 0, placer R Q
(pour RESET) à 1 pendant un temps donné. A ce moment-là
(figure 9.6), Q bascule immédiatement à 0, forçant la porte
NOR du bas dont les deux entrées se trouvent à 0, à passer à
( 2 = 1 . Lorsque R repasse à 0, le système se retrouve dans
l’état de la figure 9.4.
R e m a rq u e
Comme cela a déjà été évoqué, pour que le système ait le temps de basculer d’un état à l’autre, il
est nécessaire que le positionnement à 1 de l’une ou l’autre entrée soit maintenu pendant un
temps suffisant pour que ses composants internes puissent commuter. Selon la technologie
utilisée, cela peut varier de quelques nanosecondes à quelques microsecondes.
En résumé, la bascule R/S est un système permettant de positionner à 1 ou à 0 une fonction

logique Q selon que l’on injecte une impulsion d ’une durée suffisante sur l’entre S (SET) ou
l’entrée R (RESET).
On peut représenter ce fonctionnement par une sorte de table de vérité qui présente l’état de la
fonction Q en fonction de /?, de S et de l’état précédent de Q. On note alors Qn cet état précédent
et <2,/+1 le nouvel état de cette sortie. La figure 9.7 rassemble tous les cas possibles. On remarquera
228
9.2. La bascule R/S
que les combinaisons d ’entrée ne sont pas placées dans l’ordre

R S Qn Q>h-1
« numérique » mais plutôt dans l’ordre logique de fonctionnement
de la bascule. Par ailleurs, le cas R = S = 1 qui conduit à une 0 0 0 0
indétermination sera considéré comme interdit et ne fait donc pas 1 0 0 0
l’objet d ’un résultat. 0 1 0 î
0 0 î î
R e p r é s e n t a t i o n t e m p o r e l l e du f o n c t i o n n e m e n t 1 0 î 0
de la b a s c u l e 0 1 î 1
1 1
Pour mieux illustrer le caractère séquentiel du système, il peut être
intéressant de présenter son fonctionnement sous forme de Figure 9.7
chronogrammes. La figure 9.8 illustre ainsi les différents
basculements de la sortie Q en fonction des transitions opérées sur
les entrées R et S.
■ Sj
'O
■X)
TJ
O 3
&
C
=5
Q
o
CM On peut schématiser le fonctionnement de la bascule de manière encore plus simple en
© -C
O. considérant que le basculement de Q s ’opère sur la transition de 0 à 1 de R ou de S. On dit alors
J3 que Q bascule à 1 sur les fronts montants de S et rebascule à 0 sur les fronts montants de R. La
en I
> « table de vérité » de la figure 9.9 suffit donc à décrire le fonctionnement du dispositif.
Q.
O 3
û
U
Q
229
9 . Les circuits logiques séquentiels
La bascule R/S permet, en quelque sorte, de mémoriser une

information (un bit) puisque la sortie reste inchangée en attendant un R S Qn+1
ordre de basculement à l’entrée.
0 0
I
9.3 L a m é m o ir e pa r a u t o m a in t ie n
Il s’agit encore d'un type de bascule simple réalisée à partir d ’un

0 J î
nombre très réduit de portes logiques élémentaires. Le principal intérêt
de ce type de dispositif, par rapport à la bascule R/S, réside dans le fait F ig u re 9.9
q u ’il n ’existe aucune ambiguïté lorsque les deux entrées se trouvent
simultanément à 1. Dans ce cas, on peut même choisir, en fonction du type de mémoire, l’état de
la sortie (0 ou 1). On parle alors de mémoire à effacement prioritaire ou à inscription prioritaire.
Mémoire à e ffa ce m e n t prioritaire

La figure 9.10 représente un circuit possédant deux entrées : 5 (Set) et R (Reset) et une seule
sortie Q.
L ’équation de fonctionnement du dispositif est relativement simple à établir : la sortie du
système est le ET logique de R et de S + Q.
On peut donc écrire : Q n +\ = ( S + /?„)/?•
D ’où la table de vérité du système (figure 9.11).
s R Qw+i
0 0 Q,
0 1 0
1 0 1
1 1 0
F ig u re 9.1 1
Il est alors aisé de mettre en évidence le fonctionnement de la bascule. À l’instar de la bascule

R/S, les entrées S et R permettent respectivement de positionner la sortie Q à 1 ou à 0. Si les deux
entrées restent à 0, l’état de la sortie reste inchangé. En revanche et c ’est là la principale différence
avec la bascule R/S, si les deux entrées se trouvent simultanément à 1, la sortie bascule à 0. D ’où
l’appellation de mémoire à effacement prioritaire.
230
9.4. La bascule J/K
s R Q h+1
0 0 Qn
0 1 0
1 0 1
1 1 1
Figure 9.1 3
M émoire à inscription prioritaire

Le schéma de la figure 9.12 présente un dispositif analogue mais qui réagit différemment lorsque les
deux entrées se trouvent simultanément à 1.
L ’équation de fonctionnement du dispositif est relativement simple à établir : la sortie du
système est le OU logique de S et de Q ■R .
S o it: Q n + l = S + Q nR.
D ’où la table de vérité du système (figure 9.13).

Le fonctionnement du système est le même que dans le cas précédent, à ceci près que si les deux
entrées sont à 1, la sortie du système bascule à 1, d ’où le terme de mémoire à inscription prioritaire.
9.4 La ba sc u le J/ K
La bascule R/S possède un certain nombre d ’inconvénients lorsqu’elle est associée à d ’autres
systèmes. Ces inconvénients proviennent d ’une relative incertitude quant à l’instant de
basculement des sorties. C ’est pourquoi on dispose en général de
bascules un peu plus complexes dont on maîtrise beaucoup
mieux le basculement. Il s’agit des bascules dites maître - Q
T3 esclave. La plus utilisée d ’entre elles est la bascule J/K. Nous ne
o rentrerons pas dans le détail de sa structure interne, d ’autant plus
c
=5 que de tels dispositifs sont disponibles sous formes de circuits
Q
intégrés immédiatement opérationnels et nous nous contenterons
o d ’en décrire le comportement. Q
r\i
© La bascule J/K (figure 9.14) possède trois entrées : 7, K et T.
La configuration que l’on place sur les entrées J et K (00, 0 1 ,1 0
J3
CT) 1 ou 11) permet de définir l’action qui va être réalisée par la
>* •o
Q. 2
O C
3
U
©
231
. Les circuits logiques séquentiels
bascule et cette action ne devient effective que lorsque l’e n t r é e ^

subit une transition de 0 à 1. Tant que T reste à 0, les sorties Q et Q J K T Q«+1
restent inchangées (à leurs valeurs précédentes).
X X 0 Q n
La table de fonctionnement de la figure 9.15 présente les actions
réalisées par la bascule J/K. La première ligne du tableau signifie
que quelles que soient les valeurs de J et de K (présence d ’un « X »),
la sortie est bien inchangée si T reste à 0. En fonction de la
0 0 J Q n
configuration placée à l’entrée de la bascule, sur les entrées J et K ,

quatre comportements différents peuvent se produire lorsqu’un front
0 1 J 0
montant est détecté sur T : sortie inchangée {J = K = 0), sortie à 0 (K
seul est égal à 1), sortie à 1 (J seul est égal à 1) et inversion de la
1 0 J 1
sortie (J = K = 1). 1 1 I Q n
Figure 9.15
R e m a rq u e
L’entrée T est communément appelée entrée d’horloqe car c’est elle qui ; finalement, rythme les
basculements du système. Il existe différents types de bascules J/K dont certaines, par exemple,
basculent sur les fronts descendants du signal d’horloge.
9.5 L e s com pteurs synchrones
Un compteur est un circuit séquentiel possédant plusieurs sorties binaires Qn, ..., Q2, Q j, Q q
(4, 8 ou 16, par exemple) dont l’ensemble forme un nombre (binaire, évidemment) qui varie en
fonction du nombre d ’impulsions d ’horloge enregistrées sur son entrée principale. À chaque
impulsion d ’horloge, le compteur s’incrémente d ’une unité : la configuration de sortie (c’est-à-
dire le nombre représenté par lesdites sorties) évolue en comptant, littéralement, les impulsions
d ’entrée. Le compteur est dit synchrone (et il s ’agit là d ’une qualité) si le changement de
configuration en sortie se produit au même instant pour chaque bit de sortie. S ’il est possible de
réaliser un compteur à partir d ’une mise en cascade de bascules, on préfère en général utiliser des
circuits électroniques dédiés que l’on trouve dans le commerce.
Un compteur possède en général d ’autres entrées que son entrée d ’horloge : une remise à zéro
(RAZ) qui permet de remettre toutes les sorties à 0 pour, par exemple, reprendre un nouveau
comptage, une entrée de configuration qui permet de définir si les impulsions d ’horloge
déclenchent l’incrémentation sur front montant ou descendant et une entrée permettant de définir
si le système compte ou décompte (UP/DOWN).

La figure 9.16 présente le schéma bloc d ’un tel compteur et le tableau de la figure 9.17 illustre
une séquence de fonctionnement d ’un compteur 4 bits où chaque ligne correspond à une nouvelle
impulsion d ’horloge. L ’entrée UP/DOW N est placée à 1 pour un fonctionnement en compteur et
à 0 pour un fonctionnement en décompteur (ce qui est symbolisé par la barre de négation sur le
mot DOWN). L ’état initial du compteur est censé correspondre à une sortie égale à 0000.
232
UP/DOWN RAZ CK Q3(32 Qi Qo

î 0 0 0 0 0 0
î 0 jF 0 0 0 1
î 0 jF 0 0 1 0
î 0 jF 0 0 1 1
î 0 jF 0 1 0 0
0 0 jF 0 0 1 1
0 0 jF 0 0 1 0
0 1 0 0 0 0 0
1 0 jF 0 0 0 1
1 0 JF 0 0 1 0
1 0 jF 0 0 1 1
1 0 jF 0 1 0 0
1 0 jF 0 1 0 1
Figure 9.1 7
% E x e r c i c e 9.1 * I n f l u e n c e d e s t e m p s de c o m m u t a t i o n
= d a n s le f o n c t i o n n e m e n t d ’u n e b a s c u l e
1s»
'ïj Le schéma de la figure 9.18 représente une bascule RS ainsi que les chronogrammes de ces deux
~o o entrées. On suppose dans un premier temps que les portes logiques NOR sont parfaites et
o
c £ commutent instantanément. Etablir le chronogramme de la sortie Q de la bascule en supposant que
D
Q g la sortie Q se trouve initialement à 0.
*5. s Dans un second temps, les portes NOR sont supposées réelles et caractérisées par un retard S t .
o
rsi o Etudier l’influence de ce facteur sur le basculement du système et établir le chronogramme de la
© •|[ sortie Q dans ce cas.
2 On fait l’hypothèse que si une des variables d ’entrée d ’une porte NOR change d ’état pendant
en
une durée inférieure à S t , ce changement ne sera pas pris en compte et que sa sortie sera inchangée
>
Q. c
3
o û
U
©
233
9 ■Les circuits logiques séquentiels
s
A
-> t
R
A
bt
-> t
Figure 9.18
(c’est un peu plus compliqué dans la réalité mais cette hypothèse de travail va malgré tout nous
simplifier la vie).
E x e r c i c e 9.2 ** É t u d e d ’un d i v i s e u r de f r é q u e n c e
On considère le système séquentiel représenté sur la figure 9.19 et impliquant deux bascules JK.
Un signal carré est injecté sur l’entrée d ’horloge (figure 9.20).
234
Fi gure 9 .20
Établir les chronogrammes des sorties <2| et Q2 et conclure sur l’intérêt de ce montage. On
supposera qu’avant la première impulsion d ’horloge, le système se trouve dans un état tel que J j = 1
et Q\ = J 2 = Q i ~ 0-
DU MAL A D EM A RRER ?
9.1 Pour la première partie de l’exercice, on se référera à la table de vérité de la bascule pour
déterminer les basculements du dispositif. Dans la seconde partie, il convient de reconsidérer
complètement le fonctionnement du système en introduisant dans le raisonnement, les temps
de commutation des portes.
9.2 Les entrées K se trouvant toujours à 1, établir le fonctionnement simplifié de chaque bascule.
Procéder ensuite méthodiquement en analysant les phénomènes qui se produisent pour
chaque front montant du signal T.
C o rr ig é s des e xe rcices
E x e r c i c e 9.1
c Si les portes NOR sont parfaites et commutent instantanément, il suffit de se fier à la table de
~ fonctionnement de la bascule pour déterminer les basculements du dispositif. Chaque front
montant sur R vient mettre la sortie Q à 0 et chaque front montant sur S la positionne à 1. Bien
•c évidemment, si R passe à 1 tandis que Q est déjà à 0, Q reste inchangé. De même si S passe à 1
T3
O | tandis que Q est déjà à 1. Le chronogramme est donc très facile à tracer (figure 9.21 ).
C
=5
Q | Si on suppose à présent que chaque porte NOR possède un retard 8 f , il convient de reconsidérer
~ entièrement le fonctionnement de la bascule R/S. Examinons ce qui se passe à l’instant du premier
o | front montant détecté sur l’entrée S. Q étant à 0, Q qui est à 1 va basculer à 0 avec un retard de
CM
© J 8 /. La porte NOR supérieure va alors avoir ses deux entrées à 0 et sa sortie Q va basculer à 1 après
^ un deuxième retard S t .
CD
TD
> O
Q. C
O 3
û
U
©
235
S
A
R
A
Q
A
Fi gur e 9.21
Première conclusion : le retard de basculement de la bascule R/S est égal à 2 5 t .

Deuxième conclusion : si on formule effectivement l’hypothèse que S doit être maintenu à 1
pendant une durée supérieure à 8 / , on pourra considérer que si elle repasse à 0 après cette durée
8 f , Q restera à 0 suffisamment longtemps pour faire basculer la porte NOR du haut.
Comme le système est parfaitement symétrique, des conclusions analogues peuvent être énoncées
à propos de l’entrée R. En résumé, la bascule R/S ne peut changer d ’état que si des impulsions
d ’une largeur au moins égale à 8t sont détectées sur ses entrées et l’instant du basculement se
produit avec un retard de 2 8 1.
Par conséquent, la deuxième impulsion placée sur l’entrée S sera sans effet. On peut noter que la
troisième impulsion placée sur R était déjà sans effet dans le cas de portes parfaites.
Cela mis à part, la principale différence entre le cas idéal et le cas réel consiste en un décalage
temporel global de 2 8 1 (figure 9.22).

Cet exercice montre l’importance des temps de commutation des circuits logiques
élémentaires dans la conception des systèmes séquentiels. Le phénomène est particulièrement
gênant lorsque ces dispositifs sont soumis à des signaux très rapides. Dans le cas contraire,
autrement dit si le fonctionnement temporel du circuit est suffisamment lent par rapport aux
temps de commutation, le phénomène peut être négligé.
236
S
A
> t
R
A
4r- 8f
->■ t
! 2Ôf ; 2ôf 28t : 20/ 2 ôt

A-----► -----►
-> t
F ig u re 9.22
E x e r c i c e 9.2
Comme K = 1 pour chaque bascule, elles fonctionnent selon le mode simplifié suivant : à chaque
front montant du signal d ’horloge T :
- si J - 0, Q passe à 0 ;
^ - si J = 1, Q passe à Q .
'O
^ On commence par établir ce qui se passe pour les trois premiers fronts montants du signal
~ d ’horloge.
<L>
T)
■c
O P r e m i e r f r o n t m o n t a n t de 7
O 3
c £ Compte tenu que = 1, la sortie <2| s’inverse et devient donc égale à 1. Toutefois, lorsque la
=5
Q ê seconde bascule reçoit son impulsion d ’horloge (exactement au même instant que la première), il
'5. n ’est pas possible, compte tenu des temps de commutation interne de la première bascule, que
o 0 soit déjà passé à 1.
CM
© & Donc J 2 est toujours égale à 0 à l’instant du front montant de l’horloge. Donc Q2 reste à 0, Q 2 et
en 3 J, restent à 1.
1
>
Q.
O û
U
©
237
D eu xiè m e front montant de T

Comme J j = 0, la sortie <2i s ’inverse à nouveau et devient donc égale à 0. Toutefois, lorsque la
seconde bascule reçoit son impulsion d ’horloge, J 2 est encore égale à 1 (même raison que
précédemment). Q2 s ’inverse et devient égale à 1, donc Q 2 et J } passent à 0.
T r o is iè m e front montant de T
Comme 7, = 1, Q [ et J 2 restent à 0. Q2 passe donc à 0 et par voie de conséquence, Q 2 et J | passent
à 1. On se retrouve donc avec la même configuration q u ’à l’instant initial, ce qui signifie que la
séquence de basculements que nous venons de mettre en évidence va se répéter indéfiniment.
On trace donc pas à pas, sur le chronogramme de la figure 9.23, l’évolution des signaux aux trois
premiers fronts montants du signal d ’horloge et on reproduit la séquence pour obtenir un graphe
plus explicite.
T
/V
9
1- cSV-
----------------- >
Figure 9.23
Le dispositif étudié délivre donc un signal rectangulaire sur sa sortie (2| dont la fréquence est
divisée par trois par rapport à celle du signal d ’horloge. La sortie Q2 délivre le même signal retardé
d ’une période d ’horloge.

Les circuits logiques séquentiels élémentaires peuvent être mobilisés dans des montages plus
ou moins complexes et sont à la base de la réalisation de fonctions pouvant être
particulièrement évoluées.
238
Index
A circuit additionneur, 208 Filtre actif du second ordre, 121,

circuit logique à diodes 122
afficheur 7 segments, 206
et transistor, 36 filtre passe-bande, 122
algèbre de Boole, 198
circuit logique séquentiel, 226 filtre actifs simples du premier
amplificateur à drain commun, 184
circuits CMOS, 201 ordre, 121
amplificateur à gain
circuits logiques combinatoires, filtre passe-bande, 117
corn mutable, 184
198 filtre passe-bas, 117
amplificateur à source
circuits logiques TTL, 201 filtre passe-haut, 117
commune, 182
collecteur, 25 filtres réjecteurs, 117
amplificateur à source commune et
comparateur, 141 fonction de transfert
découplage partiel, 184
comparateur à collecteur fréquentielle, 114
amplificateur collecteur ouvert, 141 fonction logique combinatoire, 199
commun, 57
comparateur à fenêtre, 146 fonction logique OU Exclusif, 205
amplificateur d’instrumentation,
comparateur numérique, 207
95 fondamentale, 118
compteurs synchrones, 232
amplificateur de courant, 54 forme canonique, 200
condensateur de découplage, 56
amplificateur de tension, 54, 88 forme minimale d’une fonction
conductance de sortie, 52
amplificateur différentiel, 60, 91 conducteur, 2 logique, 202
amplificateur différentiel à miroir conduction intrinsèque, 2
de courant, 61 G
constante de Boltzmann, 2
amplificateur exponentiel, 92 contre-réaction, 87 gain complexe, 114
amplificateur non inverseur, 92 courbe de réponse, 116 gain différentiel, 61
amplificateur opérationnel, 85 gain en courant, 52, 54
amplificateur push-pull, 59 D gain en décibels, 114
amplificateur push-pull à décalage en tension, 89 gain en mode commun, 61
correction de distorsion, 62 décodeurs BCD/7 segments, 219 gain en tension, 54
amplificateurs de puissance, 54 diagrammes de Bode, 114 générateur de signaux
anode, 4 diode à jonction, 3 triangulaires, 148
diode Zener, 7 grille, 175
B
distorsion quadratique, 179
bande de conduction, 1 diviseur de fréquence, 234 H
bande de valence, 1 drain, 175 harmoniques, 118
“O bande interdite, 1
O
c
=3
bascule J/K, 231 E
I
û bascule R/S, 226 écrêteur à diodes, 11
bascules maître - esclave, 231 effet d’avalanche, 5 impédance d’entrée, 55
O base, 25 émetteur, 25 impédance de sortie, 55
f\l
inverseur commutable, 183
© C F
CD canal drain - source, 176 filtrage, 113 J
> cathode, 4 filtre, 116 jfet, 175
Q.
O
U
239

Granjon, Yves-Exercices Et Proble - Mes D - e - Lectronique - Avec Rappels de Cours Et Me - Thodes-Dunod (2010)

Загружено:

Сведения о документе

Оригинальное название

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

Granjon, Yves-Exercices Et Proble - Mes D - e - Lectronique - Avec Rappels de Cours Et Me - Thodes-Dunod (2010)

Загружено:

Авторское право:

Доступные форматы

SCIENCES SLiP

Le pictogramme qui figure ci-contre d'enseignement supérieur, provoquant une

Le C ode de la propriété intellectuelle n'autorisant, aux termes de l'article

CHAPITRE 1 • LA JONCTION PN ET LES DIODES À SEMI-CONDUCTEURS

1.1 La conduction électrique intrinsèque 1.2 Semi-conducteurs dopés

CHAPITRE 2 • LA POLARISATIONDU TRANSISTOR BIPOLAIRE

O § CHAPITRE 3 • LE FONCTIONNEMENT DYNAMIQUE DU TRANSISTOR BIPOLAIRE

© •g. Rappels de c o u rs ......................................................................................................... 50

CHAPTRE 4 • L'AMPLIFICATEUR OPÉRATIONNEL EN RÉGIME LINÉAIRE

CHAPITRE 5 • LES FILTRES FRÉQUENTIELS

CHAPITRE 6 • L'AMPLIFICATEUR OPÉRATIONNEL EN RÉGIME NON LINÉAIRE

Du mal à démarrer ? .......................................................................................................... 150

CHAPITRE 7 • LES TRANSISTORS À EFFET DE CHAMP

9.1 Définition 9.2 La bascule R/S 9.3 La mémoire par automaintien

Il est recommandé au lecteur de respecter scrupuleusement les notations et les conventions,

G ra n d eu rs élec t r iq u es c o n tin u es ou v a r ia b les

G ra n d eu rs v ec t o r iel les et sc a la ires

R epr ésen t a t io n c o m plex e

v ( 0 = v 0 cos (©f + <p) <=> y = V0ej(wr + <p).

S o u rc es de ten sio n et so u rc es de co ura n t

C o n ven tio n g én ér a t eu r et co n ven tio n r éc ept eu r

Lois de fo n c tio n n em en t des d ipô les élém en t a ir es

trouve au potentiel V i défini par :

• v ( 0 = v 0 cos cor** V = V0ejû)r ,

. u(t) = UQ cos (oo/ + (p) o U = t / 0ej(û>r + <P),

• Condensateur C : impédance complexe Z = —— ,

• Auto-inductance L : impédance complexe Z = jLco.

1l + cot 2 X = ----l-— . 2 tan2 x

0 sin (a + b) = sin a cos b + cos a sin O sin 2u = 2 sin a cos a

O (cos x+ j sin x )” = cos nx + j sin n x

O (j<[v(x)]) = (« o v (x )) = u [v (x )]x v '

Infiniment petits (x -> 0)

1.1 La co n d uctio n élec t r iq u e in t r in sèq u e

En fonction de la disposition de ces bandes, et surtout de la largeur de la bande interdite, les

Pour le Silicium qui est le semi-conducteur le plus utilisé on a :

n( = 1,5 x 1016 m-3 à 7 = 300 K.

1.2 S e m i -c o n d u c teu rs dopés

1 1.3 LA DIODE À JONCTION zone zone

contient des donneurs d ’électrons, tandis que certains migration

qui la traverse. Comme le courant circule de l’anode Figure 1.6

En sens direct, on admet que :

V < 0,7 V « / = 0 (diode bloquée)

1.4 P o la risa tio n de la d iode

Le point d ’intersection de ces deux courbes donne le point de fonctionnement du circuit

1.5 P uissa n c e d issipée dans une d iode

1.6 D iodes Z ener

Dans le circuit représenté sur la figure 1.18,

E x e r c i c e 1.6 ** P u is s a n c e d is s ip é e d a n s une diode alim entée

Exercice 1.8 *** P u issan ce d iss ip é e d an s une diode en parallèle

Exercice 1.9 *** A ju ste m e n t de la polarisation d'une

Exercice 1.10 ** Influence du modèle c h o is i d an s le calcul de la p u issa n c e

E j et sont deux sources de tensions continues parfaites : E ] = 10 V et E2 = 15 V. Les diodes

1 ÉN O N CÉS DES PRO BLÈM ES

D Montrer que les deux diodes sont passantes.

C o rrig é s des exercices

D ’après la loi des nœuds en A : / = / ] - / 2 = 75,5 mA.

Ce qu’il faut retenir de cet exercice

Ce q u ’il faut retenir de cet exercice

Ce q u ’il faut retenir de cet exercice

S Ce q u ’il faut retenir de cet exercice

Ce q u ’il faut retenir de cet exercice

Ce q u ’il faut retenir de cet exercice

/ = = 67 mA parcourt l’unique maille du circuit. La résistance Æj présentera donc à ses