PRACTICAS DEL LABORATORIO

DE ELECTRONICA III
 LABORATORIO DE ELECTRÓNICA III
PRÁCTICA Nº 1
“AMPLIFICADOR MULTIETAPA CON ETAPA DE POTENCIA”
OBJETIVOS GENERAL:

1. Diseñar un amplificador multietapa

OBJETIVOS ESPECÍFICO:

1. Implementar y evaluar un amplificador multietapa

2. Acoplar un amplificador de potencia en la salida del multietapa.

ANÁLISIS PRELIMINAR:

Estudiar los siguientes temas:

Características de un Amplificador Inversor y no Inversor.

Circuito Multietapa

Diseño de un Circuito Amplificador Discreto Multietapa

Modelamiento y características de Amplificadores de Potencia.

PLANIFICACIÓN:

EQUIPO NECESARIO

• Computador con últimas especificaciones

• Herramienta de simulación ORCAD PSPICE 10.3
• 1 Protoboard
• 1 Fuente de voltaje Regulada (0-32V / 0-3A)
• 1 Generador de señal con su respectiva punta de prueba (0-10 Mhz)
• 1 Osciloscopio con sus respectivas puntas de prueba (0-200Mhz)
• 1 Multímetro Digital (500V / 10 A /10 Mhz )
• Pinzas, Pelacables, cables.
 COMPONENTES NECESARIOS

• Resistencias de ¼ Watt
• Capacitores a 50 V
• Transistores BJT

ECUACIONES BÁSICAS

EXPRESION MATEMATICA
Etapa Rin Rout Av Ai

EC Rb//rπ ≈ rπ RC//ro -gm(ro//Rb//RL) - gmRin ≈ -βo

_ βo + (RC//RL) _ βo(Rb+Rib) ≈ -βo

EC-RE Rb//[rπ + (1+βo)Re] RC rπ + (1+βo)Re Rb i

rπ + (Rb//Rg) (1+βo)REM ≈ 1 (1+βo)(Rb+Rib)

CC Rb//[rπ + (1+βo)REM] 1+βo rπ + (1+βo)REM k Rb

rπ ≈ 1 βo ≈ α
BC 1+βo gm Rc gm(RC//RL) 1+βo gm

GV =AV Rin i
(Rg+Rin)
 AMPLIFICADOR MULTI-ETAPA

PROCEDIMIENTO

Para la construcción de un circuito amplificador, que genere una ganancia superior a 100,
implica la necesidad de construcción más de una etapa; un solo amplificador de abundante
ganancia es inestable, Motivo suficiente para haber tomado dicha decisión.

Un método muy común es la construcción varias etapas en cascada; dos etapas inversoras
encargadas de generar la ganancia deseada, una tercera etapa con la finalidad de obtener
una impedancia pequeña a la salida y una etapa de potencia clase AB, este etapa es un
compromiso entre la eficacia de los amplificadores clase B y la eliminación de la distorsión
de cruce de los diseños en clase A. En este trabajo se detallan los cálculos hechos para el
diseño que se representa como sigue en la figura 1:

Diagramas de Bloques

Figura 1.

1. DISEÑO DEL AMPLIFICADOR MULTIETAPA:

Las características que fueron especificadas para el multietapa son:

• Señal de entrada: Vin = 24 mv

• Ganancia total de tensión: Av > 100

• Impedancia de entrada: Zin > 10 KΩ

• Resistencia de carga: RL = 100 Ω

• Rango de frecuencia : 20 Hz a 30 kHz

• Tensión sinusoidal de salida: Vop = 2.4 Vp

• Acople capacitivo
Diseño de la etapa 3:
Las características para esta etapa son las siguientes:

• Ganancia de la etapa: Av ≅ 1
• Voltaje base-emisor : VBE = 0.7v
• Beta del dispositivo: ß = 250
• Fuente DC dual: VCC ± 12v

La tercera etapa debe proporcinar una impedancia de salida baja, su ganancia no es

importante porque es el trabajo de las dos etapas que la anteceden. El esquemático de esta
etapa se puede apreciar en la figura 2:

Etapa 3 Colector Común

Figura 2

Se adopta que por máxima transferencia de potencia:

    Ω

Teniendo muy en cuenta la consideración de que se debe estar centrado en la recta AC, que
tiende precisamente a centrar el punto de operación:

 

  
 // 
 
 ≅ 

 

El diseño continúa con el cálculo de la resistencia de base RB, la cual posteriormente nos
permitirá calcular el valor de R9 y R10. RB es el resultante del paralelo entre R1 y R2.

  %     . Ω

Estamos en capacidad de hallar el VBB o sea la caída de tensión sobre R2. La hallamos así:


    !"
    


  . #$

Finalmente hallamos los valores de R9 y R10 de la siguiente manera:

 
#  ∗  # ≅ #.  Ω


   ≅ '. ( Ω

 &  

Para el cálculo de la ganancia de tensión y de la impedancia de entrada, se realiza el modelo

del circuito:
Pequeña Señal de la Etapa 3

Figura 5
Para la ganancia de tensión:

)   . .
$'  $' 
* +,!    . -.

$' ≅ 

Para la impedancia de entrada:

./0'  #////+,!    . -

2
,!′  ./0' ≅ . ' Ω


Diseño de la etapa 2:
Las características para esta etapa son las siguientes:

• Ganancia de la etapa: Av  12
• Voltaje base-emisor : VBE = 0.7v
• Beta del dispositivo: ß = 250
• Fuente DC: VCC = 12v

El esquemático de esta etapa se puede apreciar en la figura 4:

Etapa 2 Emisor Comun

Figura 4
Por máxima transferencia de potencia:

3     ./0' 3  . ' Ω

Se procede a trabajar con la ecuación de la Av de esta etapa, para ello se dibuja el modelo
de pequeña señal:
Pequeña Señal de la Etapa 2

Figura 5
 *
∗ *  . ,! +  + 4 =
,! +  + 4

∗ ) = − . 3//./0'

. 3//./0'
$ = − $ = −
2
 +  + 4

En la ecuación se definen dos incógnitas: Ic y R8.

Partiendo de la figura 4:

 − *2
 −
3 − *2 − !4 = 
= *2 = . $
3 + 4

También se definen dos incógnitas: Ic y R8. Pero remplazando Ic en la ecuación de la

ganancia y despejando los valores conocidos:

4 ≅ # Ω
Para el valor de Ic, se opta por:



 = 
= 3//./0' + 4 
= 3 + 4

+ 

 ≅ '. ' 

Partiendo nuevamente de la figura 4:

 +
. 4
∗ 5.  =  +
. 4  =
5

5 ≥  =  5 ≥ ' μ  ≅ 3. ( Ω


− 5. 
∗

= 5 +   =  ≅ 4 Ω
5

Para la impedancia de entrada:

./0 = ////[,! +  + . 4]

./0 ≅ . ' Ω
Diseño de la etapa 1:
Las características para esta etapa son las siguientes:

• Ganancia de la etapa: Av = 12
• Voltaje base-emisor : VBE = 0.7v
• Beta del dispositivo: ß = 250
• Fuente DC: VCC = 12v

El esquemático de esta etapa se puede apreciar en la figura 6:

Etapa 1 Emisor Comun

Figura 6
Por máxima transferencia de potencia:

'     ./0 '  . 'Ω

Se procede a trabajar con la ecuación de la Av de esta etapa, para ello se dibuja el modelo
de pequeña señal:
Pequeña Señal de la Etapa 1

Figura 7
 *
∗ *  . ,!    ( 
,!    (

∗ )  & . '//./0

. '//./0
$  & $  &#
2
    (

En la ecuación se definen dos incógnitas: Ic y R4.

Partiendo de la figura 6:

 & *2
 &
' & *2 & !(  
 *2  . $
'  (

También se definen dos incógnitas: Ic y R4. Pero remplazando Ic en la ecuación de la

ganancia y despejando los valores conocidos:

( ≅ 43 Ω
Para el valor de Ic, se opta por:



  
 '//./0  ( 
 '  (

 

 ≅ . '# 

Partiendo nuevamente de la figura 4:

 
. (
∗ 5.    
. (  
5

5 6    5 6 . 4 μ  ≅ #. 3Ω



& 5. 
∗

 5      ≅ (. 4 Ω
5
Para la impedancia de entrada:

./0  ////+,!    . (-

./0 ≅ (.  Ω
Capacitores de acople:

En el cálculo de cada condensador debe tenerse en cuenta los siguientes aspectos:

• Al condensador que ve la menor impedancia se le asigna la frecuencia baja

especificada. En caso de este diseño, C2 ve la menor impedancia, por lo tanto:


 ≥ :; <=>?@<; *  '.  μB
8. ./0'. 9/0

• Al siguiente que ve una impedancia baja, se le asigna la frecuencia, pero una década
abajo. Para el caso de este diseño, se le asigna a C1 una frecuencia de 2Hz. Su
calculo es como sigue:


 6 :; <=>?@<; *   μB
9/0
8. ./0.


• Al capacitor que falta por calcular se le asigna la frecuencia baja pero 2 décadas
abajo, es decir que fL =0.2Hz:


* 6 :; <=>?@<; *   μB
9/0
8. ./0.


Con esto concluye el diseño de preamplificador.

Circuito Total

Figura 8
 SIMULACIÓN CON ORCAD PSPICE

OBTENCION DEL VOLTAJE DE SALIDA

1. Se crea el nuevo Proyecto:

New / Project
Analog or Mixed A/D / OK
Create Pspice Project / OK

2. Se implementa el circuito de la Figura.

3. Se elige un nuevo perfil de simulación
New simulation profile / Create

4. Editar los parámetros de simulación

Analysis type: Time Domain (Transient)
Options: General settings
Run to Time: 200µs
Start saving data after: 0.1µs
Transient options
Maximum step size: 1µs
Output File Options
5. Ubicamos un marcador de voltaje, Voltage Marker, en el emisor del transistor.

6. Corremos el circuito con Pspice / Run

Voltaje de salida
OBTENCION DE LA GANANCIA

1. Pspice / Edit simulation Setting

2. Editar los parámetros de simulación

Analysis type: AC Sweep/Settings.
AC Sweep Type: Logarithmic.
Start Frequency: 0.1
End Frequency: 10G
Points/Decade: 100
Output File Options
3. Pspice / Run
Ganancia del Multietapa
 IMPLEMENTACION DE LA ETAPA AMPLIFICADORA

Se opta por el acoplamiento de una etapa amplificadora de potencia clase AB, como ya se
ha dicho anteriormente, el esquemático de esta etapa se puede apreciar en la figura 7:

Etapa de potencia Clase AB

Figura 9

Circuito Multietapa con Amplificador de Potencia Clase AB

Voltaje de salida

Ganancia Total
EJECUCIÓN:

1. Diseñe un amplificador multi-etapa discreto con las siguientes características:

a) Ganancia de voltaje mayor o igual a 250 ± 2%. (Medido a 20 kHz).

b) Manejo de señal a la salida: 12 V pico a pico. (Medido a 20 kHz).

c) Resistencia de entrada mayor o igual 100KΩ.

d) Resistencia de salida igual a 8Ω.

e) Punto terminal de -3dB de baja frecuencia menor o igual a 40Hz (fL≤40Hz).

f) Punto terminal de -3dB de alta frecuencia mayor o igual 40Khz (fh≥40KHz).

g) Respuesta en la banda de paso máximamente plana.

h) El amplificador debe estar compensado con respecto a variaciones de

temperatura.

i) Fuentes de alimentación de ± 12v.

2. Elabore, siga y desarrolle, la simulación que demuestre que se cumplen con cada uno de
las especificaciones anteriores. Deberá entregarse un archivo para cada uno de los ítems
anteriores (Las simulaciones solo se aceptan en ORCAD).

3. Realice un proyecto de diseño que incluya:

a) Incluya los cálculos realizados para cumplir los parámetros del punto No 1

b) Tabla con los valores esperados para los parámetros exigidos.

c) Circuito diseñado con valores de voltajes y corrientes de polarización.

d) Procedimiento para medir las características solicitadas en el punto N° 1.

e) Hojas de especificaciones de los dispositivos semiconductores utilizados,

justificando su escogencia.

EVALUACIÓN:
CONCLUSIONES