Ejercicio con biestable RS sincronizado

Esquema de conexiones

Instrumentos virtuales
Seleccione la opción de 8 bits para los instrumentos y la representación decimal
(DEC).

Montaje experimental
Tarea 1
Monte el circuito de acuerdo con el esquema de conexiones 1 utilizando el equipo
y los componentes indicados.

Tarea 2
Anote en la tabla de verdad las reacciones observables en la salida tras la
aplicación de distintos niveles lógicos. Aquí se supone que Q=Q1 y Q =Q2
Tabla de verdad:

T
Paso Qtn ¬Qtn S R Qtn+1¬Qtn+1 Observaciones
(cp)
1 x x 0 0 0 Qtn "-Qtn" Retención de estado
2 x x 1 0 0 Qtn "-Qtn" Retención de estado
3 x x 0 1 0 Qtn "-Qtn" Retención de estado
4 x x 1 1 0 Qtn "-Qtn" Retención de estado
5 x x 0 0 1 Qtn "-Qtn" Retención de estado
6 x x 1 0 1 1 0 Se registra un '1'
7 1 0 0 1 1 0 1 Se borra el '1'; reset
8 0 1 1 1 1 x x Estado indeterminado

Qtn: Estado antes del cambio de la asignación de entrada.

Qtn+1: Estado tras la variación de la asignación de entrada.

Introduzca en las correspondientes líneas de la tabla de verdad, en el contenido

de las columnas, las observaciones propuestas que sirven para la descripción de
los estados de salida de los circuitos de memoria, por ejemplo:

Se registra un "1" (biestable activo).

Se borra el "1" (biestable en estado de reset).
Retención del estado (guardar).
Estado indeterminado (comportamiento irregular, asignaciones de entrada no
permitidas).

Tarea 3
Elabore una tabla de verdad simplificada para el biestable RS sincrónico a partir
de la tabla de la tarea 2.

Tabla de verdad simplificada:

R S Qn+1
0 0 Qn
0 1 1
1 0 0
1 1 1 (irregular)
tn tn+1
Antes del impulso Tras del impulso
de reloj de reloj

Símbolo gráfico:
Tarea 4
Cronograma:
¿Cuál de los tres pares de curvas de la señal en el tiempo del cronograma
corresponde al circuito del ejercicio? Antes del primer impulso de reloj se
aseguró el estado inicial Q = 0; Q = 1.
Par: Q1 Q1
Par: Q2 Q2 ¡Correcto!
Par: Q3 Q3