Академический Документы
Профессиональный Документы
Культура Документы
Lógicas
Operación
Z=A.B
Tabla de verdad
A B Z
0 0 0
0 1 0
1 0 0
1 1 1
Símbolo
Vdd 14 13 12 11 10 98
CMOS
1 2 3 4 5 6 7 Vss
Vdd 14 13 12 11 10 9 8
TTL
1 2 3 4 5 6 7 Vss
Compuerta OR
La compuerta OR, la salida estada en estado alto cuando cualquier entrada o ambas estén en
estado alto. De tal manera que sea una suma lógica
Operación
Z=A+B
Tabla de verdad
A B Z
0 0 0
0 1 1
1 0 1
1 1 1
Símbolo
Vdd 14 13 12 11 10 98
CMOS
1 2 3 4 5 6 7 Vss
Vdd 14 13 12 11 10 9 8
TTL
1 2 3 4 5 6 7 Vss
Compuerta NOT
En la compuerta NOT, el estado de la salida es inverso a la entrada. Evidentemente, una negación
Operación
Z=Z
Tabla de verdad
Z Z`
0 1
1 0
Símbolo
Vdd 14 13 12 11 10 9 8 Vdd 14 13 12 11 10 9 8
CMOS TTL
1 2 3 4 5 6 7 Vss 1 2 3 4 5 6 7 Vss
Compuerta NAND
Para la compuerta NAND, cuando las dos entradas estén en estado alto la salida estará en
estaba bajo. Como resultado de la negación de una AND
Operación
Z=(A.B)
Tabla de verdad
A B Z
0 0 1
0 1 1
1 0 1
1 1 0
Símbolo
Vdd 14 13 12 11 10 98
CMOS
1 2 3 4 5 6 7 Vss
Vdd 14 13 12 11 10 9 8
TTL
1 2 3 4 5 6 7 Vss
Compuerta NOR
La compuesta NOR, cuando las dos entradas estén en estado bajo la salida estará en estado
alto. Una OR negada.
Operación
Z=(A+B)
Tabla de verdad
A B Z
0 0 1
0 1 0
1 0 0
1 1 0
Símbolo
Vdd 14 13 12 11 10 98
CMOS
1 2 3 4 5 6 7 Vss
Vdd 14 13 12 11 10 9 8
TTL
1 2 3 4 5 6 7 Vss
Compuerta XOR
La compuerta XOR su salida estará en estado bajo cuando las dos entradas se encuentren en
estado alto o bajo. Al mismo tiempo podemos observar que entradas iguales es cero y diferente
es uno.
Operación
Z=A.B+A.B
Tabla de verdad
A B Z
0 0 0
0 1 1
1 0 1
1 1 0
Símbolo
Vdd 14 13 12 11 10 98
CMOS
1 2 3 4 5 6 7 Vss
Vdd 14 13 12 11 10 9 8
TTL
1 2 3 45 6 7 Vss
Compuerta XNOR
Su salida de hecho estará en trabajo bajo cuando una de las dos se encuentre en estado alto.
Igualmente, la salid de uno XNOR negada.
Operación
Z=A.B
Tabla de verdad
A B Z
0 0 1
0 1 0
1 0 0
1 1 1
Símbolo
Vdd 14 13 12 11 10 98
CMOS
1 2 3 4 5 6 7 Vss
Vdd 14 13 12 11 10 9 8
TTL
1 2 3 45 6 7 Vss