Universidad de El Salvador

Escuela de Ingeniería Eléctrica

Sistemas Digitales 1

GUÍA NO. 2: MÉTODOS DE SIMPLIFICACIÓN: MAPAS K Y QM.

Catedrático: Ing. Salvador German.

Instructores: Br. Arturo José Martínez Medrano

Br. Ronald Josué Garcia Avilés

1. INTRODUCCIÓN:

Esta segunda guía pretende ser una introducción al uso de las potentes herramientas de
simulación para la verificación del buen funcionamiento de código escrito en VHDL (Very
High Speed Integrated Circuit Hardware Description Language) y a la vez seguir
introduciendo al estudiante en la programación en este lenguaje.

2. ASIGNACIONES:

1- Desarrollar y simular un convertidor de hexadecimal a 7 segmentos, el cual se

describe en la siguiente figura:

Figura 1: Visualización del display y cómo funciona.

Obtenga las ecuaciones simplificadas para las salidas utilizando Mapas K

(dejando constancia del proceso), trabajando con MINTERMINOS, codifique
cada una en Quartus II (VHDL) y obtenga la simulación utilizando ModelSim.
 2. Desarrollar un convertidor de códigos BCD: 2421, 5421, 7421 y Exceso 3, todos al
código BCD 8421; estrictamente utilizar sólo compuertas básicas, serán 6 entradas,
las primeras dos entradas A y B serán de control, es decir:

  AB = 00, conversión de 7421 a 8421.

  AB = 01, conversión de Exceso 3 a 8421.
  AB = 10, conversión de 2421 a 8421.
 AB = 11, conversión de 5421 a 8421.

Las otras 4 entradas serán del código desde el cual se convertirá, y también constará
de 4 salidas, correspondientes al código en 8421. Las salidas no válidas de los
códigos BCD serán rellenados con condiciones don’t care.

Obtenga las ecuaciones simplificadas para las cuatro salidas utilizando mapas de
Karnaugh (dejando la respectiva constancia del proceso seguido). Codifique cada
salida en Quartus II (VHDL), y obtenga la simulación correspondiente utilizando
ModelSim.

3. Simplifique utilizando el método QM, la ecuación de la salida de un circuito

comparador de dos números binarios (K y L) de 2 bits cada uno, que genera un “1”
en la salida cuando K es mayor que L. Cuando los números son iguales, la salida
mostrará un “0”. Habiendo obtenido la ecuación simplificada por el método antes
mencionado, codifíquela en VHDL, posteriormente simule utilizando ModelSim.

3. INVESTIGACIÓN:

Investigue las librerías existentes para VHDL, las características, elementos que
contiene, como accesar a éstas y cómo utilizarlas.
 4. ACERCA DE LA TAREA:

Acerca de la tarea:

Un reporte impreso 70% (sin fólder manila).

 Contenido del reporte:

 Portada. 5%
 Objetivos (General y específicos). 5%
 Introducción (máx. 1 página). 5%
 Marco teórico (máx. 5 páginas). 5%
  Desarrollo de los circuitos:


Descripción de los pasos seguidos para la solución.
10%
  
Código HDL. 15%

  obtenidos para cada circuito (3 a 5 imágenes por circuito).
Gráficos
10%
  
Observaciones. 10%
 Respuesta a la sección de investigación. 10%
 Conclusiones (máx. 1 página). 20%
 Bibliografía. 5%

Un Archivo .rar 30%

Contenido del archivo .rar:

  Reporte en formato PDF y WORD. 25%

 Códigos utilizados (*.vhd) y todos los que genera el proceso de compilación
 y ejecución. 40%
 Imágenes de los resultados. 35%

NOTA: El contenido del archivo .rar deberá ir ordenado, con carpetas individuales
para cada ítem mencionado, ejemplo: IMÁGENES, CIRCUITO1, etc. Si existen
conflictos sobre el tamaño del archivo a adjuntar, únicamente dividirlo en las
partes necesarias. Ej: tarea2_parte1, tarea2_parte2, etc. Favor en el asunto de
el/los correos agregar los carnets de los integrantes.
Se recibirán estos archivos y tomarán como válidos los que sean enviados como
fecha y hora límite: lunes 24 de abril a las 11:59PM.
Dirección de correo electrónico a la cual se debe enviar el archivo .rar:
digitalesues2018@gmail.com

La entrega del reporte será durante las discusiones o también nosotros

informaremos un horario para su entrega cualquiera de las dos maneras.
Anexar al trabajo un cuadro similar al siguiente:

Parte Porcentaje:
Portada (5%)
Objetivos (5%)
Introducción (5%)
Marco teórico (5%)
Desarrollo (35%)
Observaciones (10%)
Investigación (10%)

Conclusiones (20%)
Bibliografía (5%)
Trabajo impreso (70%)
Archivos enviados (30%)
Total (100%)

De no caber en la portada, anexarlo en la página siguiente.

5. BIBLIOGRAFÍA:

VHDL Lenguaje para descripción y modelado de circuitos, Fernando

Pardo Carpio, Universidad de Valencia 1997.

DIGLENSY SAC Primera Empresa del Perú Dedicada al Desarrollo Electrónico, tutorial VHDL,

http://www.diglensy.com/

Análisis y diseño de circuitos lógicos digitales, Víctor Nelson, 1ª Ed.