Diseño Electrónico de

Compuertas
Luis Parraguez
Sección de Sistemas Digitales y Control
Departamento de Electricidad
Ingeniería, Anzoátegui, UDO

Contenido
Introducción
Escalas de Integración y Algunas Familias
Escalas de Integración y Familias
Familia RDL
Familia RTL
Familia DTL
Familia TTL
Familia CMOS
Características Generales
Comportamiento ante cambios de frecuencia
Capacidad de Salida (Fan Out)
Capacidad de Entrada (Fan In)
Niveles Lógicos
Tiempos
Otras Consideraciones y Características
Historia de los C.I.

¿Cómo es el comportamiento?

Vcc Vcc

Rc Rc
Rb Vsal Rb Vsal

Corte Saturación
⇒ Vsal ≈ Vcc ⇒ Vsal = Vcesat ≈ 0V

Inversor

diodos. .). etc.I.) I Base semiconductora sobre la que se incorporan componentes (transistores.Circuito Integrado (C. para desarrollar una o varias funciones.

Escalas de Integración Nombre Compuertas.I. x C. SSI (Pequeña) Comp < 10 MSI (Mediana) 10 ≤ Comp < 100 LSI (Grande) 100 ≤ Comp < 10 000 VLSI (Muy Grande) 10 000 ≤ Comp < 100 000 ULSI (Ultra Grande) 100 000 ≤ Comp .

Familias I Familia bipolar: I RDL (Resistencia-Diodo) I RTL (Resistencia-Transistor) I DTL (Diodo-Transistor) I TTL (Transistor-Transistor) I ECL (Emisor Acoplado) I HTL (Alto Umbral de Ruido) I I2L (Inyección Integrada) I Familia MOS: I PMOS (MOSFET de canal p) I NMOS (MOSFET de canal n) I CMOS (Simetría Complementaria) .

And RDL Vcc x R sal y x sal y .

Or RDL x sal y x sal R y .

Inversor RTL ¡ Lo vimos al Principio ! .

Nor RTL Vcc Rc Sal x Rb y Rb .

Nand RTL Rc Sal Rb x Vcc Rb y Vcc .

And RTL Vcc Rb Rc x Sal y .

Or RTL Rb Rc x Sal y .

La Alarma en RTL Vcc H R1 R2 R3 R4 A P V .

7 k˙ Z =X X .Inversor DTL +5 V 1 k˙ 4.

7 k˙ Z = X ∗Y X Y .Nand DTL +5 V 1 k˙ 4.

7 k˙ Y .Nor DTL +5 V +5 V 1 k˙ 4.7 k˙ Z = X +Y X +5 V 4.

Inversor TTL (Dos versiones) +5 V 4 k˙ 1.6 k˙ 130 ˙ Q1 Z =X X Q2 Q3 1 k˙ .6 k˙ Z =X X +5 V 4 k˙ 1.

Nor TTL (Versión Simplificada) +5 V +5 V 4 k˙ 1.6 k˙ +5 V Z = X +Y X 4 k˙ Y .

6 k˙ 130 ˙ Q1 Q4 X1 Z = X1·X2 Q2 X2 Q3 1 k˙ .Nand TTL (Versión más real) +5 V 4 k˙ 1.

Salida Totem-Pole +5 V 1.6 k˙ 130 ˙ Q4 Q2 Q3 1 k˙ .

Salida Colector Abierto +5 V 4 k˙ 1.6 k˙ Q1 Z = X oc X Q2 Q3 1 k˙ .

Inversor CMOS Vdd Vdd Vdd PMOS x x 0 1 1 0 NMOS .

Inversor CMOS de tercer estado Vdd E x x . si E = 1 .

Nor CMOS Vdd x x +y y .

Nand CMOS Vdd Vdd y x ∗y x .

Vcc Rc Rb Vsal + Q1 ve − .Comportamiento en Baja Frecuencia.

Vcc Rc Rb Vsal + Q1 ve − .Comportamiento en Alta Frecuencia.

Capacidad de Salida (Fan Out) a a .

Capacidad de Entrada (Fan In) x s1 y w s2 z .

Niveles Lógicos Vcc Alto VOHmin Margen VIHmin Transición VILmax Margen VOLmax Bajo Gnd .

Niveles Lógicos TTL Vcc 5V Alto 4V VOHmin 3V Margen VIHmin 2V Transición VILmax Margen 1V VOLmax Bajo Gnd 0V .

Tiempos de Transición tr t f I Tr : Tiempo de subida (del 10 % al 90 %) I Tf : Tiempo de bajada (del 90 % al 10 %) .

Retraso de Propagación tp t LH p HL I tpLH : Retraso de propagación Bajo → Alto I tpHL : Retraso de propagación Alto → Bajo .

Entradas "flotantes" Vcc R x x y sal sal y Vcc x R y sal x y sal .

Compuerta normal y con histéresis .

Funciones de Transferencia .

Entrada con ruido .

I. y otras Familias Lógicas ¡Asignación para la casa! .Historia de los C.