UNIVERSIDAD POLITÉCNICA SALESIANA CIRCUITOS DIGITALES AVANZADOS

Fecha: 05/06/2017

PROYECTO DEL PRIMER BIMESTRE

SEMAFORO EN VHDL CON PULSADOR PARA PEATONES

Esteban Bastidas
Cristian Jácome
Luis Murillo
Alex Zurita
ebastidas@est.ups.edu.ec
crjacome@est.ups.edu.ec
lmurillo@est.ups.edu.ec
azuritac@est.ups.edu.ec

RESUMEN: En el siguiente informe se detalla el

procedimiento y código implementado en VHDL para un La periferia de la FPGA contiene bloques de interfaz de
semáforo de dos vías, el cual cuente con un pulsador de inicio, entrada/salida (IOBs) para conectar los bloques lógicos internos
que inicia la rutina normal con un tiempo previamente con los pines de entrada/salida
establecido para cada secuencia, al momento de pulsar el botón
para peatones, el semáforo tendrá un tiempo corto de espera y
seguido a esto cambia de estado, haciéndose mas rápido y
dando preferencia al peatón para q pueda cruzar la calle.

PALABRAS CLAVES: tarjeta spartan3e, software xilinx3e,

contador.

1. OBJETIVOS

1.1 OBJETIVO GENERAL

 Implementar el código de un semáforo de 2 vías en

VHDL utilizando el software de programación
Xilinx.
 Cargar el código VHDL desarrollado a la tarjeta
Spartan 3E y verificar la simulación mediante
elementos externos a la FPGA, que nos permitan
observar su funcionamiento.
1.2 OBJETIVOS ESPECÍFICOS
Fig 1.Tarjeta spartan 3E
2. 2 Circuito secuencial
Un circuito de conmutación secuencial se define como un
circuito bivaluado en el cual, la salida en cualquier instante
depende de las entradas en dicho instante y de la historia pasada
(o secuencia) de entradas.

 Aprender a dividir la frecuencia del reloj de la FPGA.

 Realizar procesos de cambio y asignación de

diferentes tiempos a las salidas de la FPGA.

2. MARCO TEÓRICO
2.1 FPGAs

Una FPGA está compuesta por bloques lógicos configurables

(CLBs) que se comunican a través de redes de interconexión Fig 2.Circuito Secuencial
programables (M) que incluyen los vecinos más cercanos como
también largos caminos de cables jerarquizados. 2.3 Sistema secuencial síncrono

1
UNIVERSIDAD POLITÉCNICA SALESIANA CIRCUITOS DIGITALES AVANZADOS
Fecha: 05/06/2017

 Fuente de poder.
La sincronización depende exclusivamente de una señal externa  Conector USB
al sistema, conocida generalmente como señal de reloj. Esta
 Tarjeta Spartan 3E XC3500SC
señal de reloj controlará el comportamiento de los elementos de
 PC
memoria.
 Software ISE Web pack 12.1 Xilinx
4. DESARROLLO Y PROCEDIMIENTO

2.4 Reloj en la FPJA Para la implementación del circuito, se utilizo el software

XILINX ISE para realizar la correcta programación en vhdl de
Señal de reloj es una señal usada para coordinar las acciones de un semáforo de 2 vías, con pulsador para peatones.
dos o más circuitos. Una señal de reloj oscila entre estado alto o
bajo, y gráficamente toma la forma de una onda cuadrada. Los
circuitos que utilizan la señal de reloj para la sincronización
pueden activarse en el flanco ascendente, flanco descendente o
en ambos.

Fig 5.Entidad
Fig 3.Señal de reloj

2.5 Divisor de reloj

El divisor de frecuencia es un componente simple, cuyo objetivo

es reducir la frecuencia de entrada. Éste se implementa con
ayuda del factor de escalamiento y un contador. Primeramente,
el factor de escalamiento es la relación entre la frecuencia de
entrada y la frecuencia de salida deseada:

Escala = \dfrac{f_{entrada}}{f_{deseada}}

Fig 6.Codigo en VHDL

Fig 4.Divisor de frecuencia

3. MATERIALES Y EQUIPO

2
UNIVERSIDAD POLITÉCNICA SALESIANA CIRCUITOS DIGITALES AVANZADOS
Fecha: 05/06/2017

IMPACT, en esa ventana daremos click derecho y escogemos

la opción Initialize Chain. Se puede observar en la figura 9.

Fig 7.Compilación correcta del ejercicio en VHDL

Para configurar los pines de entrada y salida de la placa, damos
clic en la opción de User Constraints/ I/O Pin Planning, la
segunda opción. Ver figura 7.
Fig 9.Ventana ise impact
Los archivos que aparecen en la ventana se deber borrar y de
nuevo dar en la opción Initialize Chain. Se puede observar en la
figura 10.

Fig 7.Compilación correcta del ejercicio en VHDL

Fig 10.Ventana ise impact

Para configurar los pines damos clic en I/0 ports para

Luego de escoger la opción Initialize Chain elegimos
configurar los puertas de entrada con 12 y los puertos de salida
proyecto, aceptar y Bypass. Damos click derecho y aplicamos
con 8.
“Program” esto grabara el proyecto en la tarjeta física, y nos
aparecerá un mensaje como el de la figura 10 que significa que
ya podemos verificar si el programa está funcionando
correctamente en la tarjeta.

5. ANALISIS DE RESULTADOS

En la figura 11 se puede observar la identidad creada en el

simulador xilinx del primer circuito implementado.

Fig 8.Configuración de los pines como puertos de entrada y con

puertos de salida.

Luego de la configuración de pines nos dirigimos a Configure

Target Device, donde se abrirá una ventana llamada ISE

3
UNIVERSIDAD POLITÉCNICA SALESIANA CIRCUITOS DIGITALES AVANZADOS
Fecha: 05/06/2017

7. REFERENCIAS

[1]http://www.uhu.es/raul.jimenez/DIGITAL_II/dig2_i.pdf

[2]http://www.alegsa.com.ar/Dic/se%C3%B1al%20de%20reloj.php

[3] http://www.estadofinito.com/divisor-frecuencia-vhdl/

Fig 11. Esquemático del semáforo de dos vías

En la figura 12 se puede observar el semáforo de dos vías

implemeentado en una maqueta.

Fig 12.Tarjeta spartan3e funcionando

6. CONCLUSIONES

 En la realización del proyecto tuvimos dificultades

para poder trasladar el código desarrollado a la FPGA,
ya que en la creación del testbench y al simularlo,
funcionaba correctamente; pero al tratar de verificar
el funcionamiento del circuito mediante los diodos led
externos, no se observaban las transiciones
requeridas.
 Es posible que el circuito no funcionaba
correctamente ya que en el testbench las transiciones
que observamos se dan en la escala de milisegundos,
pero en la vida real, estos intervalos de tiempo son
casi imposibles de observarlos, y al ser en el orden de
varios segundos, no se pudo obtener las transiciones
requeridas.

4
UNIVERSIDAD POLITÉCNICA SALESIANA CIRCUITOS DIGITALES AVANZADOS
Fecha: 05/06/2017

ANEXOS DEL PROGRAMA COMPLETO

5
UNIVERSIDAD POLITÉCNICA SALESIANA CIRCUITOS DIGITALES AVANZADOS
Fecha: 05/06/2017

6
UNIVERSIDAD POLITÉCNICA SALESIANA CIRCUITOS DIGITALES AVANZADOS
Fecha: 05/06/2017