GUIA DE PROGRAMACION

EN ISE XILINXS
ETN – 601
AUX.CARLO INTI ALARCON COSS C.
PROCEDIMIENTO DE CREACION DE
PROYECTO EN ISE XILINXS
 NOMBRE DEL
PROYECTO

DIRECCION DEL
PROYECTO

TIPO DE CODIGO A
USAR:
- Elegir HDL o
schecmatic,
dependiendo de
lo que se desee.
FAMILIA Y
DISPOSITIVO
 RESUMEN DEL
PROJECTO

NOMBRE DEL PROYECTO

DIRECCION DONDE SE ALOJO EL PROJECTO
Y TIPO DE FUENTE USADO

FAMILIA DEL DISPOSITIVO

DISPOSITIVO USADO
PAQUETE Y VELOCIDAD
CREACION DE CODIGO VHDL

NUEVA FUENTE
CREAR CODIGO VHDL NOMBRE DEL
ARCHIVO
 Nombre de la
Nombre de la entidad
arquitectura

Dar nombre a
puertos y
dirección.
Resumen de los
nombres y direcciones
de los puertos, etc.
Código vhdl
Compilar, sintetizar el
código escrito.
CODIGO
CORRECTO
Vector de prueba, test bench
Nueva fuente

Nombre de archivo

Crear fuente para Dirección del archivo

vhdl test bench
Asociaremos un código
con el nuevo código
para test bench, es
decir, que código vhdl
simularemos
 CAMBIAR A SIMULACION

Código del test

bench
 Para circuitos combinacionales no se necesita reloj, por lo cual:

BORRAMOS O COMENTAMOS CON

“--” ESTA LINEA PORQUE NO SE
UTILIZA UN RELOJ EN EL CODIGO
 Para circuitos combinacionales no se necesita reloj, por lo cual:

BORRAMOS O COMENTAMOS CON

“--” ESTAS LINEAS PORQUE NO
SE UTILIZA UN RELOJ EN EL
CODIGO
 Para circuitos combinacionales no se necesita reloj, por lo cual:

BORRAMOS O COMENTAMOS CON

“--” ESTAS LINEAS PORQUE NO
SE UTILIZA UN RELOJ EN EL
CODIGO
Lo eliminamos de
momento, ya que este
trunca el proceso de
excitación, tras insertar un
estimulo
 Generamos 2 estímulos para las dos entradas:

se ha creado 2 estímulos o
excitaciones, ya que se tiene
dos señales de entrada, cada
uno con un periodo diferente
El estimulo empieza en RESET al inicio

Insertar estimulo, lo que plantea es

que la señal a cambie de estado cada
80 ns.

El estimulo empieza en RESET al inicio

Insertar estimulo, lo que plantea es

que la señal a cambie de estado cada
40 ns.
PRESIONAR BEHAVIORAL CHECK SINTAX,
PARA VER SI SE ESCRIBIO BIEN EL CODIGO Y
LUEGO SIMULATE BEHAVORIAL MODEL PARA
LA SIMULACION
Realizamos un zoom
 Realizamos otro código para una función OR:

PRIMERA FORMA DE EMPAQUETAR
 En un primer paso creamos un proyecto nuevo, de la forma que tenga las
variables de entrada del circuito y la salida del mismo.
 Tenemos los códigos de AND y OR en diferentes proyectos.
 Entonces tenemos que implementar estos como componentes para generar
una función:

AND
OR
 Para tal propósito, añadimos fuentes al proyecto de la siguiente forma:
 Luego buscar los archivos .vhd de AND y OR creados.

 Los añadimos de la siguientes manera:

 Nos quedara de la siguiente manera:
 Quedando de la siguiente manera:
 También podremos ver los códigos vhdl de
 AND y OR solo presionando en sus archivos .vhd
 Pero el código del empaquetado debe estar en
 func para este caso.
 El código en func es el siguiente:
 Entre architecture y begin se incluye:

Señales internas para uso de componentes.

Tenemos al componente AND, incluyendo sus

puertos, es muy importante el orden de los
mismos, ya que bajo este se usa el mismo.

Tenemos al componente OR, incluyendo sus

puertos, es muy importante el orden de los
mismos , ya que bajo este se usa el mismo.
 Ya teniendo estos componentes podemos escribir el código en base a estos
componentes creados:

a
s0
AND f
b
OR
c

Etiquetas, para diferenciar cuando se

use un componente mas de una vez.

El port map es el mapeo de puertos del

componente, donde importa mucho el
orden en que fue hecho.
 De igual manera creamos el TEST BENCH, pero para tres variables:
Realizamos un zoom
 En comparación con PROTEUS:

 Se obtiene el mismo resultado.

 Se puede ver el esquema RTL, es decir, por que bloque esta conformado la
función: Da la posibilidad de seleccionar el elemento a
Ver de manera individual

Es visto como un bloque, y se presiona sobre el para ver

los elementos internos de forma individual.
Con view technology schematic
 Del anterior grafico presionando el bloque podemos ver las siguientes
opciones:
FORMA ESTRUCTURAL 2º FORMA
 De forma similar creamos los componentes AND y
OR.
 Empezaremos con AND, a diferencia del anterior
caso se empaqueta el componente desde el
principio, es decir, se empaqueta el AND o el OR
en el mismo código que describe la función AND u
OR, cosa que no se hace en el anterior caso, tal
paquete se guarda en la librería work, en la cual
se guardan nuestros diseños.
 Función lógica and

Empaquetando la función AND

 De igual manera en un proyecto diferente se crea OR.

Función lógica OR

Empaquetando la función OR
 De igual manera se añadirá las fuentes de AND y OR creados, como se hizo en
la primera forma, y se añade al código las siguientes líneas:

Se añade la librería work, y se usa los

paquetes AND y OR creados anteriormente

Señales útiles en el modo estructurado

Etiquetas, para diferenciar cuando se

use un componente mas de una vez.

El port map es el mapeo de puertos del

componente, donde importa mucho el
orden en que fue hecho.
De igual manera la vista en RTL es:
 Con lo que se demuestra que sale el mismo resultado, pero aun se puede
verificar el TEST BENCH, el que se plantea de igual manera que en el primer
caso, teniendo como resultado:
TERCER FORMA

 SE LAS DEJO A INVESTIGAR A USTEDES