Microprocesadores II

1. Especificar las diferencias del CPU 8086 y el CPU 8088 (DIP 40)
2. ¿Cómo se relacionan el pin TEST y la instrucción WAIT den el CPU 8088?
3. ¿Qué información aparece en el bus de direcciones/datos del CPU 8088 mientras ALE está activa?
4. ¿Cuál es la utilidad de los bits de estados S3 y S4?
5. ¿En cuales casos flota la señal ALE a su estado de alta impedancia?
6. ¿Qué ocurre cuando la entrada HOLD del 8086/8088 se pone a 1 lógico?
7. ¿Qué función realizan los pines QS1 y QS0 del 8086/8088?
8. ¿Cuáles funciones realiza el generador de reloj 8284A?
9. ¿Qué parte del bus del CPU 8086 es demultiplexada?
10. ¿Cuántos periodos de CLK mínimos se requieren para un ciclo de bus del CPU 8088?
11. Si la entrada CLK del 8086/8088 es de 5 MHz, ¿cuánto dura un ciclo de canal?
12. ¿Qué evento ocurre durante los siguientes estados?:
a) T1
b) T2
c) T3
d) T4
e) Tw

13. Si el pin READY es puesto a tierra, ¿cuantos estados de espera se producen en un ciclo de bus?
14. Explicar la diferencia entre la operación en modo máximo y modo mínimo del 8086/8088.
15. ¿Cuál es la función principal del controlador de bus 8288 cuando es usado con el 8086/8088
operando en modo máximo?

16. Calcular cuántos bytes se pueden almacenar en cada uno de los dispositivos de memoria, cuyo bus de
direcciones es del tamaño que se indica:
a) 8
b) 11
c) 12
d) 13
e) 20

17. Listar la cantidad de bytes que se almacenan en cada uno de los siguientes dispositivos de memoria:

a) 2K * 4
b) 1K * l
c) 4K * 8
d) 16K * 1
e) 64K * 4

18. Explicar por qué una memoria con tiempo de acceso de 450ns no trabajaría directamente con un
8088 con un CLK de 5 MHz.

19. ¿Cómo se relacionan las señales HOLD - HLDA del CPU 8088?
20. Explique la relación entre las señales INTR - INTA del CPU 8086.

21. Complete el siguiente diagrama de modo que se generen 3 estados de espera durante la operación de
lectura a memoria activada con CS

22. En el esquema siguiente, el bus de direcciones es de 16 bits. Esa cantidad nos da un espacio
direccionable de 64 KB. Realizar las conexiones del bus de direcciones para que: la RAM quede
ubicada a partir del inicio del espacio, la EPROM debe queda ubicada en el centro del espacio, y la
ROM quede al final del espacio.