1.

Circuitos integrados digitales

2. Familias Lógicas
3. Características Importantes
4. Funciones Y Tablas De Verdad
5. Circuitos Internos En Los Chips
6. Bibliografía

1. Circuitos integrados digitales

Los circuitos integrados son la base fundamental del desarrollo de la electrónica en la actualidad,
debido a la tendencia a facilitar y economizar las tareas del hombre.
Por esto es fundamental el manejo del concepto de circuito integrado, no sólo por aquellos que
están en contacto habitual con este, sino también por las personas en general, debido a que este
concepto debe de quedar inmerso dentro de los conocimientos mínimos de una persona.
Un circuito integrado es una pieza o cápsula que generalmente es de silicio o de algún otro
material semiconductor, que utilizando las propiedades de los semiconductores, es capaz de hacer
las funciones realizadas por la unión en un circuito, de varios elementos electrónicos, como:
resistencias, condensadores, transistores, etc.

 Clasificación De Los Circuitos Integrados

Existen dos clasificaciones fundamentales de circuitos integrados(CI): los análogos y los digitales;
los de operación fija y los programables; en este caso nos encargaremos de los circuitos
integrados digitales de operación fija. Estos circuitos integrales funcionan con base en la lógica
digital o álgebra de Boole, donde cada operación de esta lógica, es representada en electrónica
digital por una compuerta.
La complejidad de un CI puede medirse por el número de puertas lógicas que contiene. Los
métodos de fabricación actuales de fabricación permiten construir Cis cuya complejidad está en el
rango de una a 105 o más puertas por pastilla.
Según esto los Cis se clasifican en los siguientes niveles o escalas de integración :
SSI ( pequeña escala ) : menor de 10 puertas.
MSI ( media escala ) : entre 10 y 100 puertas.
LSI ( alta escala ) : entre 100 y 10.000 puertas.
VLSI ( muy alta escala ) : a partir de 10.000 puertas.
La capacidad de integración depende fundamentalmente de dos factores :
 El ÁREA ocupada por cada puerta, que depende a su vez del tipo y del número de
transistores utilizados para realizarla. Cuanto menor sea esta área mayor será la capacidad de
integración a gran escala.
 El CONSUMO de potencia. En un circuito integrado se realizan muchas puertas en un
espacio reducido. El consumo total del chip es igual al consumo de cada puerta por el número de
puertas. Si el consumo de cada puerta es elevado se generará mucho calor en el chip debido al
efecto Joule, de forma que si este calor no es disipado convenientemente se producirá un aumento
de temperatura que puede provocar un funcionamiento anómalo de los circuitos.

2. Familias Lógicas
Los circuitos digitales emplean componentes encapsulados, los cuales pueden albergar puertas
lógicas o circuitos lógicos más complejos.

Estos componentes están estandarizados, para que haya una compatibilidad entre fabricantes, de
forma que las características más importantes sean comunes. De forma global los componentes
lógicos se engloban dentro de una de las dos familias siguientes:
TTL: diseñada para una alta velocidad.
CMOS: diseñada para un bajo consumo.
Actualmente dentro de estas dos familias se han creado otras, que intentan conseguir lo mejor de
ambas: un bajo consumo y una alta velocidad.
La familia lógica ECL se encuentra a caballo entre la TTL y la CMOS. Esta familia nació como un
intento de conseguir la rapidez de TTL y el bajo consumo de CMOS, pero en raras ocasiones se
emplea.

Cuadro Comparativo De Las Familias

PARAMETRO TTL TTL TTL Schottky de Fairchild 4000B Fairchild 4000B

estándar 74L baja potencia CMOS (con CMOS (con
(LS) Vcc=5V) Vcc=10V)
Tiempo de 10 ns 33 ns 5 ns 40 ns 20 ns
propagación de puerta
Frecuencia máxima de 35 MHz 3 MHz 45 MHz 8 MHz 16 MHz
funcionamiento
Potencia disipada por 10 mW 1 mW 2 mW 10 nW 10 nW
puerta
Margen de ruido 1V 1V 0'8 V 2V 4V
admisible
Fan out 10 10 20 50 (*) 50 (*)

(*) O lo que permita el tiempo de propagación admisible

Dentro de la familia TTL encontramos las siguiente sub-familias:
 L: Low power = dsipación de potencia muy baja
 LS: Low power Schottky = disipación y tiempo de propagación pequeño.
 S: Schottky = disipación normal y tiempo de propagación pequeño.
 AS: Advanced Schottky = disipación normal y tiempo de propagación extremadamente
pequeño.

Tension De Alimentacion
CMOS: 5 a 15 V (dependiendo de la tensión tendremos un tiempo de propagación).
TTL : 5 V.
Parámetros de puerta
Las puertas lógicas no son dispositivos ideales, por lo que vamos a tener una serie de limitaciones
impuestas por el propio diseño interno de los dispositivos lógicos. Internamente la familia TTL
emplea transistores bipolares (de aquí su alto consumo), mientras que la familia CMOS emplea
transistores MOS (a lo que debe su bajo consumo).

 Margen Del Cero

Es el rango de tensiones de entrada en que se considera un cero lógico:
VIL máx: tensión máxima que se admite como cero lógico.
VIL mín: tensión mínima que se admite como cero lógico.

 Margen Del Uno

Es el rango de tensiones de entrada en que se considera un uno lógico:
VIH máx: tensión máxima que se admite como uno lógico.
VIH mín: tensión mínima que se admite como uno lógico.

 Margen De Transicion
Se corresponde con el rango de tensiones en que la entrada es indeterminada y puede ser tomada
como un uno o un cero. Esta zona no debe ser empleada nunca, ya que la puerta se comporta de
forma incorrecta.
MT = VIH mín - VIL máx

 Amplitud Logica
Debido a que dos puertas de la misma familia no suelen tener las mismas características debemos
emplear los valores extremos que tengamos, utilizando el valor de VIL máx más bajo y el valor de
VIH mín más alto.
AL máx: VH máx - VL mín
AL mín : VH mín - VL máx

 Ruido
El ruido es el elemento más común que puede hacer que nuestro circuito no funcione habiendo
sido diseñado perfectamente. El ruido puede ser inherente al propio circuito (como consecuencia
de proximidad entre pistas o capacidades internas) o también como consecuencia de ruido exterior
(el propio de un ambiente industrial).
Si trabajamos muy cerca de los límites impuestos por VIH y VIL puede que el ruido impida el
correcto funcionamiento del circuito. Por ello debemos trabajar teniendo en cuenta un margen de
ruido:
VMH (margen de ruido a nivel alto) = VOH mín - VIH mín
VML (margen de ruido a nivel bajo) = VIL máx - VOL máx
VOH y VOL son los niveles de tensión del uno y el cero respectivamente para la salida de la puerta
lógica.
Supongamos que trabajamos a un nivel bajo de VOL = 0'4 V con VIL máx = 0'8 V. En estas
condiciones tendremos un margen de ruido para nivel bajo de: VML = 0'8 - 0'4 = 0'4 V

 Fan Out
Es el máximo número de puertas que podemos excitar sin salirnos de los márgenes garantizados
por el fabricante. Nos asegura que en la entrada de las puertas excitadas:
VOH es mayor que VOH mín
VOL es menor que VOL mín
Para el caso en que el FAN OUT sea diferente a nivel bajo y a nivel alto, escogeremos el FAN OUT
más bajo para nuestros diseños.
Si además nos encontramos con que el fabricante no nos proporciona el FAN OUT podemos
calcularlo como:
FAN OUT = IOL máx / IIL máx
Donde IOL e IIL son las corrientes de salida y entrada mínimas de puerta.

 Potencia Disipada
Es la media de potencia disipada a nivel alto y bajo. Se traduce en la potencia media que la puerta
va a consumir.

 Tiempos De Propagacion
Definimos como tiempo de propagación el tiempo transcurrido desde que la señal de entrada pasa
por un determinado valor hasta que la salida reacciona a dicho valor.
vamos a tener dos tiempos de propagación:
Tphl = tiempo de paso de nivel alto a bajo.
Tplh = tiempo de paso de nivel bajo a alto.
Como norma se suele emplear el tiempo medio de propagación, que se calcula como:
Tpd = (Tphl + Tplh)/2

 Frecuencia Maxima De Funcionamiento

Se define como:
Fmáx = 1 / (4 * Tpd)

Familias Lógicas Del Ti

 ABT
Advanced BiCMOS Technology (Tecnología Avanzada De BiCMOS)
smo impulsor de alta velocidad, alto, 5 V VCC
La familia del megabus-interfaz de ABT es manufacturada con un proceso de 0,8 micrones
BiCMOS y proporciona al alto mecanismo impulsor hasta 64 mA y retardos de la propagación
debajo del rango de 5 ns, mientras que mantiene el consumo de energía muy bajo. Los productos
de ABT se satisfacen bien para las aplicaciones de la vivir-inserción con un I de la especificación
de 0,1 mA. Para reducir efectos de la transmisión-línea, la familia de ABT tiene opciones serie-
series-damping del resistor. Además, hay las piezas especiales de ABT que proporcionan al
mecanismo impulsor extremadamente de gran intensidad (180 mA) para transmitir abajo a las
líneas de la transmisión de 25 ohmios. Las funciones avanzadas del megabus, tales como
transmisores-receptores universales del megabus (UBT) emulan una variedad amplia de funciones
del megabus-interfaz. Las opciones de la multiplexación para la interpolación y el megabus de la
memoria upsizing o downsizing también se proporcionan. Además, los dispositivos de Widebus
tienen megabus-sostienen el trazado de circuito en las entradas de información para eliminar la
necesidad de los resistores externos del pullup para flotar entradas de información.
 ABTE/ETL
Advanced BiCMOS Technology / Enhanced Transceiver Logic (La Tecnología Avanzada De
BiCMOS / Realzó Lógica Del Transmisor-receptor )mecanismo impulsor de alta velocidad, alto, 5 V
VCC ABTE tiene márgenes más anchos del ruido y es al revés compatible con lógica existente de
la TTL. Los dispositivos de ABTE utilizan la especificación de VME64-ETL con tolerancias
apretadas el tiempos de la posición oblicua y de la transición. ABTE es manufacturado con un
proceso de 0,8 micrones BiCMOS proporcionando al alto mecanismo impulsor hasta 90 mA. Otras
características incluyen un contacto diagonal y los resistores internos del pullup en los contactos
del control para el máximo viven protección de la inserción. Megabus-sostenga el trazado de
circuito elimina los resistores externos del pullup en las entradas de información y los resistores
serie-series-damping en las salidas para humedecer reflexiones.
 AC/ACT
Advanced CMOS Logic (Lógica Avanzada Del Cmos)
velocidad media, mecanismo impulsor medio, 5 V VCC
La familia del ACL de dispositivos se fabrica en 1 µm Cmos y tiene más de 70 funciones incluyendo
las puertas, los flip-flop, los programas pilotos, los contadores, y los transmisores-receptores. La
familia del ACL es una familia confiable, de baja potencia de la lógica con 24 mecanismos
impulsores de la salida de mA. Se incluyen en la familia los productos estándares del extremo-
contacto y el centro-contacto VCC y los productos de la configuración de la tierra con el salida-
borde controlan el trazado de circuito (OEC). El trazado de circuito de OEC, disponible solamente
con los productos del centro-contacto, ayuda a reducir el ruido simultáneo de la conmutación
asociado a alta lógica de la velocidad. Se incluyen en los productos del centro-contacto 16 -, 18 -, y
las funciones del megabus-interfaz 20-bit. Los dispositivos de la CA ofrecen entradas de
información de MCOcS-compatible y los dispositivos del ACTO ofrecen entradas de información de
TTL-compatible.

 AHC/AHCT
Advanced High-Speed CMOS Logic (Lógica De alta velocidad Avanzada Del Cmos)
velocidad media, mecanismo impulsor bajo, 5 V VCC
La familia de la lógica de AHC/AHCT proporciona a una migración natural para los utilizadores de
HCMOS que necesitan más velocidad para de baja potencia, de poco ruido, y bajo-conducen
aplicaciones. La familia de la lógica de AHC consiste en las puertas básicas, los circuitos
integrados a escala media, y las funciones octales fabricadas usando el proceso de EPIC1-S que
produce alto rendimiento en el bajo costo. Las características de funcionamiento de la familia de
AHC son:
1.Velocidad: Con retardos típicos de la propagación de 5,2 ns (octals), que es cerca de tres veces
más rápidamente que los dispositivos de HC, los dispositivos de AHC son la solución rápida y
reservada para la operación de la alto-velocidad.
2.Ruido bajo:La familia de AHC permite que los diseñadores combinen las características de poco
ruido de los dispositivos de HCMOS con los niveles de funcionamiento de hoy sin los problemas de
overshoot/undershoot típicos de alto-conduce los dispositivos requeridos generalmente para
conseguir velocidades de AHC.
3.Potencia baja:La familia de AHC, usando tecnología del Cmos, exhibe el consumo de energía
bajo (corriente estática máxima, mitad de 40 µA el de HCMOS).
4.Mecanismo impulsor:Salida-conduzca la corriente es ±8 mA en 5 V VCC y ±4 mA en 3,3 V VCC.

 ALB
Advanced Low-Voltage BiCMOS (Low-Voltage Avanzado BiCMOS)
mecanismo impulsor de alta velocidad, alto, 3,3 V VCC
La familia especial-diseñada de la ALB de 3,3 V utiliza las 0,6 tecnologías del µm BiCMOS para las
funciones del megabus-interfaz. Además, la ALB proporciona al mecanismo impulsor de 25 mA en
3,3 V de retardos máximos de la propagación de 2,2 ns. Las entradas de información tienen
afianzar diodos con abrazadera para eliminar llegan más allá y aterrizaje corto.
 ALS
Advanced Low-Power Schottky Logic (Lógica Avanzada De Low-Power Schottky)
velocidad baja, alto mecanismo impulsor, 5 V VCC
La familia de ALS proporciona a un espectro completo concluido de 130 funciones bipolares de la
lógica. Esta familia, combinada con la familia AS, puede ser utilizada para optimizar sistemas con el
presupuesto del funcionamiento. Usando AS en caminos speed-critical y ALS donde está menos
crítica la velocidad, los diseñadores pueden optimizar funcionamiento de la velocidad y de la
potencia. La familia de ALS incluye las puertas, los flip-flop, los contadores, los programas pilotos,
los transmisores-receptores, los transmisores-receptores registrados, los cierres del repaso, los
programas pilotos del reloj, los ficheros del registro, y los multiplexores.
 AS
Advanced Schottky Logic (Lógica Avanzada De Schottky)
velocidad media, alto mecanismo impulsor, 5 V VCC
Mientras que la familia de la lógica bipolar de alto rendimiento incluye concluido 90 funciones que
ofrezcan altas capacidades de mecanismo impulsor. Esta familia, combinada con la familia de ALS,
puede ser utilizada para optimizar velocidad y potencia del sistema con el presupuesto del
funcionamiento. Usando AS en caminos velocidad-críticos y ALS donde está menos crítica la
velocidad, los diseñadores pueden optimizar funcionamiento de la velocidad y de la potencia. AS la
familia incluye las puertas, los flip-flop, los contadores, los programas pilotos, los transmisores-
receptores, los transmisores-receptores registrados, los cierres del repaso, los programas pilotos
del reloj, los ficheros del registro, y los multiplexores.
 ALVC
Advanced Low-Voltage CMOS Technology (Tecnología Avanzada De Low-Voltage Cmos )
velocidad, mecanismo impulsor medio, 3,3 V VCC
ALVC es una familia del megabus-interfaz del alto rendimiento 3.3-V. Estos productos
especialmente diseñados 3-V se procesan en 0,6 tecnologías del µm Cmos, dando los retardos
típicos menos de 3 ns de la propagación junto con mecanismo impulsor actual de 24 mA y del
consumo de energía estático de 40 µA para las funciones del megabus-interfaz. Los dispositivos de
ALVC tienen megabus-sostienen las células en entradas de información para eliminar la necesidad
de los resistores externos del pullup para flotar entradas de información. La familia también incluye
las funciones innovadoras para la interpolación de la memoria, multiplexando, e interconectando a
DRAMs síncrono.
 ALVT
Advanced Low-Voltage BiCMOS Technology (Tecnología Avanzada De Low-Voltage BiCMOS )
mecanismo impulsor de alta velocidad, alto, 3,3 V VCC
ALVT es una familia del megabus-interfaz del alto rendimiento 3.3-V. Éstos diseñaron
especialmente 5-V tolerante, productos 3.3-V utilizan las 0,6 µm tecnologías del BiCMOS para las
funciones del megabus-interfaz. ALVT proporciona al funcionamiento superior, entregando 2,4
retardos de la propagación del ns, el mecanismo impulsor actual de 64 mA, y el consumo de
energía estático de 90 µA. Los dispositivos de ALVT tienen megabus-sostienen las células en
entradas de información para eliminar la necesidad de los resistores externos del pullup para flotar
entradas de información. La familia de ALVT también proporciona a características innovadoras,
tales como resistores serie-series-damping para reducir efectos de la transmisión-línea, y a 3-state
de ciclo inicial para eliminar el cargamento megabus-actual. Los productos de ALVT también se
satisfacen bien para las aplicaciones de la vivir-inserción con un I apagado de 0,1 mA. Mirando al
futuro, especifican a la familia de ALVT ya para la operación 2.5-V.
 BCT
BiCMOS Bus-Interface Technology (Tecnología De BiCMOS Bus-Interface)
mecanismo impulsor de alta velocidad, alto, 5 V VCC
BCT es una familia de 8 -, 9 -, y los programas pilotos 10-bit, los cierres, los transmisores-
receptores, y los transmisores-receptores registrados. Diseñado específicamente para las
aplicaciones del megabus-interfaz, BCT ofrece la entrada-salida de la TTL con el alto mecanismo
impulsor de las velocidades, de la salida 64-mA, y potencia muy baja en el modo lisiado. Una
familia de rápido, alto-conduce funciones del megabus-interfaz que proporcione a incidente-agite la
conmutación requerida por aplicaciones grandes de la placa madre se ha incorporado en el
ofrecimiento de BCT. Diseñado específicamente asegurarse incidente-agite cambiar abajo a 25
ohmios, los dispositivos en la familia del programa piloto de la bajo-impedancia de BiCMOS pueden
maximizar la velocidad y la confiabilidad de sistemas pesadamente cargados. Cada dispositivo en
esta serie entrega 188 mA de la corriente de mecanismo impulsor de I OL. También en nuestra
familia de BCT incluyen a una serie de programas pilotos de la memoria. Estos dispositivos
incorporan un resistor serie-series-damping para reducir llegan más allá y el aterrizaje corto que
puede ocurrir en aplicaciones memoria-memory-driving.
 64BCT
64-Series BiCMOS Technology (tecnología de 64-Series BiCMOS)
mecanismo impulsor de alta velocidad, alto, 5 V VCC
La familia 64BCT ofrece todas las características encontradas en familia estándar de TÍs BCT.
Además, especifican de -40°C a 85°C e incorpora a la familia el trazado de circuito para proteger el
dispositivo en aplicaciones de la live-insertion.
 BTA
Bus-Termination Arrays (Matrices De Bus-Termination)
La familia de BTA del TI ofrece un space-saving, eficiente, y la solución eficaz a los requisitos del
bus-termination. En sistemas digitales de la alta velocidad con las líneas largas de la transmisión,
las ondas de reflejo en la línea pueden causar los aterrizajes cortos del voltaje y llegan más allá
que conducen al mal funcionamiento de la entrada manejada. Un BTA es una serie de diodos que
las alertas un signo en un Bus o cualquier otro rastro señalado que usa lógica de alta frecuencia
elimina, rebasa problemas del undershoot.
 CBT
Crossbar Technology
Interfaces de bus de velocidad altas
En el mercado de la informática de hoy, el poder y velocidad son dos de las preocupaciones
principales. CBT puede dirigirse los dos de estos problemas en aplicaciones de la bus-interface.
CBT permite a un dispositivo de la bus-interface funcione como un mismo interruptor del bus rápido
y aisla buses eficazmente cuando el interruptor está cerrado y ofreciendo retraso de la propagación
muy pequeño cuando el interruptor está abierto. Estos dispositivos pueden funcionar como bus de
gran velocidad une entre los componentes del computadora-sistema como la unidad del proceso
central (CPU) y memoria. También pueden usarse dispositivos de CBT como 5-V a 3.3-V
traductores y pueden permitirse diseñadores para mezclar 5-V o 3.3-V componentes en el mismo
sistema.
 CDC
Clock-Distribution Circuits (Circuitos reloj-distribución)
Los CDCs de TI proporcionan principio de circuitería de reloj-generación exacto a cada sistema
digital y producen cronometrando signos que se usan para sincronizar actividad del sistema.
Encontrarse el reloj-signo severo que cronometra requisitos de los sistemas de hoy, TI ofrece a una
serie de retraso de la propagación bajo y sesga, alto-entusiasta-fuera chóferes del reloj manejar
sistemas del clocking alto rendimiento eficazmente diseñaron. Las funciones del reloj-driver
especiales están disponibles en el ACL, ABT, y COMO tecnologías, así como 3 V y 5 V. Los drivers
del reloj entran buffered (4341 función), flip-flop (4304 función), y phase-locked con llave loop-
based (PLL 4586 función) los elementos.
 74F
Fast Logic (Lógica rápida)
velocidad elemento, paseo alto, 5 V VCC,
74F lógica es una familia del general-propósito de lógica bipolar avanzada de gran velocidad. TI
proporciona más de 60 funciones incluso las verjas, buffer/drivers, transrecibidores del autobús,
flip-flop, latches, contadores, multiplexores, y demultiplexers en la 74F familia de la lógica.
 FB+/BTL
Backplane Transceiver Logic
velocidad alta, paseo alto, 5 V VCC,
Los FB serie dispositivos se usan para las aplicaciones del autobús de gran velocidad y son
totalmente compatible con el IEEE 1194.1-1991 (BTL) y IEEE 896-1991 (Futurebus+) las normas.
Estos transrecibidores están disponibles en 7 -, 8 -, 9 -, y 18-bit versiones con TTL y traducción de
BTL en baje que 5-ns actuación. Otros rasgos incluyen paseo a a 100 MA y alfileres del prejuicio
para las aplicaciones de la vivir-inserción.
 FIFO
First-In, First-Out Memories
TI ha extendido su producto de FIFO que ofrece de CMOS Avanzado (ACTO) y BiCMOS Avanzado
(ABT) FIFOs. La FIFO producto familia incluye clocked que FIFOs unidireccional y bidireccional
ofreció en 64 a 8K profundidades de memoria y 1-bit a 36-bit anchuras. Strobed que se ofrecen
FIFOs unidireccionales y bidireccionales en 16 a 4K profundidades de memoria y 4-bit a 18-bit
anchuras. Los FIFOs aplicación-específicos de TI se diseñan especialmente para el uso en
telecomunicaciones, DSP, sistemas del internetworking, y alto-bandwidth computando. Estos
dispositivos incluyen rasgos como paridad genere y verifique, retransmit, autobús emparejando, el
byte cambalacheando, modo de desviación, y microprocesador-como la interface del mando.
FIFOs aplicación-específico, además del Widebus de TI los productos de FIFO, oferta superficie-
montaña espacio-salvadora que empaqueta y clases de la múltiple-velocidad para la facilidad de
plan.
 GTL
Gunning-Transceiver-Logic Technology
La tecnología de GTL es un nuevo reduced-voltage que cambia norma que proporciona de gran
velocidad, comunicaciones del punto-a-punto con dispersión de poder baja. TI les ofrece a GTL /
TTL traductores unir con los subsistemas TTL-basado. Esto les permite a diseñadores usar las
normas GTL-switching para los subsistemas velocidad-sensibles y usar a los traductores para unir
con el resto del sistema. Los dispositivos de GTL tienen circuitería innovadora, como sostenimiento
del bus en las entradas eliminar la necesidad por las resistencias externas para entradas flotantes
que reducen poder costo, y tiempo del board-layout. Mando de edge-rate de rendimiento (OEC) se
ofrece en los rendimientos para reducir interferencia electromagnética (EMI) causado por las
frecuencias altas de GTL.
 HC/ HCT
High-Speed CMOS Logic (Lógica de CMOS de gran velocidad)
velocidad baja, paseo bajo, 5 V VCC,
Para los requisitos de lógica de bajo-poder, TI ofrece a una familia llena de lógica de HC/HCT. Más
de 100 tipos del dispositivo están disponibles, incluso las verjas, pestillos, flip-flops, buffer/drivers,
contadores, multiplexores, transrecibidores, y los transrecibidores registrado. El HC familiar ofrece
entradas CMOS-compatibles y los HCT familiar ofrece entradas TTL-compatibles.
 IEEE 1149.1 (JTAG)
Boundary-Scan Logic Devices
El IEEE 1149.1 (JTAG) boundary-scan la familia de la lógica de octal, Widebus, y examinar-apoyo
funciones corporaciones circuitería que permiten estos dispositivos y los sistemas electrónicos en
los que ellos se usan para ser probados sin confianza en técnicas sondeando tradicionales. Los
dispositivos de lógica de Bus-interface están disponibles en BCT, ABT, y tecnologías de LVT, en 8 -,
18 -, y 20-bit opciones de los pulidores normales, pestillos, y transrecibidores. Las funciones de
examinar-apoyo incluyen dispositivos por controlar el autobús de la prueba, realizando a-velocidad
la comprobación funcional, y dividir el examine camino en los segmentos más pequeños, más
manejables. Más de 40 dispositivos, compuestos de una selección ancha de BCT y octals de ABT,
ABT y LVT Widebus, y cada uno de las funciones de examinar-apoyo, está disponible. El autobús-
sostenimiento de LVTH y los rasgos de la resistencia serie-humedeciendo también están
disponibles.
 LS
Low-Power Schottky Logic
velocidad baja, paseo bajo, 5 V VCC,
 LV
Low-Voltage CMOS Technology
velocidad baja, paseo bajo, 3.3 V VCC,
Los LV de TI que se diseñan CMOS tecnología productos especialmente a las partes para 3 V
impulsan uso del suministro. La familia de LV entera también ha sido recaracterizada para operar a
5 V.. La familia de LV es 2 µm en un proceso CMOS que proporciona a 8 MA de paseo y
propagación tarda de 18 máximo del ns, mientras teniendo un consumo de poder estático de sólo
20 µA para los dos la bus-interface y funciones de la verja.
 LVC
Low-Voltage CMOS Technology
velocidad elemento, los meduim manejan, 3.3 V VCC
Los LVC lógica productos de TI se diseñan especialmente para 3 V impulse suministros. La familia
de LVC es una versión alto rendimiento con 0.8 µm CMOS procese tecnología, 24 MA el paseo
actual, y 6.5 propagación de máximo de ns tarda para los funcionamientos del driver. Todos los
dispositivos de LVC están disponibles con 5 V las entradas tolerantes y rendimientos.
 LVT
Low-Voltage BiCMOS Technology
velocidad alta, paseo alto, 3.3 V VCC,
Los especialmente diseñaron 3 V LVT los usos familiares la 0.8 µm BiCMOS-proceso tecnología
para las funciones de la bus-interface. Como sus 5 V el colega de ABT, LVT puede proporcionar a a
64 MA de paseo, 4-ns propagación tarda, y además, consume menos de 100 µA de poder de
reserva. Las entradas tienen el rasgo del bus-hold para eliminar las resistencias del pullup externas
y I/Os que pueden manejar a a 7 V que les permiten actuar como 5-V/3-V traductores.
 LVTZ
Low-Voltage BiCMOS Technology
velocidad alta, paseo alto, 3.3 V VCC,
El LVTZ familiar ofrece todos los rasgos encontrados en la familia de LVT normal de TI. Además,
LVTZ incorpora circuitería para proteger los dispositivos en aplicaciones de la live-insertion. El
dispositivo sube al estado de powered-up durante poder y impulsa abajo que se llama impulsar-a 3
estado (PU3S).
 S
Schottky Logic (Lógica de Schottky)
velocidad baja, paseo bajo, 5 V VCC,
 SSTL
Series-Stub Terminated Logic

Lógica De Resistor-Transistor (RTL)

El circuito mostrado aquí es una puerta de NOR/OR. Es decir, la puerta básica es la compuerta
NOR.
La disipación de potencia de la compuerta RTL es alrededor de 12 mW y el retardo de propagación
promedia 25ns.

Lógica Diodo-Transistor (DTL)

El problema básico con compuertas DL es que ellos deterioran el signo lógico rápidamente. Sin
embargo, ellos trabajan para una fase en un momento, si el signo se re-amplifica entre las
compuertas. Lógica del diodo-transistor (DTL) logra esa meta.
VENTAJA de este circuito encima de su RTL equivalente es que la lógica de OR habida
realizada por los diodos, no son resistencias. No hay ninguna interacción por consiguiente
entre las entradas diferentes, y cualquier número de diodos puede usarse. Una desventaja
de este circuito es la resistencia de la entrada al transistor. Su presencia tiende a reducir la
velocidad el circuito y limita la velocidad en la que el transistor está cambiar estados así.

El circuito básico de la familia lógica digital DTL es la compuerta AND.

Compuerta DTL básica NAND
La disipación de potencia de una compuerta DTL es aproximadamente 12 mW y el retardo de
propagación promedia 30 ns. El margen de ruido es de alrededor de 1 V y es posible un abanico de
salida tan alto como 8. El abanico de salida de la compuerta DTL esta limitado con la corriente
máxima que puede fluir en el colector del transistor saturado.

Lógica Del Cmos

La lógica del Cmos es una nueva tecnología, basada en el uso de los transistores complementarios
del MOS de realizar funciones de la lógica con casi ningún actual requerido. Esto hace estas
puertas muy útiles en aplicaciones con pilas. El hecho de que trabajarán con los voltajes de fuente
de hasta sólo 3 voltios y tan arriba como 15 voltios son también muy provechosos.
Las puertas todas del Cmos se basan en el circuito fundamental del inversor mostrado. Observe
que ambos transistores son el realce-modo MOSFETs; un N-canal con su fuente puesto a tierra, y
un P-canal con su fuente conectada con +V. sus puertas están conectados juntos para formar la
entrada de información, y sus drenes están conectados juntos para formar la salida.
Los dos MOSFETs se diseñan para tener características que son complementarios el uno al otro.
Cuando esta apagado, su resistencia es con eficacia infinita; cuando encendido, su resistencia del
canal está sobre 200 ohms. Puesto que la puerta es esencialmente un circuito abierto que no traza
ninguna corriente, y el voltaje de la salida será igual o a molido o al voltaje de la fuente de
alimentación, dependiendo de el cual el transistor está conduciendo.
Este concepto se puede ampliar en las estructuras NI y del NAND combinando los inversores en
parcialmente una serie, estructura parcialmente paralela. El circuito mostrado abajo es un ejemplo
práctico de un Cmos 2-input NI puerta.

Familias Logicas Del Ldv

 LVDS
El diferencial de la baja tensión que señala (LVDS) es una nueva tecnología que trata las
necesidades de las aplicaciones de hoy de la transmisión de datos del alto rendimiento. También
se diseña para resolver las necesidades de las aplicaciones futuras puesto que la fuente de
alimentación puede ser tan baja como 2v. Esta tecnología se basa en el estándar de interfaz de
ANSI/TIA/EIA-644 LVDS.
La tecnología de LVDS ofrece una señal diferenciada de la baja tensión de 330mV (máximo del
abd 450mV de 250mV minuto) y de los tiempos rápidos de la transición. Esto permite que los
productos traten las altas tarifas de datos que se extienden a partir de Mbps del 100 a mayor de 1
Gbps. Además, el oscilación de la baja tensión reduce al mínimo la disipación de la potencia
mientras que proporciona a las ventajas de la transmisión diferenciada.
La tecnología de LVDS se utiliza en dispositivos del programa piloto de línea simple y de la capa
física del receptor así como chipsets más complejos de la comunicación del interfaz. Los chipsets
de la conexión del canal multiplexan y demultiplex líneas de señales lentas de la TTL para
proporcionar a un estrecho, velocidad, interfaz bajo de la potencia LVDS. Estos chipsets
proporcionan a ahorros dramáticos de los sistemas en costes del cable y del conector, tan bien
como una reducción en la cantidad de espacio físico requerida para la huella del conector.
Las soluciones de LVDS proveen de diseñadores un nuevo alternativa a solucionar problemas de
alta velocidad del interfaz de la entrada-salida. LVDS entrega los milivatios de los Megabites para
las aplicaciones hambrientas de la transmisión de datos de la anchura de banda de hoy y de
mañana.

Evolucion De Las Familias Logicas

3. Características Importantes
TTL
La familia TTL usa transistores del tipo bipolar por lo que está dentro de las familias
lógicas bipolares.
Las familias TTL estándar.-
Texas Instruments (1964) introdujo la primera línea estándar de productos circuitales TTL.
La serie 5400/7400 ha sido una de las familias lógicas de Circuitos Integrados más
usadas.
La diferencia entre las versiones 5400 y 7400 es que la primera es de uso militar, operable
sobre rangos mayores de temperatura (de –55 a +125ºC) y suministro de alimentación
(cuya variación en el suministro de voltaje va de 4,5 a 5,5 V). La serie 7400 opera sobre el
rango de temperatura 0 – 70ºC y con una tensión de alimentación de 4,75 a 5,75 V. Ambas
tienen un fan-out típico de 10, por lo que pueden manejar otras 10 entradas.

TTL de baja potencia, serie 74L00:

Tienen menor consumo de energía, al costo de mayores retardos en propagación, esta
serie es ideal para aplicaciones en las cuales la disipación de potencia es más crítica que
la velocidad. Circuitos de baja frecuencia operados por batería tales como calculadoras
son apropiados para la serie TTL.

TTL de alta velocidad, serie 74H00:

Poseen una velocidad de conmutación mucho más rápida con un retardo promedio de
propagación de 6ns. Pero la velocidad aumentada se logra a expensas de una disipación
mayor de potencia.

TTL Schotty, serie 74S00:

Tiene la mayor velocidad disponible en la línea TTL.
Otras propiedades de los TTL son:
-En cualquier Circuito Integrado TTL, todas las entradas son 1 a menos que estén
conectadas con alguna señal lógica.
-No todas las entradas en un Circuito Integrado TTL se usan en una aplicación particular.
-Se presentan situaciones en que una entrada TTL debe mantenerse normalmente BAJA y
luego hecha pasar a ALTA por la actuación de un suiche mecánico.
-Las señales de entrada que manejan circuitos TTL deben tener transiciones relativamente
rápidas para una operación confiable. Si los tiempos de subida o de caída son mayores
que 1 µs, hay posibilidad de ocurrencia de oscilaciones en la salida.

CMOS
Acrónimo de Complementary Metal Oxide Semiconductor (Semiconductor
Complementario de Óxido Metálico).
Utilizados por lo general para fabricar memoria RAM y aplicaciones de conmutación, estos
dispositivos se caracterizan por una alta velocidad de acceso y un bajo consumo de
electricidad. Pueden resultar dañados fácilmente por la electricidad estática.
La lógica CMOS ha emprendido un crecimiento constante en el área MSI, mayormente a
expensas de TTL, con la cual es de directa competencia.
El proceso de fabricación del CMOS es más simple que TTL y tiene una densidad de
empaque mayor, permitiendo por consiguiente más circuitería en un área dada y
reduciendo el costo por función.
CMOS usa sólo una fracción de la potencia que se necesita para la serie TTL de baja
potencia (74L00) y es así apropiada idealmente para aplicaciones que usan potencia de
batería o potencia con batería de respaldo. La velocidad de operación de CMOS no es
comparable aún con las series TTL más rápidas, pero se espera mejorar en este respecto.
La serie 4000A es la línea más usada de Circuitos Integrados digitales CMOS. Contiene
algunas funciones disponibles en la serie TTL 7400 y está en expansión constante.
Algunas características más importantes de esta familia lógica son:
-La disipación de potencia de estado estático de los circuitos lógicos CMOS es muy baja.
-Los niveles lógicos de voltaje CMOS son 0 V para 0 lógico y + V DD para 1 lógico. El
suministro + VDD puede estar en el rango 3 V a 15 V para la serie 4000A, por lo que la
regulación de la fuente no es una consideración seria para CMOS. Cuando se usa CMOS
con TTL, el voltaje de la fuente se hace 5 V, siendo los niveles de voltaje de las dos
familias los mismos.
-La velocidad de conmutación de la familia CMOS 4000A varía con el voltaje de la fuente.
-Todas las entradas CMOS deben estar conectadas a algún nivel de voltaje,
preferiblemente tierra o VDD. Entradas no usadas no pueden dejarse flotado
(desconectadas), porque estas entradas serían susceptibles al ruido. Estas entradas no
usadas pueden también ser conectadas a una de las entradas usadas, siempre y cuando
no se exceda el fan-out de la fuente de señal. Esto es altamente improbable debido al alto
fan-out del CMOS.

Diferencias mas importantes:

- Los voltajes de alimentación son de 5V para los circuitos TTL y de 3 V a 15 V para
los circuitos CMOS.
- En la fabricación de los circuitos integrados se usan transistores bipolares par el
TTL y transistores MOSFET para La tecnología CMOS.
- El circuito integrado CMOS es de menor consumo de energía pero de menor
velocidad que los TTL.

4. Funciones Y Tablas De Verdad

Una función de un Álgebra de Boole es una variable binaria cuyo valor es igual al de una expresión
algebraica en la que se relacionan entre sí las variables binarias por medio de las operaciones
básicas, producto lógico, suma lógica e inversión.
Se representa una función lógica por la expresión f = f (a, b, c,...)
El valor lógico de f, depende del de las variables a, b, c,...
Se llama termino canónico de una función lógica a todo producto o suma en la cual aparecen todas
las variables en su forma directa o inversa. Al primero de ellos se le llama producto canónico y al
segundo suma canónica. Por ejemplo sea una función de tres variables f (a, b, c). El término abc es
un producto canónico mientras que el término a + b + c es una suma canónica.
El número máximo de productos canónicos o sumas canónicas viene dado por las variaciones con
repetición de dos elementos tomados de n en n. El número de productos o sumas canónicas de n
variables es por lo tanto 2n.
Para mayor facilidad de representación, cada termino canónico se expresa mediante un número
decimal equivalente al binario obtenido al sustituir las variables ordenadas con un criterio
determinado por un 1 o un 0 según aparezcan en su forma directa o complementada
respectivamente.
Los circuitos digitales operan en el sistema numérico binario, que implica que todas las variables
de circuito deben ser 1 o 0. El álgebra utilizada para resolver problemas y procesar la información
en los sistemas digitales se denomina álgebra de Boole, basada sobre la lógica más que sobre el
cálculo de valores numéricos reales. El álgebra booleana considera que las proposiciones lógicas
son verdaderas o falsas, según el tipo de operación que describen y si las variables son
verdaderas o falsas. Verdadero corresponde al valor digital 1, mientras que falso corresponde a 0.
Las tablas de verdad, llamadas tablas booleanas, presentan todas las posibles combinaciones de
entrada frente a las salidas resultantes.
Los teoremas del álgebra de Boole son demostrables a diferencia de los del álgebra convencional,
por el método de inducción completa. Para poder realizar esto se emplean las llamadas tablas de
verdad que no son otra cosa que representaciones gráficas de todos los casos que pueden darse
en una relación y de sus respectivos resultados.
La tabla de verdad de una función lógica es una forma de representación de la misma en la que se
indica el valor 1 o 0 que toma la función para cada una de las combinaciones posibles de las
variables de las cuales depende. En la siguiente tabla se representa la tabla de verdad de una
función de tres variables. La deducción de la forma canónica de la función por medio de la tabla de
verdad resulta sencilla.
Si, para una determinada combinación de las entradas, la fusión toma el valor lógico 1, el producto
canónico de todos los posibles 2n, que vale 1 para dicha combinación, ha de formar parte de la
función. La deducción del producto canónico correspondiente es inmediata asignando al estado 0
la variable inversa y al estado 1 la variable directa.

c b a f
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 1
No existe actualmente un criterio unico de minimizacion de la expresión de una función lógica y
además se prevé una gran evolución de este concepto debido a la cada día mayor disponibilidad
de sistemas funcionales complejos en circuitos integrados que permite realizar cualquier función
lógica.

Circuitos Básicos
Los siguientes son pequeños circuitos digitales integrados cuyo funcionamiento se adapta a la
operaciones y postulados del álgebra de Boole . Los operadores o puertas lógicas mas importantes
aparecen en la siguiente tabla , junto a su nombre , símbolo mas extendido y ecuación.

Simbolo Función Ecuación Lógica Tipos comerciales

Sumadora O S = a+b Se fabrican en dos
(Or) entradas

Multiplicadora Y (AND) S = a.b Se fabrican en dos,

tres o cuatro entradas

Inversora No Se fabrican en una

(NOT) S=ā entrada

Sumadora Negadora No Se fabrican en dos,

O (NOR) S = a+b tres, cuatro o cinco
entradas

Multiplicadora Negadora Se fabrican en dos,

No Y(NAND) S = ab tres o cuatro, ocho,
doce o trece entradas
Ahora pasaremos a especificar cada uno de los circuitos básicos que hemos resumido
anteriormente en la tabla.

Circuito OR
Es un dispositivo digital que entrega una salida baja cuando todas sus entradas son bajas, y una
salida alta cuando existe por lo menos un alto en cualquiera de sus entradas o en las dos al mismo
tiempo.
El signo (+) denota la función propia de una compuerta OR y no se puede omitir, tampoco debe
confundirse con el signo más de la suma aritmética, a esta operación se le denomina también
suma lógica.
Es un circuito que tiene dos o más entradas y su salida es igual a la suma OR de las entradas. La
figura siguiente muestra el símbolo correspondiente a una compuerta OR de dos entradas. Las
entradas A y B son niveles de voltaje lógico y la salida S es un nivel de voltaje lógico cuyo valor es
el resultado de la operación OR de A y B; esto es S = A+B, que debe leerse como “S es igual a A o
B”o “A o B es igual a S” y no como “S es igual a A más B” En otras palabras, la compuerta OR
opera en tal forma que su salida es alta (nivel lógico 1)si la entrada A, B o ambas están en el nivel
lógico 1.La salida de la compuerta OR será baja (nivel lógico 0)si todas sus entradas están en el
nivel lógico 0 .
Esta misma idea puede ampliarse a más de dos entradas Por ejemplo si tuviéramos tres entradas
la tabla lógica que se muestra a continuación nos demuestra una vez más que la salida 1 se dará
en el caso de que una o más entradas sean 1.Este es el principio general es el mismo que rige
para compuertas OR con cualquier número de entradas .
Mediante el uso del lenguaje del álgebra booleana , la salida x puede expresarse como X = A + B +
C, donde una vez debe hacerse hincapié en que el signo + representa la operación OR. Por
consiguiente la salida de cualquier compuerta OR se puede expresar como la suma OR de todas
sus entradas.

A B C X=A+B+C
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1

Circuito AND
Una compuerta AND de dos entradas es un dispositivo lógico que entrega una salida alta cuando
todas sus entradas son altas y una salida baja cuando hay un alto en cualquiera de sus entradas .
El signo (.) denota la función propia de una compuerta AND y se puede omitir, de modo que da lo
mismo si se coloca o no. A la función AND se le llama también producto lógico.
Es un circuito con dos o mas entradas, la salida de estas es igual al producto AND de las entradas
lógicas es decir S = A.B Es un circuito que opera en tal forma que su salida es alta solamente
cuando todas sus entradas son altas . En todos los otros casos la salida de la compuerta AND es
baja es decir 0,. Al igual que en el caso del circuito OR también se cumple que esta operación
también se cumpla para más de dos entradas . En la figura que se muestra a continuación se
encuentra una tabla con tres entradas. Cabe resaltar que la salida de la compuerta es 1
solamente en el caso que A = B = C = 1. La expresión para la salida sería la siguiente X =ABC.
Se debe tener cuidado a la hora de observar los símbolos para operar dado que como son un
poco parecidos podría haber una equivocación y obviamente esto sería realmente fatal si lo que se
busca es reducir o resolver el circuito.
 A B C X=ABC
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
Circuito NOT
Esta operación se puede efectuar con una sola variable de entrada. En el caso de que la variable
fuera B si la sometemos a la operación NOT el resultado sería X = Ā.Existen varias formas de
expresar esta operación una de ellas es: X es igual a la inversa de A o X es igual a no A. Lo que
indica la negación vendría a ser el simbolito que se encuentra encima de la variable de entrada.
A este circuito también se le conoce con el nombre de inversor o complementador puesto que
también pudimos haber dicho Ā es el complemento de A.
En este circuito solo observamos dos casos cuando 1 se ha negado o complementado se convierte
en 0 y cuando 0 se ha negado o complementado se convierte en 1. A continuación se muestra
esto simbólicamente . Si lo quisiéramos representar en una tabla de verdad sería de
la forma siguiente:
A X= Ā
0 1
1 0
Circuitos NAND y NOR
Una vez que se ha obtenida la expresión mínima de una función es necesario realizarla en la
practica mediante elementos físicos. El diseño de puertas lógicas con transistores en un principio y
la posterior aparición de los circuitos ha hecho que las puertas NAND y NOR sean las mas
utilizadas en la realización de las funciones lógicas Se ha demostrado que las funciones NAND y
NOR pueden realizar cualquiera de las tres funciones elementales suma, producto e inversión.
Par realiza con puertas NAND ( NOR) la expresión mínima de la función obtenida por el método
tabular o el método numérico, se aplicaran las siguientes reglas cuya validez se deduce de los
postulados y teoremas existentes.
a) Se aplican a la expresión global de la función dos inversores con lo cual la misma
queda invariable.
b) Si la operación más externa es una suma (producto)lógica, se opera una de las
inversiones aplicando el Teorema de Morgan y si es producto (suma) no se operan ninguna de las
dos.
c) Si en el interior de la expresión existen sumas (producto) lógicas, se aplican a cada
una de ellas dos inversiones y se opera una de ellas par convertirla en el inverso del producto
(suma).
d) Se continúa realizando esta operación hasta que todas las sumas (producto)hayan
llegado convertidas en inversos de productos (sumas).
Las reglas par realizar cualquier expresión con puertas NAND no son iguales a las de la puerta
NOR sustituyendo la palabra suma por producto, lo cual se ha indicado incluyendo la palabra suma
entre paréntesis en las reglas que acabamos de indicar.

5. Circuitos Internos En Los Chips

Los circuitos internos utilizan los chips, por ser más fiables y económicos. Una de sus finalidades
corresponde al funcionamiento del encendido totalmente electrónico; en donde por medio de la
UCE (Unidad Central Electrónica) va a calcular el momento de encendido correcto para todos los
estados de servicio; entre los cuales tenemos:
 Régimen r.p.m. motor y posición PMS que le envían los sensores.
 Presión en Colector Admisión medido por el Transmisor ó Resistencia PTC.
 Temperatura motor enviada por el Transmisor ó Resistencia inversa NTC.
 Posición mariposa según la posición del reóstato en eje mariposa.

Componentes Digitales
Muchas veces, en la etapa de diseño de un circuito digital, se requiere utilizar una compuerta.
Utilizar un circuito integrado y sólo disponer de una compuerta de éste es muy ineficaz. Para evitar
este problema realizaremos algunos dispositivos digitales con componentes discretos y/o con otros
dispositivos, con el fin de optimizar algunos circuitos.
La primera compuerta lógica que fabricaremos con componentes discretos será la NOT. Algunos
esquemas posibles son los siguientes:

NOT:
El primer circuito es el más simple y el más usado. El transistor es cualquier transistor . VCC es
la, mientras que R2 adopta un valor de 1kpequeño. R1 es de 10k tensión de alimentación del
circuito. Esta compuerta es útil en sistemas tanto TTL como CMOS.
El segundo circuito, que es del tipo CMOS, es un poco más complicado, pero su respuesta es casi
igual al de una compuerta del tipo CD4XXX. Con lo cual debe ser utilizado en circuitos con grandes
exigencias a nivel de lógica.

AND:
La compuerta AND se realiza de la siguiente manera:
Nuevamente, el primer circuito es el más utilizado y el más versátil. Los diodos son cualquier diodo
pequeño y la . Sin embargo, el segundo ofrece características mucho másresistencia es de 10k
similares a las de un circuito integrado. Para agregar más entradas a la compuerta, basta sólo
colocar tantos diodos en paralelo con D1 y D2 como entradas adicionales se requiera. Aquí se
observa una nueva ventaja de la "fabricación" de compuertas: es perfectamente factible realizar
una AND ó una OR con 30 ó 40 entradas, algo muy difícil de conseguir en un circuito integrado
convencional.

OR:
De forma similar a las AND las compuertas OR se crean de la siguiente manera:
De nuevo aparece el compromiso entre la versatilidad y facilidad o la similitud de respuesta entre
ambos diseños.
Las compuertas NAND, NOR, X-OR, X-NOR surgen de la combinación de los tres diseños
anteriores.
Si bien, como se explicó arriba, realizar una compuerta con componentes discretos es útil en
algunas circunstancias, en otras es necesario crear un componente digital a partir de otros. Por
ejemplo: si se dispone de un circuito integrado con 4 compuertas NAND, del que se utilizan 3 y se
requiere una compuerta "NOT", no hace falta colocar otro CI con una compuerta NOT es posible
utilizar la compuerta NAND como una NOT.
Se pueden fabricar unos componentes con otros, por ejemplo:

• Compuerta NOT con NAND:

• Compuerta NOT con NOR:
• Compuerta AND con NOR:
• Compuerta NAND con NOR:
• Compuerta OR con NAND:
• Compuerta NOR con NAND: