MUESTREO RETENCION Y RECONSTRUCCION DE SEÑALES

MUESTRADAS
Alejandro Córdoba Mendoza, jhon.cordoba@unillanos.edu.co, 16100310
Luis Carlos, @unillanos.edu.co, 16
Diego, @unillanos.edu.co, 16

Resumen. A través de los circuitos integrados CD4016 y

NE555 se logra describir un proceso de muestreo retención y Figura 4. Bloque reconstrucción
reconstrucción que ocurre con una señal senoidal.

Abstract. Thought Integrated circuits CD4016 y NE555 you

can describe a sampling process retention and reconstruction
that happens with a sinuidal signal.

I. INTRODUCCIÓN

El gran procesamiento y el gran gasto de energía en el

transporte de las señales continuas es uno de los mayores
problemas es uno de los mayores problemas por esto se utiliza
la discretización de señales obviamente sin tener una pérdida
de información, en los sistemas digitales este muestreo es más
eficiente. y como en estos sistemas hay una entrada y una
salida, mediante un proceso de retención se debe hacer la
reconstrucción de la señal para obtener de una señal discreta a Figura 4. Señal continua
una continua.

Muestreo: En esta operación se obtiene una secuencia de

valores a partir de una señal analógica.

Figura 1. Secuencia

se define muestreo como la cantidad de veces que medimos el Figura 4. Señal muestreada
valor de la señal en un periodo de tiempo (usualmente en 1
segundo).

Reconstrucción:

Proceso por el que a partir de una secuencia se construye una

señal continua.
Circuito integrado CD 4016:

Posee en su interior 4 interruptores bilaterales, los cuales son

controlados digitalmente por 4 terminales de control. Cada
terminal de control del CD 4016 es activo en alto. Esto
significa que si tenemos un estado alto (voltaje cercano o
igual al VCC del CD4016) el interruptor correspondiente se
activara y dará paso a la señal que está conectada a él.
Cuando el terminal de control regrese al estado bajo (voltaje
cercano a 0 en el CD4016), el interruptor se colocara en
estado de alta impedancia (resistencia muy alta o infinita) con
lo cual la señal que es objeto de conmutación, no pasara a
través del circuito.

Figura 7. Datasheet 555

Figura 5. Tabla de verdad

PROCEDIMIENTOS:

a) Implemente un circuito multivibrador astable

haciendo uso del chip temporizador NE555. Use un
potenciómetro para poder variar la frecuencia,
asegúrese que pueda variar la frecuencia en un rango
aproximado de 1KHz y 50KHz. Polarice el circuito
con 10VDC. Éste circuito determinará el tiempo de
muestreo.

Este tipo de funcionamiento para el 555 se caracteriza

por una salida de forma de onda cuadrada continua de ancho
diseñado a partir del circuito.

Figura 6. Datasheet CD4016

Circuito integrado 555:

Es uno de los integrados más utilizados en el mundo de la

electrónica por su bajo costo y su gran fiabilidad y es capaz de
producir pulsos de temporización (modo monoestable) muy
precisos y que también puede ser usado como oscilador (modo
astable). Fue desarrollado y construido en el año 1971 por la
empresa Signetics con el nombre: SE555/NE555 y se lo llamó:
“The IC Time Machine" ("Circuito integrado la máquina del
tiempo")
Figura 8. 555 como astable
Figura 9. Onda cuadrada astable
b) Conecte la salida del NE555 (Pin 3) a una entrada de
control (Pin 13 por ejemplo) del chip CD4016. El
circuito CD4066 consta de 4 interruptores bilaterales
(Use sólo uno) y hará las veces de circuito
muestreador. Alimente el chip con 10VDC. Conecte
en la salida del muestreador (Pin 2) una resistencia
(RL) de 10KΩ a tierra. En la entrada del interruptor
(Pin 1) conecte una señal senoidal de amplitud 5V,
offset de 5V y una frecuencia de 5KHz.
d) Retire la resistencia RL y agregue un filtro pasabaja
c) Observe con el osciloscopio la señal en RL y lo que
sucede al variar el potenciómetro. Configure
frecuencias de muestreo de 1KHz, 2KHz, 5KHz,
10KHz, 20KHz, 40KHz y 50KHz y registre lo
observado en el osciloscopio.
EXLICAR ESTE PUNTO
R = 1KΩ y C = 1nF, luego a la salida del filtro
coloque un seguidor de voltaje (Con un OPAMP como
el LM324, OPA2277 o similar). A la salida del
seguidor conecte la resistencia RL. Lo que acaba de
agregar es el circuito retenedor, observe con el
osciloscopio la señal en RL. Repita el paso 3 ahora
con el circuito retenedor y observe que sucede. ¿se
reconstruyen bien la señal de entrada en todos los
casos? ¿En cuales no y por qué?, explique.

Figura 10. Acción CD4016

Figura 11. Salida a osciloscopio

Figura 13. Filtro pasa bajas

FOTO DE OCSILOSCOPIO PARA ESTA FIG.

Figura 12. Osciloscopio en tiempo real

Figura 14. Retención de la señal senoidal.

Cuestionario:
1) Explique detalladamente los pasos que se siguen en el
proceso de muestreo periódico de cualquier señal
analógica.
El muestreo de una señal analógica parte de establecer el
tiempo de muestre consecuencia del teorema de Nyquist cuya
teoría define la frecuencia de muestreo como el doble de la
máxima frecuencia que pueda presentar la señal.
Un muestreo establece una toma de constantes definidas por
1 de la señal original, la causa del aliasing se basa en fallas
𝑇𝑠 =
𝑇
Donde T es el tiempo de muestreo, y se realiza la toma de
muestra para guardar los datos originales.
En el ámbito digital se pueden realizar acondicionamientos de
la señal para que pueda ser reconstruida de forma perfecta.
Los tiempos de muestreo pueden ser corregidos o se pueden
variar usando algunas de las siguientes técnicas: Diezmado:
Disminuye la frecuencia de muestreo lo cual si bien provoca
menor desgaste en los sistemas de muestreo podría ocasionar
aliasing.
Expansión en dominio frecuencial
Generación de Aliasing
Interpolación: En esta técnica se aumenta el periodo de
muestreo con el fin de obtener una mejor señal muestreada,
esta técnica aumenta los requerimientos de los sistemas de
muestreo.
2) Investigue el concepto de Aliasing y explique la relación
que tienen con respecto al muestreo de señales analógicas.
El aliasing es un fenómeno que conlleva a que una señal sea
imposible de reconstruir basándose en las muestras
provenientes de un proceso de muestreo de la misma ,este
fenómeno produce una reconstrucción de la señal equivocada
la cual presenta un alto nivel de distorsión con la información
durante el proceso de muestreo, con un ancho de banda
restringido donde se usó una frecuencia de muestreo inferior a
la sugerida por el teorema de Nyquist-Channon presenta dicha
superposición periódica.
Ejemplo
La onda original es la azul, se hace un remuestreo a 20.000Hz,
como se puede apreciar en la línea roja se ha perdido algo de
información pero no ha variado demasiado pues la frecuencia
máxima era 22.050 Hz. Para la línea verde elegí un valor
claramente inferior, se hizo un muestreo a 5.000 Hz para que
se pudiera apreciar fácilmente como se ha deformando la
onda. Aparecen frecuencias que nada tienen que ver con la
onda original.
3) Calcule la frecuencia máxima teórica de la señal
analógica que puede ser muestreada con este sistema,
tomando en cuenta la frecuencia de los pulsos generados
por el circuito LM555. Para este paso se deben calcular
los parámetros de funcionamiento del circuito y obtener
matemáticamente el valor.
F-> Frecuencia
F: 129 KHz
Con el teorema de Nyquist se tiene que :
𝑓𝑠 ≥ 2 ∗ 𝐹𝑚𝑎𝑥
129𝐾ℎ𝑧 ≥ 2 ∗ 𝐹𝑚𝑎𝑥
Fmax será de 64,5Khz
1
𝑓=
0,693 ∗ 𝐶1 ∗ (𝑅1 + 2𝑅2)
 1 Vo es el voltaje del filtro pasa bajas.
129𝐾ℎ𝑧:
0,693 ∗ 𝐶1 ∗ (330 + 2(1𝑘)) 𝑉(𝑡) = 𝑉𝑜 ∗ 0,98
1
𝐶1: −𝑡
0,693 ∗ 129𝐾ℎ𝑧 ∗ (330 + 2(1𝑘)) 𝑉𝑜 ∗ 0,98 = 𝑉𝑜 ∗ (1 − 𝑒 𝑅𝐶 )
−𝑡
C1=4,8nF 0,98 = (1 − 𝑒 𝑅𝐶 )
−𝑡
−0,98 + 1 = (𝑒 𝑅𝐶 )
4) Indique el tipo de retenedor empleado en la práctica y
explique su funcionamiento.
−𝑡
Es un retenedor de orden cero, el cual consiste en retener el 𝐿𝑛(−0,98 + 1) = ( )
𝑅𝐶
valor de la señal de cada periodo de muestreo hasta llegar al
siguiente. 𝑡 = (−𝑅𝐶)𝐿𝑛(−0,98 + 1)

Ocupando los espacios de muestreo y reconstruyendo la señal 𝑡 = 18,77 𝑛𝑠

de una forma aproximada a la señal original pero con la
resolución del escalón.

II. CONCLUSIONES

V BIBLIOGRAFIA

5) Calcule el valor de la constante de tiempo del retenedor y
el tiempo de carga del capacitor al 98% de su valor de
carga final.
Constante te tiempo en RC
[1] Alvarado, Jose P., Señales y Sistemas –
Fundamentos Matemáticos, 1era Edición.
[2] Aström Karl & Wittenmark Björn. Computer-
Controlled Systems – Theory and Design, 3rd Edition.

𝑅𝐶 = 𝑅 ∗ 𝐶 [3] Fadali, Sami & Visioli, Antonio. Digital Control

𝑇 = 1𝑘𝑂ℎ𝑚 ∗ (4,8𝑛𝑓) Engineering – Analysis and Design, 2nd Edition.
𝑇 = (4,8𝑢𝑓)
[4] García, Luis E., Control Digital - Teoría y Práctica, 2da
Este es el tiempo transcurrido desde que se inicia la carga de
Edición.
un capacitor en serie a una resistencia, para un 63,2 % de la
carga total (máximo voltaje).
Para hallar el voltaje de carga se tiene:
−𝑡
𝑉(𝑡) = 𝑉𝑜 ∗ (1 − 𝑒 𝑅𝐶 )