PROCESOS ESTRUCTURALES

INSTITUTO TECNOLÓGICO SUPERIOR DE CALKINI EN EL

ESTADO DE CAMPECHE

ELECTRONICA DIGITAL

PROYECTO
CONTADOR DIGITAL CON FLIP-FLOP

PROFESOR:
ING. CARLOS ALBERTO DECENA CHAN

ALUMNO:

MIGUEL ANGEL DAMAS CASIQUE 5270

JESE CAMPO LAVALLE 5260

JESUS ADOLFO MENDICUTI PAAT 5247

KEILA JAEL CANCHE UC 5274

INGENIERIA MECATRONICA 5ªA

SEGUNDO PARCIAL

CICLO ESCOLAR
2017-2018N

FECHA DE ENTREGA: 09/12/2017

 CONTENIDO
INTRODUCCIÓN .................................................................................................... 3

CONTENIDO ........................................................................................................... 4

Compuertas Lógicas ............................................................................................ 4

Flip flop ................................................................................................................ 5

MAPAS DE KARNAUGH ................................................................................... 10

Método Quine - McCluskey................................................................................ 11

METODOLOGÍA.................................................................................................... 12

RESULTADOS ...................................................................................................... 17

CONCLUSIÓN ...................................................................................................... 18

REFERENCIAS ..................................................................................................... 19

2
 INTRODUCCIÓN

En el presente reporte de práctica de laboratorio, se describe paso a paso

como se llevó a cabo la realización de un circuito contador de 0 a 9 usando Flip-
flop. En el cual en las entradas se introduce el número en binario, y éste se ve
reflejado en el display de 7 segmentos en su forma decimal.

El contador electrónico digital es de suma utilidad por ello en la actualidad

estamos rodeados de dispositivos que disponen de algún tipo de contador digital,
incluso en la mayoría de los electrodomésticos vienen equipados con uno. Por ello
resulta importante estudiar cómo se componen en un circuito digital.

3
 CONTENIDO
Compuertas Lógicas
Las compuertas lógicas son dispositivos que operan con aquellos estados lógicos,
funcionan igual que una calculadora, de un lado ingresas los datos, ésta realiza una
operación, y finalmente, te muestra el
resultado.

Cada una de las compuertas lógicas se las representa mediante un Símbolo, y la

operación que realiza (Operación lógica) se corresponde con una tabla,
llamada Tabla de Verdad, vamos con la primera...

Compuerta NOT

Se trata de un inversor, es decir, invierte el dato de entrada, por ejemplo; si pones

su entrada a 1 (nivel alto) obtendrás en su salida un 0 (o nivel bajo), y viceversa.
Esta compuerta dispone de una sola entrada. Su
operación lógica es s igual a a invertida

Compuerta AND

Una compuerta AND tiene dos entradas como mínimo y su

operación lógica es un producto entre ambas, no es un
producto aritmético, aunque en este caso coincidan.
*Observa que su salida será alta si sus dos entradas están a nivel alto*

Compuerta OR

Al igual que la anterior posee dos entradas como mínimo y

la operación lógica, será una suma entre ambas... Bueno,
todo va bien hasta que 1 + 1 = 1, el tema es que se trata de
una compuerta O Inclusiva es como a y/o b
*Es decir, basta que una de ellas sea 1 para que su salida sea también 1*

4
Compuerta OR-EX o XOR

Es OR EXclusiva en este caso con dos entradas (puede

tener más, claro...!) y lo que hará con ellas será una
suma lógica entre a por b invertida y a invertida por b.
*Al ser O Exclusiva su salida será 1 si una y sólo una de
sus entradas es 1*

Flip flop
Cronograma del biestable RS.

Dispositivo de almacenamiento temporal de 2 estados (alto y bajo), cuyas entradas

principales permiten al ser activadas:

R: el borrado (reset en inglés), puesta a 0 ó nivel bajo de la salida.

S: el grabado (set en inglés), puesta a 1 ó nivel alto de la salida

Si no se activa ninguna de las entradas, el biestable permanece en el estado

que poseía tras la última operación de borrado o grabado. En ningún caso deberían
activarse ambas entradas a la vez, ya que esto provoca que las salidas directas (Q)
y negada (Q') queden con el mismo valor: abajo, si el flip-flop está construido con
puertas NOR, o a alto, si está construido con puertas NAND. El problema de que
ambas salidas queden al mismo estado está en que al desactivar ambas entradas
no se podrá determinar el estado en el que quedaría la salida. Por eso, en las tablas
de verdad, la activación de ambas entradas se contempla como caso no deseado
(N. D.).

Biestable RS (Set Reset) asíncrono

Sólo posee las entradas R y S. Se compone internamente de dos puertas lógicas

NAND o NOR, según se muestra en la siguiente figura:

5
Tabla de verdad biestable RS

N. D.= Estado no deseado q= Estado de memoria

Biestable RS (Set Reset) síncrono

Además de las entradas R y S, posee una entrada C de sincronismo cuya

misión es la de permitir o no el cambio de estado del biestable. En la siguiente figura
se muestra un ejemplo de un biestable síncrono a partir de una asíncrona, junto con
su esquema normalizado:

6
Su tabla de verdad es la siguiente:

Biestable D (Data o Delay)

Símbolos normalizados: Biestable D a) activo por nivel alto y b) activo por

flanco de subida.

El flip-flop D resulta muy útil cuando se necesita almacenar un único bit de

datos (1 o 0). Si se añade un inversor a un flip-flop S-R obtenemos un flip-flop D
básico. El funcionamiento de un dispositivo activado por el flanco negativo es, por
supuesto, idéntico, excepto que el disparo tiene lugar en el flanco de bajada del
impulso del reloj. Recuerde que Q sigue a D en cada flanco del impulso de reloj.

Para ello, el dispositivo de almacenamiento temporal es de dos estados (alto

y bajo), cuya salida adquiere el valor de la entrada D cuando se activa la entrada de
sincronismo, C. En función del modo de activación de dicha entrada de sincronismo,
existen dos tipos:

Activo por nivel (alto o bajo), también denominado registro o cerrojo (latch en
inglés).
Activo por flanco (de subida o de bajada).

7
 Esta báscula puede verse como una primitiva línea de retardo o una retención
de orden cero (zero order hold en inglés), ya que los datos que se introducen, se
obtienen en la salida un ciclo de reloj después. Esta característica es aprovechada
para sintetizar funciones de procesamiento digital de señales (DSP en inglés)
mediante la transformada Z.

Biestable T

Dispositivo de almacenamiento temporal de 2 estados (alto y bajo). El

biestable T cambia de estado ("toggle" en inglés) cada vez que la entrada de
sincronismo o de reloj se dispara mientras la entrada T está a nivel alto. Si la entrada
T está a nivel bajo, el biestable retiene el nivel previo. Puede obtenerse al unir las
entradas de control de un biestable JK, unión que se corresponde a la entrada T.
No están disponibles comercialmente.

Biestable JK

Es versátil y es uno de los tipos de flip-flop más usados. Su funcionamiento es

idéntico al del flip-flop S-R en las condiciones SET, RESET y de permanencia de
estado. La diferencia está en que el flip-flop J-K no tiene condiciones no válidas
como ocurre en el S-R.
8
Este dispositivo de almacenamiento es temporal que se encuentra dos estados (alto
y bajo), cuyas entradas principales, J y K, a las que debe el nombre, permiten al ser
activadas:

J: El grabado (set en inglés), puesta a 1 ó nivel alto de la salida.

K: El borrado (Reset en inglés), puesta a 0 ó nivel bajo de la salida.

Si no se activa ninguna de las entradas, el biestable permanece en el estado

que poseía tras la última operación de borrado o grabado. A diferencia del biestable
RS, en el caso de activarse ambas entradas a la vez, la salida adquirirá el estado
contrario al que tenía.

9
MAPAS DE KARNAUGH
Reglas de simplificación

1. Las agrupaciones son exclusivamente

de unos. Esto implica que ningún grupo
puede contener ningún cero.

2. Las agrupaciones únicamente pueden

hacerse en horizontal y vertical. Esto
implica que las diagonales están
prohibidas.

3. Los grupos han de contener

2n elementos. Es decir que cada grupo
tendrá 1,2,4,8... número de unos.

4. Cada grupo ha de ser tan grande como sea

posible. Tal y como lo ilustramos en el ejemplo.

5. Todos los unos tienen que

pertenecer como mínimo a un
grupo. Aunque pueden
pertenecer a más de uno.

6. Pueden existir solapamiento de grupos.

10
7. La formación de grupos también se puede
producir con las celdas extremas de la tabla. De
tal forma que la parte inferior se podría agrupar
con la superior y la izquierda con la derecha tal
y como se explica en el ejemplo.

8. Tiene que resultar el menor número de

grupos posibles siempre y cuando no
contradiga ninguna de las reglas
anteriores. Esto es el número de grupos ha
de ser mínima.

Método Quine - McCluskey

El método de Quine – McCluskey es útil para minimizar expresiones algebraicas
que describen circuitos lógicos electrónicos. La cualidad de este método es que es
un método tabular y gráfico, ideal para programarlo y obtener así un algoritmo que
permita la obtención de expresiones algebraicas minimizadas del circuito en
cuestión.

11
 METODOLOGÍA
Un circuito contiene 4 interruptores para formar el
máximo número de un display de 7 segmentos,
diseñar el circuito que permita realizar la función y
simplificar la función de la primera salida, usando
mapas de Karnaugh y el método tabular

Con el ejercicio marcado en clase, se dispuso a

su relación por el método de Mapas de Karnaugh,

En esta tabla se tienen las 4 entradas necesarias

solicitadas en el ejercicio, y las combinaciones

En este paso se prosigue a la

formación de los mapas y su
evaluación respecto a la tabla
anterior de los cual nos queda la
siguiente función:

12
𝐹 = 𝐵 ′ 𝐶 ′ 𝐷′ + 𝐴′ 𝐵𝐷 + 𝐴𝐵 ′ 𝐶 + 𝐴′ 𝐶 + 𝐵 ′ 𝐶 ′ 𝐷′ + 𝐴′ 𝐶𝐷′ + 𝐴′ 𝐵 ′ + 𝐴′ 𝐶 ′ 𝐷′ + 𝐴′ 𝐶𝐷 + 𝐵 ′ 𝐶 ′
+ 𝐵 ′ 𝐶 ′ 𝐷′ + 𝐴′ 𝐵𝐶 ′ + 𝐴′ 𝐵𝐷′ + 𝐴𝐵 ′ 𝐶 ′ + 𝐵 ′ 𝐶 ′ + 𝐴′ 𝐶 + 𝐴′ 𝐵 + 𝐴′ 𝐵 ′ 𝐶
+ 𝐴′ 𝐵𝐶 ′ + 𝐴′ 𝐵𝐷′ + 𝐴𝐵 ′ 𝐶 ′ + 𝐴′ 𝐵𝐶 ′ 𝐷 + 𝐴′ 𝐵 ′ 𝐶 + 𝐴′ 𝐵 ′ 𝐶 + 𝐴′ 𝐶𝐷 + 𝐴𝐵 ′ 𝐶 ′

Por lo que se puede notar que es una función aun compleja por lo que se
opta su resolución con el método tabular que se presenta a continuación:

m a b c d e f g índice
0 1 1 1 1 1 1 0 6
1 0 1 1 0 0 0 0 2
2 1 1 0 1 1 0 1 5
3 1 1 1 1 0 0 1 5
4 0 1 1 0 0 1 1 4
5 1 0 1 1 0 1 1 5
6 1 0 1 1 1 1 1 6
7 1 1 1 0 0 0 0 3
8 1 1 1 1 1 1 1 7
9 1 1 1 0 0 1 1 5

En esta primera pase se realiza el acomodo correspondiente

Grupo m a b c d e f g
2 1 0 1 1 0 0 0 0
3 7 1 1 1 0 0 0 0
4 4 0 1 1 0 0 1 1
2 1 1 0 1 1 0 1
3 1 1 1 1 0 0 1
5
5 1 0 1 1 0 1 1
9 1 1 1 0 0 1 1
0 1 1 1 1 1 1 0
6
6 1 0 1 1 1 1 1
7 8 1 1 1 1 1 1 1

13
 Se realiza el análisis correspondiente con la conformación de los grupos, que
continua de la siguiente manera

a b c d e f g
1,7 - 1 1 0 0 0 0
4,9 - 1 1 0 0 1 1
5,6 1 0 1 1 - 1 1
0,8 1 1 1 1 1 1 -
6,8 1 - 1 1 1 1 1
2 1 1 0 1 1 0 1
3 1 1 1 1 0 0 1

Para continuar con el análisis se realiza los siguientes pasos

a b c d e f g
1,7,4,9 - 1 1 0 0 - -
5,6 1 0 1 1 - 1 1
0,8 1 1 1 1 1 1 -
6,8 1 - 1 1 1 1 1

0 1 2 3 4 5 6 7 8 9
1,7,4,9 x x x x
5,6 x x
0,8 x x
6,8 x x

1,7,4,9 BCD'E'
5,6 AB'CDFG
0,8 ABCDEF
6,8 ACDEFG

Con lo cual se obtiene la siguiente función 𝐹(𝐴, 𝐵, 𝐶, 𝐷, 𝐸, 𝐹, 𝐺) = 𝐵𝐶𝐷′𝐸′ +

𝐴𝐵′𝐶𝐷𝐹𝐺 + 𝐴𝐵𝐶𝐷𝐸𝐹 + 𝐴𝐶𝐷𝐸𝐹𝐺 que se puede observar que es más
simplificada que la obtenida a través de los mapas de Karnaugh.

14
 Al terminar con las funciones, se pudo proseguir a realizar la simulación en
el programa PROTEUS, utilizando el Isis para corroborar el correcto funcionamiento
y conexiones de cada uno de los componentes. (Ver figura 1)

Figura 1. Simulación del circuito en Isis.

Seguidamente, con ayuda de “ares”, una de las herramientas del programa

PROTEUS, se diseñó la forma física que tendrá el circuito en una placa de cobre.
Para ello se elaboró de la forma más compacta, teniendo cuidado con el diseño de
las pistas, evitando que tengan un ángulo mayor de 45° y que sean demasiada
delgadas para transmitir la conductividad por sus canales. (Ver figura 2)

Figura 2. Elaboración del diseño del circuito impreso.

15
 De igual manera apoyándose con otra herramienta de PROTEUS llamada
“3D visualizer” se observó cómo se verá el circuito físicamente, esto con el fin de
saber si algún componente se encuentra fuera de lugar, o saber si el diseño esta en
armonía visual, es decir, bien distribuido en la placa. (Ver figura 3)

Figura 3. Visualización previa del circuito físico.

Por último al verificar que, las funciones que resultaron de los métodos de
mapa de Karnaugh y tabular fueron las correctas; que la simulación, elaboración de
la placa y que la visualización en 3D es adecuadas y funcional, se procedió a la
elaboración del circuito físico, basado en los pasos anteriormente mencionados.
(Ver figura 4)

Figura 4. Circuito físico.

16
 RESULTADOS

Al concluir con el armado del circuito en físico, se dio paso a realizar las
pruebas de funcionalidad, teniendo como resultado un funcionamiento acorde a lo
mostrado en simulaciones, pues el circuito recibía el número deseado en binario y
arrojaba su equivalente en decimal en el display de 7 segmentos, como se muestra
a continuación.

17
 CONCLUSIÓN

Al realizar el proyecto, se pudo aplicar los conocimientos teóricos y prácticos

aprendidos durante el desarrollo del curso de electrónica digital. Pues con los
métodos de mapa de Karnaugh y tabular, se pudo encontrar la función simplificada
que describió el funcionamiento del circuito realizado. A demás con ayuda de los
programas de simulación, tales como Proteus y Multisim se pudo simular el
funcionamiento del circuito, además de diseñar e incluso visualizar el diagrama
físico del circuito a elaborar.

Por último, esta práctica contribuyó al estudio de las aplicaciones de los FLIP-
FLOP en la actualidad. Pues están presentes en muchos de los equipos electrónicos
que se utilizan cotidianamente, pero debido a la ignorancia de su funcionalidad se
pasa por alto la importante utilidad. Con el desarrollo de dicha práctica se pretende
evidenciar una de las muchas aplicaciones que tienen los FLIP-FLOP en el mundo
moderno.

El desarrollo de esta práctica sirvió para comprender los sistemas digitales

que se encuentran a nuestro alrededor y visualizar la agrupación de componentes
para desempeñar una función específica.

18
 REFERENCIAS
Tocci, R. (2003). Sistemas digitales, principios y aplicaciones, México: Pearson
Prentice Hall. Díaz, J. (2010). Método de simplificación de funciones lógicas
utilizando el método de Quine McCluskey. Recuperado de
http://www.ie.itcr.ac.cr/jdiaz/licenciatura/DI
SENO_LOGICO/MATERIALES/PRESENTACION ES/McCLUSKEY.pdf

19