Half Adder and Full Adder Circuit

Los circuitos Half Adder y Full Adder se explican con sus tablas de verdad en este
artículo. También se muestra el diseño de Full Adder usando el circuito de Half Adder.
También se muestra el circuito Full Adder de suma completa y la adición de múltiples
bits usando Full Adder.

Half Adder
Con la ayuda de Half Seder, podemos diseñar circuitos que sean capaces de realizar
simples adiciones con la ayuda de compuertas lógicas.

Veamos primero la adición de bits individuales.

0+0=0

0+1=1

1+0=1

1 + 1 = 10

Estas son las combinaciones de un solo bit menos posibles. Pero el resultado para 1 + 1
es 10. Aunque este problema se puede resolver con la ayuda de una puerta EXOR, si le
importa la salida, el resultado de la suma debe reescribirse como una salida de 2 bits.

Por lo tanto, las ecuaciones anteriores se pueden escribir como

0 + 0 = 00

0 + 1 = 01

1 + 0 = 01

1 + 1 = 10

Aquí la salida '1' de '10' se convierte en la ejecución. El resultado se muestra en una

tabla de verdad a continuación. 'SUM' es la salida normal y 'CARRY' es la salida.
INPUTS OUTPUTS

A B SUM CARRY

0 0 0 0

0 1 1 0

1 0 1 0

1 1 0 1

De la ecuación está claro que este sumador de 1 bit puede implementarse fácilmente
con la ayuda de EXOR Gate para la salida 'SUM' y una AND Gate para el acarreo. Eche
un vistazo a la implementación a continuación.

Half Adder Circuit

Para la adición compleja, puede haber casos en los que deba agregar dos bytes de 8
bits. Esto se puede hacer solo con la ayuda de la lógica del sumador completo.
Full Adder

Este tipo de sumador es un poco más difícil de implementar que un medio sumador. La
principal diferencia entre un medio sumador y un sumador completo es que el
sumador completo tiene tres entradas y dos salidas. Las primeras dos entradas son A y
B y la tercera entrada es un acarreo de entrada designado como CIN. Cuando se diseña
una lógica de sumador completa, podemos unir ocho de ellas para crear un sumador
de bytes y conectar en cascada el bit de acarreo de un sumador al siguiente.

El acarreo de salida se designa como COUT y la salida normal se designa como S. Eche
un vistazo a la tabla de verdad.

INPUTS OUTPUTS

A B CIN COUT S

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 0 1

1 0 1 1 0

1 1 0 1 0

1 1 1 1 1

A partir de la tabla de verdad anterior, se puede implementar la lógica del sumador

completa. Podemos ver que la salida S es un EXOR entre la entrada A y la suma SUM
de la suma media con entradas B y CIN. También debemos notar que el COUT solo será
verdadero si cualquiera de las dos entradas de las tres es ALTA.

Por lo tanto, podemos implementar un circuito sumador completo con la ayuda de dos
circuitos de medio sumador. El primer medio sumador se usará para agregar A y B para
producir una suma parcial. La lógica de sumador de la segunda mitad se puede usar
para agregar CIN a la suma producida por el primer sumador para obtener la salida S
final. Si cualquiera de la mitad de la lógica del sumador produce un acarreo, habrá un
acarreo de salida. Por lo tanto, COUT será una función OR de las salidas de carga de
medio sumador. Eche un vistazo a la implementación del circuito sumador completo
que se muestra a continuación..

Full Adder Circuit

Aunque la implementación de diagramas lógicos más grandes es posible con la lógica

de sumador completa anterior, un símbolo más simple se usa principalmente para
representar la operación. A continuación se muestra una representación esquemática

más simple de un sumador completo de un bit.

Single-bit Full Adder
Con este tipo de símbolo, podemos agregar dos bits juntos tomando un acarreo del
próximo orden de magnitud inferior, y enviando un acarreo al siguiente orden de
magnitud superior. En una computadora, para una operación de varios bits, cada bit
debe estar representado por un sumador completo y debe agregarse
simultáneamente. Por lo tanto, para agregar dos números de 8 bits, necesitará 8
sumadores completos que se pueden formar conectando en cascada dos de los
bloques de 4 bits. La adición de dos números de 4 bits se muestra a continuación.