Вы находитесь на странице: 1из 13

Universidad Técnica del Norte

Facultad de Ingenierías en Ciencias Aplicadas


Ingeniería en Electrónica y Redes de la Comunicación

Nombre: Karla Guevara


Fecha: 04/05/2017

Sección 12 - 11

1. Describa las condiciones de entrada necesarias para leer una palabra desde
una ubicación de dirección de RAM específica

Para leer el contenido del registro, la entrada LEER/ESCRIBIR (R/W’) debe ser un 1.
La entrada de selección del chip (C’S) debe activarse (un 0 en este caso).

2. ¿Por qué algunos chips de RAM tienen terminales comunes de


entrada/salida?

Porque existe un ahorro de terminales considerable para chips con un tamaño de


palabras más grandes, reduciendo el conteo de terminales

3. ¿Cuántas terminales se requieren para la RAM MCM6208C de 64k x 4, con


una entrada CS y E/S común?

Se necesita 24 terminales, incluyendo VCC y tierra.

Sección 12 – 12

1. ¿Qué diferencia hay entre la celda de una RAM estática y la celda de una
RAM dinámica?

Las celdas de la RAM estática son flip-flops que permanecerán en un estado dado
(almacena un bit) de manera indefinida mientras no se interrumpía la energía del
circuito.

Las celdas de la RAM dinámica que almacena datos en forma de cargas en los
capacitores, los datos almacenados desaparecerán en forma gradual debido a la descarga
del capacitor

2. ¿Cuál tecnología de memoria utiliza, por lo general, la menor cantidad de


energía?
RAMs estáticas tipo CMOS, bajo consumo de energía pero incrementa la complejidad
del chip

3. ¿Qué dispositivo coloca datos en el bus de datos durante un ciclo de


lectura?

La memoria coloca datos en el bus de datos

4. ¿Qué dispositivo coloca datos en el bus de datos durante un ciclo de


escritura?

El CPU aplica datos validos al bus de datos

5. ¿Qué parámetros de sincronización de la RAM determinan su velocidad de


operación?

Los tiempos del ciclo de lectura y ciclo de escritura

6. Verdadero o Falso: un nivel BAJO en OE’ habilitara los búferes de salida


de un MCM6264C, siempre y cuando ambas entradas de selección de chip
estén activas.

Falso

W’E esta en nivel bajo hará que se escriban datos en la RAM, siempre que este
seleccionado el dispositivo, las terminales de E/S actúan como entradas de datos, sin
importar el estado de O’E

7. ¿Qué se debe hacer con la terminal 26 y la terminal 27 si se sustituye un


27256 por un 2764?

Permanece conectado el terminal 26 al A13 y el terminal 27 debe desconectarse de A14


y conectarse a 5V

Sección 12 – 13

1. ¿Cuáles son las principales desventajas de la RAM dinámica, en


comparación con la estática?

Velocidad moderada de operación, por lo general, más lenta


La necesidad de regenerarse.

2. Liste las ventajas de la RAM dinámica en comparación con la RAM estática

Bajo consumo de energía

Bajo costo

Tamaño reducido

Alta capacidad

Menor costo por bit

3. ¿Qué tipo de RAM esperaría encontrar en los módulos de memoria


principal de su PC?

La memoria principal de la mayoría de las PC utiliza DRAM debido a su alta capacidad


y bajo consumo de energia

Sección 12 – 14

1. Describa la estructura del arreglo de una DRAM de 64k x 1.

64K x 1 = 65536 celdas

2^16 = 65536

Un arreglo de 256 x 256, 16 entradas de dirección (Ao – A7) selecciona columnas y (A8
– A15) selecciona

2. ¿Cuál es el beneficio del multiplexaje de direcciones?

Reduce el número de terminales en el chip de DRAM de alta capacidad, en el cual cada


terminal de entrada de dirección puede alojar dos bits de dirección distintos

3. ¿Cuántas entradas de dirección habría en un chip DRAM de 1M x 1?

1M = 1024K = 2^10

10 entradas de dirección

4. ¿Cuáles son las funciones de las señales RAS’ y CAS’?


RAS’ se utiliza para decodificar la dirección de fila y seleccionar una fila del arreglo,
fija la dirección de fila en el registro de dirección de fila de la DRAM

CAS’ se utiliza para decodificar la dirección de columna y seleccionar una columna del
arreglo, fija la dirección de columna en el registro de dirección de columna de la DRAM

5. ¿Cuál es la función de la señal MUX?

Multiplexa la dirección completa en las direcciones de filas y de columnas para


introducirlas a la RAM

Sección 12 – 15

1. Verdadero o falso:
a. Durante un ciclo de lectura, la señal RAS’ se activa antes de la señal CAS’.

Verdadero

b. Durante una operación de escritura, CAS’ se activa antes de RAS’

Falso

c. R/W’ se mantienen en BAJO durante toda la operación de escritura

Falso

d. Las entradas de dirección para una DRAM cambiaran dos veces durante
una operación de lectura o de escritura.

Verdadero

2. ¿Qué señal de la figura 12.28 (b) asegura que aparezca la parte correcta de
la dirección completa en las entradas de la DRAM?

El MUX

Sección 12 – 16

1. Verdadero o falso:
a. En la mayoría de las DRAMs, es necesario leer solo de una celda en cada
dila para poder regenerar todas las celdas en esa fila.
Verdadero

b. En el modo de regeneración en ráfaga, todo el arreglo se regenera mediante


un pulso en RAS’

Falso

2. ¿Cuál es la función de un contador de regeneración?

Proporciona las direcciones de fila a las entradas de dirección de la DRAM durante los
ciclos de regeneración

3. ¿Qué funciones realiza un controlador de DRAMs?

Multiplexaje de direcciones y la regeneración de secuencias de conteo de regeneración

4. Verdadero o falso:
a. En el método de regeneración solo de RAS’, la señal CAS’ se mantienen en
BAJO

Falso

b. La regeneración de CAS’ antes que RAS’ solo la pueden utilizar DRAMs


con circuitos de control de regeneración en el chip

Verdadero

Sección 12 – 17

1. ¿Pueden intercambiarse los SIMMs y los DIMMs?

No pueden intercambiarse porque cada módulo tiene distinto número de contactos en


funcionalidad que tienen las tarjetas

2. ¿Qué es una página de memoria?

Es un intervalo de direcciones de memoria que tienen valores idénticos en los bits de


direcciones superiores, ubicaciones de memoria con la misma dirección superior
(misma fila)

3. ¿Por qué el modo de paginación es más rápido?


Porque solo debe fijarse la dirección de columna

4. ¿Qué significa EDO?

Salida de datos extendida

5. ¿Qué termino se utiliza para acceder a varias ubicaciones de memoria


consecutivas?

Ráfagas de disparos rápidos de varias ubicaciones de memorias secuenciales

6. ¿Con qué se sincroniza un DRAM?

Sección 12 – 18

1. El MCM6209C es un chip de RAM estática de 64K x 4. ¿Cuántos de esos


chips se necesitan para formar un módulo de 1M x 4?

Se requiere 16 chips, cada uno con capacidad de almacenar 64K de 1M de palabras

2. ¿Cuántos de esos chips se necesitan para formar un módulo de 64K x 16?

Se requiere 4 chips. Cada chip almacena 64K palabras de 16 bits

3. Verdadero o falso: cuando se combinan chips de memoria para formar un


módulo con un tamaño de palabra o capacidad más grande, las entradas CS
de cada chip se conectan siempre juntas.

Falso

Cuando se expande la capacidad de la memoria, cada chip s selecciona mediate una


salida distinta del decodificador

4. Verdadero o falso: cuando se combinan chips de memoria para obtener una


capacidad mayor, cada chip se conecta a las mismas líneas del bus de datos

Verdadero

Sección 12 – 19

1. ¿Cuáles son las diversas formas de manejar la posible pérdida de datos


críticos cuando se interrumpe la energía?
Baterías de respaldo

Almacenar los datos del sistema en una memoria flash no volátil

Al momento del corte de energía CPU ejecute un programa corto el cual transfiere los
datos de la RAM a una RAM CMOS con batería o a un flash no volátil, Para esto se
requiere de una RAM de alta velocidad

2. ¿Cuál es la razón principal de utilizar una memoria caché?

Es una memoria de alta velocidad que se comunica directamente a la CPU, ahorrando


memorias internas de alta velocidad

3. ¿Qué significa FIFO?

Primero en entrar primero en salir

4. ¿Qué es un búfer de transferencia de datos?

Es pasar datos a alta velocidad entre sistemas, un FIFO funciona como búfer de
transferencia de datos

5. ¿Qué diferencia hay entre un búfer circular y un búfer lineal?

En los búfer lineales al momento en que se llenan todas la ubicaciones no se


introducirán más datos hasta que se vacié el búfer

En cambio, en los circulares almacena datos de forma continua y cuando se llene, el


nuevo dato reemplazara al más antiguo y así de forma cíclica
Ejercicios

12.23

a. Dibuje el símbolo lógico para un MCM101514, una RAM estática tipo


CMOS organizada como memoria de 256K x 4 entradas y salidas de datos
separadas, y una señal de habilitación de chip activa en Bajo

b. Dibuje el símbolo lógico para un mCM6249, una RAM estatica tipo CMOS
organizada como memoria de 1M x 4 con E/S común, señal de habilitación
de chip activa en BAJO y señal de habilitación de salida activada en BAJO

12.24

Cierta RAM estática tienen los siguientes parámetros de sincronización en


nanosegundos

tRC=100 tAS=20
tACC=100 tAH= no se proporciona
tCO=70 tW=40
tOD=30 tDS=10
tWC=100 tDH=20

a. ¿Cuánto tiempo después de que se estabilicen las líneas de dirección


aparecerán datos validos en las salidas, durante un ciclo de lectura?

tACC = 100ns
b. ¿Cuánto tiempo permanecerán validos los datos después de que C’S’
regrese al nivel ALTO?

tOD = 30ns

c. ¿Cuántas operaciones de lectura pueden realizarse por segundo?

tRC = 100ns ; 1/100ns = 10 millones

d. ¿Cuánto tiempo deberán mantenerse R/W’ y C’S’ en ALTO después de que


se estabilice la nueva dirección, durante un ciclo de escritura?

tAS = 20ns

e. ¿Cuál es el mínimo de tiempo que deben permanecer validos los datos de


entrada para que ocurra una operación de escritura confiable?

tDS + tDH = 30ns

f. ¿Cuánto tiempo deben permanecer estables las entradas de dirección


después de que R/W y C/S regresan al nivel ALTO?

tAH = tWC – (tAS +tW) = 40ns

g. ¿Cuántas operaciones de escritura pueden realizarse por segundo?

tWC = 100ns ; 1/100ns ) 10 millones

12.25

Dibuje el símbolo lógico para el TMS4256, un chip de DRAM de 256K x 1.


¿Cuantas terminales podemos ahorrar si utilizamos el multiplexaje de direcciones
para esta DRAM?

9 entradas de direcciones usando un multiplexaje de direcciones, se añade las señales


CAS y RAS, existiendo un ahorro de 8 entradas de dirección
a. 2^6 grupo de 16 mux = 256 x 16 = 4096 columnas / 1024 filas
b. 2048 filas
c. Se duplicaría el tiempo de regeneración 226 Us
a. Agregar 4 PROMS de la PROM – 4 a PROM – 7 al circuito
b. Conectar las salidas de datos y entradas de datos a los buses de datos y
direcciones en forma respectiva
c. Conectar A13 a la entrada C del decodificador
d. Conectar la salida 4 a 7 del decodificador entradas CS de los PROMS – 4 a
PROMS - 7