UNVERSIDAD NACIONAL DE INGENIERIA

FALCULTAD DE ELECTROTECNIA Y COMPUTACION

INGENIERIA EN COMPUTACION

ARQUITECTURA DE MAQUINAS COMPUTADORAS III

EVIDENCIA #3 “Arquitecturas SIMD y MIMD - BSP”

Elaborado por:

 Br. Flores Blandón Francis Rebeca 2010-32686

Grupo de clase:
 5T2-Co

Recibido por:
 Ing. José Díaz Chow

Jueves 21 de Junio de 2018.

 ARQUITECTURA BSP
HISTORIA

BSP fue desarrollado por Leslie Valiant de la Universidad de Harvard durante la

década de 1980. El artículo definitivo fue publicado en 1990.

El BSP fue un intento comercial realizado por Burroughs Corporation, más

allá del ILLIAC-IV para satisfacer la creciente demanda de computadores
científicos y técnicos de gran escala.

Entre 1990 y 1992, Leslie Valiant y Bill McColl de la Universidad de Oxford

trabajaron en ideas para un modelo de programación de memoria distribuida BSP,
en Princeton y en Harvard.
Valiant desarrolló una extensión del modelo BSP en la década de 2000, lo que llevó
a la publicación del modelo Multi-BSP en 2011.
Esta familia modela una máquina con P procesadores, cada uno con una memoria
local, unidos mediante una red de interconexión que permite mensajes de tamaño
fijo m. Las computaciones se dividen en pasos, donde en cada uno de ellos el
procesador trabaja sobre datos locales y envía o recibe mensajes. Un mensaje
enviado en un paso llega en el siguiente y requiere una comunicación global. Cada
paso implica una sincronización global de todos los procesadores
Las comunicaciones se modelan con dos parámetros: un parámetro g asociado al
ancho de banda y una latencia l asociada al coste mínimo de enviar un paquete por
la red, lo que implica un cambio de paso y una sincronización global.
Existe una amplia gama de sistemas informáticos que están conformados acorde
al modelo BSP, como por ejemplo;
 Un simple procesador con cache y memoria off-chip.
 Redes de estaciones de trabajos o PC´s con PVM, MPI o cualquier otro
software de paso de mensajes.
 Sistemas de multiprocesadores con memoria distribuida como IBM SP2, Intel
Paragon, Meiko CS2 y Parsytec GC/PowerPlus.
 Sistemas de multiprocesadores con memoria compartida, con la debida
asignación de memoria para la actual distribución física de la misma, como
el multiprocesador INTEL Pentium Pro, Silicon Graphics Origin (o Power
Challegen), CRAY T3D/T3E y Convex SPP.
 El modelo
En BSP, un computador paralelo es visto como un conjunto
de procesadores con memoria local e interconectada a
través de una red de comunicación de topología
transparente al usuario. Esta abstracción se aplica tanto a
sistemas de memoria distribuida como de memoria
compartida. Es de tipo matricial y subtipo arreglo.
Características de la Arquitectura:
 Es un súper computador matricial.
 Velocidad máxima de 50 Mega Flops.
 Posee una unidad de sincronización global, la cual se encarga de la
sincronización.
 Un mecanismo de comunicación, que permite la trasmisión de mensajes entre
los procesadores.
 Procesador escalar, procesa todo el sistema operativo y las instrucciones del
programa de usuario, que son almacenados en la memoria de control.
 Todas las instrucciones vectoriales y ciertos grupos de instrucciones escalares
son pasados al controlador del procesador paralelo.
 Los procesadores paralelos realizan computaciones vectoriales, con un periodo
de reloj de 160 NSeg.
 Las operaciones de coma flotante de M-M se realizan con segmentación
encauzada.
 Los 16 EA operan sincrónicamente bajo el control de una micro secuencia simple
SIMD.

Sistema de memoria Primaria:

 Consta de 17 módulos, cada uno de los cuales tiene un tiempo de ciclo de
memoria de 160 nseg, puesto que accede a 16 palabras por ciclo.
 Solo el acceso a la matriz (incluyendo E/S) utiliza memoria paralela, pues los
programas y datos escalares se mantienen en la memoria de control.
 Su sistema de memoria libre de conflictos, distribuye un operando útil a cada EA
por cada ciclo de memoria.
 Se implementan técnicas de hardware para asegurar accesos libres de
conflictos, se emplea un número primo de puertos de memoria, conmutadores
de barras cruzadas completos entre los puertos de memoria y los EA y una
generación de direcciones de memoria especial que calcula la dirección propia
de un patrón de dirección particular.
Conjunto de instrucciones:
El BSP tiene un total de 64 instrucciones vectoriales, que se pueden agrupar en 4
tipos:
 Instrucciones para expresión con matrices.
 Instrucciones para recurrencia y reducción.
 Instrucciones para expansión, compresión, almacenamiento aleatorio y
búsqueda.
 Instrucción de transferencia de datos paralela entre la memoria de control y la
memoria secundaria.

Anexos:
https://www.kizoa.es/Movie-Maker/d201618620k2385601o1/evidencia-3---bsp
https://www.youtube.com/watch?v=UqvdpWa1nfg

Bibliografía
http://www.ribarrie.cl/Tutoriales/tutorial_bsp.pdf
https://en.wikipedia.org/wiki/Bulk_synchronous_parallel
Arquitectura de Computadores y Procesamiento paralelo. Kai Hwanh/ Faye
Briggs.