Cap
tulo 5

Circuitos Complementares
Denominamos circuitos complementares aqueles que permitem gerar ou modi
car um determi-
nado sinal no tempo. Como exemplos de tais circuitos temos os temporizadores, osciladores
(gerac~ao de sinais de clock), modi
cadores de largura de pulsos, limitadores, detectores de pul-
sos, etc. Os circuitos complementares estudados neste cap
tulo s~ao muito utilizados nos projetos
de sistemas digitais. Basicamente, neste texto, nos limitaremos a estudar duas classes de cir-
cuitos complementares: os circuitos multivibradores e o Schmitt-Trigger, por serem de uso mais
frequente na pr atica.

5.1 Circuitos multivibradores

Circuito multivibrador e o nome gen erico para circuitos cuja sa
da pode variar entre dois estados
distintos. S~ao circuitos utilizados como osciladores ou circuitos modi
cadores de sinais. Existem
tr^es classes diferentes de circuitos multivibradores:

Biest
aveis: possuem dois estados est aveis. Como exemplo mais corrente podemos citar
os diversos tipos de ip-ops.

Monoest
aveis: possuem um estado est avel, no qual podem permanecer inde
nidamente
e um estado \quase-est avel", no qual pode permanecer durante um intervalo de tempo
pr e-determinado e geralmente constante, geralmente denominado largura de pulso (t! ).

Ast
aveis: n~ao possuem estados est aveis, e por isso sua sa
da oscila inde
nidamente entre
os dois estados poss
veis, com uma frequ^encia pr e-determinada.
5.1.1 Circuitos mono-estaveis
Como o pr oprio nome indica, os monoest aveis s~ao circuitos que possuem um u nico estado est avel,
no qual podem permanecer inde
nidamente e um estado \quase-est avel" no qual podem per-
manecer durante um intervalo de tempo t! , normalmente determinado pela constante de tempo
de um circuito RC acoplado ao dispositivo. Desta forma, a sa
da do monoest avel e um pulso
de onda quadrada, com durac~ao t! . A transic~ao do estado est avel para o \quase-est avel" s o se
realiza se o circuito for disparado (triggered) externamente, enquanto o retorno ao estado est avel
se d a automaticamente ap os o tempo t! , como mostra a
gura:
EEL5310 - Sistemas Digitais - EEL/UFSC - Prof. Carlos Maziero 82
CLR

E S E
monoest
avel

S t! t!
R C

A durac~ao t! do pulso e normalmente proporcional a constante de tempo do circuito RC

acoplado ao monoest avel (t! / RC ), mas pode ser alterada em algumas circunst^ancias. Alguns
monoest aveis aceitam ser \redisparados" (retriggered) durante o ciclo ativo, para aumentar a
largura do pulso de sa
da. Al em disso, a entrada CLR pode ser empregada para abreviar o ciclo
ativo. A
gura a seguir ilustra essas duas situac~oes:

CLR

S
t! t! t!

Entre as principais aplicaco~es dos monoest aveis podemos ressaltar:

Aumentar ou diminuir a largura de um pulso. Aplicando-se este na entrada do mo-
noest avel, a sa
da ir a fornecer um pulso de largura constante.

Para gerar pulsos de largura
xa conhecida. Por exemplo, na construca~o de um
frequenc
metro digital devemos contar os pulsos de entrada durante um determinado in-
tervalo de tempo (1s, 1
s, etc.):
mostrador
entrada Contagem
dos pulsos

base de tempo
t!

Para
ltrar sinais de entrada com ru

do. Por exemplo, podemos usar um monoest avel para
retirar o ru
do de comutac~ao do sinal gerado por uma chave de seleca~o:
EEL5310 - Sistemas Digitais - EEL/UFSC - Prof. Carlos Maziero 83
+V ru
do de
comutaca~o

sa
da
monoest
avel
t!

Existem diversos monoest aveis comerciais, como por exemplo o circuito TTL 74123, cujo
funcionamento e apresentado a seguir (t! =?):
+V
RC

RC C Q
A
B Q
CLR
CLR

CLR A B Q Q
0 X X 0 1
X 1 X 0 1
X X 0 0 1
1 0 " u t
1 # 1 u t
" 0 1 u t
Podemos tamb em implementar um monoest avel utilizando o 555, um circuito integrado linear
de uso bastante frequente em sistemas digitais. A estrutura interna do 555, indicada na
gura a
seguir, e composta por um ip-op, dois comparadores de tens~ao, um divisor de tens~ao resistivo
e dois transistores:
EEL5310 - Sistemas Digitais - EEL/UFSC - Prof. Carlos Maziero 84

8
Pinagem:
R
1: terra
5 Q 2: trigger
S 3: sa
da
6 R ip 3
op 7 4: reset
2 R CLR 5: tens~ao de controle
6: threshold
R 7: descarga
8: Vcc
vref

1 4
Podemos empregar o circuito 555 para construir um monoest avel, como mostra a
gura a
seguir. A duraca~o de pulso ser a dada por t!  1:1RC (respeitar R  1K ).
reset +V

4 8 R
entrada
2 555 6
5 7
1 3
10
F
C
sa
da

5.1.2 Circuitos astaveis

Os circuitos ast aveis n~ao possuem estados est aveis. Sua sa
da oscila entre dois estados, gerando
assim uma onda quadrada que pode ser usada como sinal de clock para circuitos sequenciais. A
forma de onda na sa
da de um ast avel e de
nida por dois par^ametros: seu per
odo T , que de
ne
tamb em sua frequ^encia F = T ;1 , e seu ciclo de trabalho (Duty Cycle), que de
ne a parcela do
per
odo que o sinal est a ativo:
T

tH tL

D = t t+H t = tTH
H L
Geralmente a frequ^encia e o ciclo de trabalho de um ast avel podem ser ajustados atrav es de
resistores e capacitores externos. Podemos empregar o CI 555 para construir um ast avel, como
mostra a
gura:
EEL5310 - Sistemas Digitais - EEL/UFSC - Prof. Carlos Maziero 85
+V
reset Ra

4 8 7
555 2 Rb
5 36
1
10
F
C
sa
da

(
f = T ;1 = 1 1:44 tL Rb R a  1K 
tH + tL 
(Ra + 2Rb )C e D = tH + tL 
Ra + 2Rb com C  500pF
5.2 Schmitt-Trigger
O circuito Schmitt Trigger (disparador de Schmitt) e um dispositivo que apresenta como carac-
ter
stica de transfer^encia (relac~ao entre as tens~oes de entrada e de sa
da) um ciclo de histerese,
como indica a
gura:
vo

vi
v1 v2

Em geral essa caracter

tica e incorporada a circuitos que implementam func~oes l ogicas
b asicas, resultando em inversores Schmitt-Trigger, portas NAND e NOR Schmitt-Trigger, etc.
Vejamos o comportamento de um inversor ST alimentado por um sinal de entrada vari avel:

vo
v2
vi vo
vi
v1
t

As principais aplicac~oes dos circuitos Schmitt-Triggers s~ao:

acoplamento entre dispositivos lentos e r apidos. Quando o sinal de entrada em uma porta
l ogica varia muito lentamente, podem ocorrer os seguintes problemas:
EEL5310 - Sistemas Digitais - EEL/UFSC - Prof. Carlos Maziero 86

{ Dispositivos sens
veis a tempo de subida podem n~ao operar satisfatoriamente.
{ Portas l ogicas podem
car polarizadas na regi~ao ativa por muito tempo, gerando
instabilidade, consumo excessivo de corrente e aquecimento (as portas l ogicas s~ao
implementadas por transistores normalmente polarizados nas regi~oes de corte e satu-
rac~ao).
{ Os retardos de propagaca~o (caracter
stica f
sica das portas l ogicas) tornam-se de dif
cil
previs~ao.
Nessas situac~oes pode ser empregado um circuito Schmitt Trigger para tornar as variac~oes
do sinal lento mais abruptas e de
nidas, e assim acoplar o dispositivo com sinal de sa
da
lento ao dispositivo r apido. Essa estrat egia e normalmente empregada para efetuar a
conex~ao entre circuitos da fam
lia CMOS (mais lentos) e circuitos da fam
lia TTL (mais
r apidos), como veremos no cap
tulo 7.

dispositivo dispositivo
lento r
apido

Conformador ou limitador de pulsos. Como o Schmitt Trigger suporta sinais de entrada de

amplitude vari avel, ele pode ser usado para \limpar" sinais digitais com ru
do excessivo:

Devido a sua curva de histerese e tamb em por aceitar tens~oes de entrada vari aveis, um
inversor Schmitt Trigger pode ser usado para implementar um circuito ast avel (oscilador
de onda quadrada):
EEL5310 - Sistemas Digitais - EEL/UFSC - Prof. Carlos Maziero 87
vc

t
vo
vc
vo

CI f (Hz)
7414 0:8
 RC , R  500
74LS14  RC , R  2K 
0:8

74HC14 1:2
 RC , R  10M 

5.3 Exerccios
1. Projetar um circuito ast avel usando o CI 555, para operar com frequ^encia de 10 KHz e
ciclo de trabalho de 30%.
2. Projetar um circuito monoest avel com o CI 555, para operar com t! = 50ms.
3. Determine a frequ^encia da onda gerada por um oscilador usando inversor Schmitt-trigger
implementado usando o CI 74LS14, com R = 1K  e C = 10F .
Cap
tulo 6

Mem
orias
6.1 Introdu
c~ao
Normalmente denominamos \mem oria" todo dispositivo capaz de armazenar informac~ao. Toda-
via, no contexto desta disciplina, consideraremos apenas os dispositivos semicondutores capazes
de armazenar dados, de forma tempor aria ou permanente.
As mem orias semicondutoras s~ao normalmente empregadas na construc~ao de computadores,
e por esta raz~ao vamos inicialmente estudar a estrutura b asica dessas m aquinas.

6.2 Estrutura do computador

O computador e um sistema sequencial complexo que pode realizar diferentes operac~oes indicadas
por meio de instruc~oes. A estrutura b asica dos computadores atuais segue o modelo proposto
por Von Neumann, composto pelos seguintes elementos:

Unidade de Controle (UC): Sequencia e supervisiona as tarefas que est~ao sendo exe-
cutadas pelos demais elementos do computador. Por exemplo, durante a execuc~ao de um
programa, ela controla o uxo de dados entre os dispositivos de entrada/sa
da, a mem oria
e a unidade l ogica e aritm etica.

Unidade l
ogica e aritm
etica (ULA): Executa operac~oes l ogicas e aritm eticas com os da-
dos presentes na mem oria. Em conjunto com a unidade de controle constitui o processador
(Central Processing Unit - CPU).

Mem
oria: Armazena os programas (instruc~oes) e dados em forma bin aria. Cada \pala-
vra" (dado ou instruc~ao) est a contida em um endereco (posic~ao) distinto na mem oria.

Dispositivos de entrada e sa
da: Permitem a ligaca~o do computador com o usu ario.
teclado, v
deo, mouse, etc. Nesta categoria tamb em est~ao inclu
dos os dispositivos de
armazenamento de massa, como discos r
gidos, disquetes, CD-ROMs, etc.
Esses diferentes elementos se comunicam entre si atrav es de tr^es barramentos distintos, aos
quais todos est~ao conectados:

Barramento de dados: permite transferir informac~oes (dados) entre processador,
mem oria e dispositivos de E/S. A largura (n umero de vias) desse barramento depende
do processador usado. As larguras de barramento de dados mais comuns s~ao:
EEL5310 - Sistemas Digitais - EEL/UFSC - Prof. Carlos Maziero 89

{ 8 bits: 8086, 8088

{ 16 bits: 386-SX, 486-SX
{ 32 bits: 386-DX, 486-DX, Pentium
{ 64 bits: Ultra, Alpha, P6

Barramento de enderecos: permite ao processador selecionar o endereco (posic~ao) de
mem oria ou de E/S que deseja acessar. As larguras mais comuns para esse barramento
s~ao:
{ 20 bits (220 = 1 Mbyte): 8086, 8088
{ 24 bits (224 = 16 Mbytes): 286
{ 32 bits (232 = 4 Gbytes): 386, 486, Pentium

Barramento de controle: veicula sinais de controle entre o processador e os demais
dispositivos, dentre os quais podemos ressaltar:
{ Operaca~o de escrita ou leitura (R=W ): indica se na operac~ao atual o processador
deseja ler ou escrever o dado presente do barramento de dados no endereco indicado
pelo barramento de enderecos.
{ Operac~ao em mem oria ou dispositivo de E/S (IO=M ): indica se na operac~ao atual o
processador deseja acessar um endereco (indicado pelo barramento de enderecos) em
mem oria ou em um dispositivo de entrada/sa
da.
{ Sinalizac~ao de interrupc~oes de hardware.
processador
controle
ULA
mem
oria entrada sa
da

UC enderecos
dados

6.3 Memorias ROM

As mem orias ROM (Read-Only Memory) s~ao dispositivos de armazenamento de dados cujo
conte udo e
xo (n~ao pode ser mudado facilmente) e n~ao-vol atil ( e mantido mesmo quando o
dispositivo e desligado). As mem orias ROM s~ao normalmente empregadas para armazenar in-
formac~oes permanentes ou de longa durac~ao, como programas de inicializac~ao (boot) de sistemas
ou tabelas de dados
xos.
6.3.1 Estrutura basica
Um chip de mem oria ROM pode ser visto como um circuito combinacional, como os estudados
no cap
tulo 3. Sua entrada e o endereco interno a acessar e sua sa
da e o valor (
xo) armazenado
naquele endereco. A entrada de enderecos possui n vias para 2n enderecos distintos (address
EEL5310 - Sistemas Digitais - EEL/UFSC - Prof. Carlos Maziero 90

a0    an;1). A sa
da de um chip de mem oria pode apresentar m bits. O exemplo abaixo
indica uma mem oria ROM com 256 posico~es de 8 bits cada, perfazendo um total de 2048 bits
armazenados:
endereco
a0 a1 a2 a3 a4 a5 a6 a7

CS ROM 256 x 8 bits

d0 d1 d2 d3 d4 d5 d6 d7
dados
No exemplo acima percebemos a exist^encia de uma entrada ainda n~ao apresentada. Trata-se
da entrada Chip Select (CS ), que controla o estado das sa
das do chip. Caso esta entrada seja
ativada, os dados do endereco selecionado s~ao colocados na sa
da da mem oria. Caso contr ario,
a sa
da e desconectada da estrutura interna da mem oria e mantida em um estado de \alta im-
ped^ancia". Esse mecanismo e necess ario porque todas as sa
das de mem orias e dispositivos de
E/S s~ao conectadas juntas ao barramento de dados do computador. As entradas chip select das
mem orias do sistema devem ser adequadamente controladas para garantir que em um determi-
nado instante apenas o conte udo de uma posic~ao de mem oria ser a colocado no barramento de
dados, sem a possibilidade de conitos. A
gura a seguir ilustra esse mecanismo:
CS

endereco
d0
d1 n CS n CS n CS
d2
d3
d4
ROM ROM ROM
d5
d6
m m m
d7
dados

6.3.2 Tecnologias
Existem atualmente diversas tecnologias para a construc~ao de mem orias ROM, dentre as quais
podemos ressaltar:

Matriz de diodos: os dados s~ao armazenados durante a fabricac~ao do circuito, e n~ao
podem mais ser modi
cados. E uma tecnologia r apida e barata, usada na produca~o de
sistemas em escala industrial.

PROM (Programable ROM): pode ser programada uma u nica vez pelo usu ario, atrav es
da queima de micro-fus
veis no interior do chip.
EEL5310 - Sistemas Digitais - EEL/UFSC - Prof. Carlos Maziero 91

EPROM (Erasable PROM): muito usada em prototipagem, pode ser programada diver-
sas vezes atrav es da aplicaca~o de tens~ao elevada em pontos especiais" seu apagamento
(completo) se d a atrav es de um banho prolongado de raios ultra-violeta.

EEPROM (Electrically Erasable PROM): pode ser escrita e apagada (lentamente) atrav es
de sinais el etricos. E bastante usada para armazenar con
gurac~oes de hardware em com-
putadores (BIOS dos IBM-PC).

FLASH: pode ser gravada e apagada por sinais el etricos. E mais r apida e permite n
veis
de integraca~o bem maiores que as EEPROM. Est a pouco a pouco tomando presenca no
mercado, devido ao seu preco.
6.3.3 Aplica c~oes
O principal campo de aplicaca~o das mem orias ROM encontra-se no armazenamento permanente
de valores bin arios. Nesse campo podemos ressaltar as seguintes aplicac~oes:

Firmware: guardar programas residentes em sistemas usando micro-processadores, como
equipamentos de v
deo, eletrodom esticos, brinquedos, controladores industriais, etc.

Bootstrap: mem oria de inicializaca~o de computadores, contendo as instruc~oes iniciais
a executar para lancar o equipamento (testes de hardware, mensagens, carga do sistema
operacional a partir de um disco, etc.).

Tabelas de dados: armazenamento de dados
xos como tabelas de senos, cossenos, etc.
Com isso pode-se ganhar um tempo consider avel evitando c alculos complexos e frequentes.

Convers~ao de dados: podemos usar as mem orias ROM para converter dados entre
diferentes formatos bin arios, considerando o endereco como dado de entrada e o conte udo
da mem oria naquele endereco como dado de sa
da. Por exemplo, podemos armazenar em
uma ROM de 256 8 bits o valor do complemento 2 para cada endereco. Selecionando um
determinado endereco teremos na sa
da o respectivo valor complementado.

Gerac~ao de func~oes: podemos produzir formas de onda espec

cas armazenando os
valores correspondentes a um per
odo da func~ao em uma mem oria ROM. Esta pode ent~ao
ser percorrida sequencialmente para reconstituir a forma de onda, de acordo com o circuito
a seguir:
selec~ao de endereco valor da func~ao
no endereco

contador 8 ROM 8 conversor sa
da

8 bits 256 x D/A
8 bits 8 bits
clock

Armazenamento de congurac~oes: como usado para armazenar as con
gurac~oes de

BIOS dos computadores compat
veis IBM-PC (EEPROM).
EEL5310 - Sistemas Digitais - EEL/UFSC - Prof. Carlos Maziero 92

6.4 Memorias RAM

As mem orias RAM (Random Access Memories) permitem armazenar dados e modi
c a-los con-
tinuamente, servindo assim como area de trabalho para a execuca~o de programas (vari aveis,
dados tempor arios, pilha de execuc~ao, etc). O conte udo de uma RAM e normalmente vol atil,
ou seja, desaparece se o circuito for desligado.
6.4.1 Estrutura basica
O modelo b asico de mem oria RAM segue o de
nido para as mem orias ROM, com a inclus~ao de
vias para a entrada de dados (escrita na mem oria) e de uma entrada para indicar se desejamos
efetuar uma leitura ou uma escrita no endereco indicado (entrada R=W ). Para economizar pinos
nos chips, as entradas e sa
das de dados s~ao feitas atrav es dos mesmos pinos, cuja funca~o e ent~ao
de
nida pelo valor da entrada R=W :
endereco
a0 a1 a2 a3 a4 a5 a6 a7

uxo de dados
CS
RAM 256 x 8 bits escrita leitura
R=W

d0 d1 d2 d3 d4 d5 d6 d7
dados R=W =0 R=W =1

6.4.2 Tecnologias
A forma como os dados bin arios s~ao armazenados no interior de uma RAM permite classi
c a-las
em dois grupos:

RAM est
aticas (SRAM): a c elula b asica de armazenamento da informac~ao bin aria e um
ip-op, que armazena 1 bit" ele permanece nesse estado at e ser explicitamente alterado.

RAM din^amicas (DRAM): a c elula b asica de armazenamento da informac~ao bin aria e
um capacitor que armazena 1 bit" ele precisa ser periodicamente recarregado (refresh) para
permanecer em 1, caso armazene um bit ativo.
As RAM est aticas s~ao mais r apidas e simples de construir que as din^amicas, pois n~ao precisam
de circuitos auxiliares para percorrer toda a mem oria e efetuar o refresh dos capacitores carre-
gados (bits ativos). Todavia as RAM din^amicas s~ao bem mais baratas e muito mais compactas,
al em de consumirem menos energia. Desta forma, as mem orias RAM est aticas s~ao empregadas
em sistemas precisando de pouca mem oria mas com alta velocidade, como micro-controladores,
processamento de sinais em tempo-real, mem orias de cache e de v
deo, etc. As RAM din^amicas
s~ao normalmente empregadas quando prioriza-se o volume de mem oria e o baixo consumo, como
no caso da mem oria principal dos computadores pessoais.
EEL5310 - Sistemas Digitais - EEL/UFSC - Prof. Carlos Maziero 93

6.5 Bancos de memoria

Um sistema de mem oria de computador, tamb em denominado banco de memoria, normalmente
usa um barramento de dados com largura de 8, 16, 32 ou 64 bits (tamb em chamados de tamanho
da palavra de memoria). Por exemplo, o barramento de dados de um processador Pentium tem
largura de 32 bits. Como os chips de mem oria atuais possuem uma capacidade que vai de 1K
(210 ) a 1M (220 ) palavras de 1, 4 ou 8 bits, nem sempre dispomos de chips de mem oria com
a largura de palavra necess aria para um determinado barramento. Al em disso, muitas vezes a
exig^encia em termos de espaco de enderecamento (capacidade de armazenamento) tamb em s~ao
maiores que a capacidade de um s o chip.
Para construir bancos de mem oria com a largura de palavra e o espaco de enderecamento
necess arios devemos ent~ao associar chips entre si. Para obtermos palavras de mem oria com a
largura desejada, devemos associar chips de mem oria em paralelo. Por exemplo, se dispusermos
de chips de 1K posic~oes de 4 bits e desejamos construir um banco de mem oria com palavras de
largura de dados de 16 bits, devemos associar quatro chips em paralelo, como mostra a
gura:
a0
... ... ... ... ...
a9

CS
... a9 CS
a0 ... a9 CS
a0 ... a9 CS
a0 ... a9 CS
a0
ROM 1K 4 bit ROM 1K 4 bit ROM 1K 4 bit ROM 1K 4 bit
d0 d1 d2 d3 d0 d1 d2 d3 d0 d1 d2 d3 d0 d1 d2 d3

d0 d3 d4 d7 d8 d11 d12 d15

d0

d15

Com indicado na
gura, cada chip de mem oria
ca respons avel pela armazenamento de uma
parcela (4 bits) de cada palavra de 16 bits. As 10 vias do barramento de enderecos (210 posic~oes
em cada chip) s~ao conectadas em paralelo, e tamb em o sinal chip select. A capacidade total do
banco de mem oria acima resulta ent~ao em 1K posic~oes de 16 bits.
Para construir bancos de mem oria com espaco de enderecamento maior que a capacidade
de cada chip, devemos associar os chips de forma diferente: cada chip ser a respons avel por
armazenar uma parcela do espaco de enderecamento. Assim, na construc~ao de um banco de
mem oria de 4K posico~es de 4 bits usando chips de 1K posico~es de 4 bits, devemos empregar
4 chips, sendo cada um deles respons avel por uma parcela de 1K x 4 bits. Devemos usar as
vias de enderecamento mais elevadas para controlar as entradas chip select de cada chip e assim
selecionar qual deles ser a ativado em um determinado endereco. Normalmente empregamos um
decodi
cador para essa func~ao, como mostra a
gura a seguir:
EEL5310 - Sistemas Digitais - EEL/UFSC - Prof. Carlos Maziero 94
decod 2x4
CS en s3
s2
a11 e1 s1
a10 e0 s0

a0
... ... ... ... ...
a9

... a9 CS
a0 ... a9 CS
a0 a0... a9 CS a0... a9 CS
ROM 1K 4 bit ROM 1K 4 bit ROM 1K 4 bit ROM 1K 4 bit
d0 d1 d2 d3 d0 d1 d2 d3 d0 d1 d2 d3 d0 d1 d2 d3
... ... ... ...
d0
... ... ... ... ...
d3

Como mostra o exemplo acima, normalmente as vias menos signi
cativas (LSB) do barra-
mento de enderecos s~ao ligadas diretamente aos chips de mem oria, para selecionar as c elulas de
mem oria dentro dos chips. As vias de enderecos mais elevadas (MSB) s~ao empregadas para se-
lecionar qual chip estar a ativo em um determinado endereco, atrav es de um decodi
cador. Para
selecionar um endereco no conjunto de chips o decodi
cador deve estar habilitado (enabled), o
que e feito atrav es de sua entrada en.
Podemos combinar ambas as t ecnicas para construir bancos de mem oria com a largura de
dados e a capacidade de armazenamento desejadas. O exemplo a seguir mostra a construc~ao de
um banco de 2K x 8 bits a partir de chips de 1K x 4 bits:
decod 1x2
CS en s1

a10 e0 s0

a0
... ... ... ... ...
a9

... a9 CS
a0 ... a9 CS
a0 a0... a9 CS a0... a9 CS
ROM 1K 4 bit ROM 1K 4 bit ROM 1K 4 bit ROM 1K 4 bit
d0 d1 d2 d3 d0 d1 d2 d3 d0 d1 d2 d3 d0 d1 d2 d3
... ... ... ...
d0
... ... ...
d3
d4
d7
... ... ...

No caso de bancos de mem orias RAM, as t ecnicas empregadas s~ao exatamente as mesmas.
Al em disso, as entradas R=W de todos os chips de mem oria devem ser conectadas a via R=W do
barramento de controle. Estas t ecnicas tamb em podem ser usadas para a construc~ao de bancos
compostos de RAM e ROM.
EEL5310 - Sistemas Digitais - EEL/UFSC - Prof. Carlos Maziero 95

6.6 Exerccios
1. Apresente a estrutura b asica de um computador, descrevendo as caracter
sticas de seus
principais componentes e barramentos.
2. Determine o n umero de linhas de enderecos e de dados necess arias para acessar as seguintes
mem orias (expressas no formato posico~es bits):
512 8 1K 1 512 4
4K 1 256 4 8M 32
3. Comente as diferencas entre as mem orias de tipo RAM, ROM, PROM, EPROM e EE-
PROM.
4. Comente as diferencas entre mem orias RAM est aticas e din^amicas.
5. Para que serve a entrada \Chip Select" (CS ) em um chip de mem oria ? Qual a sua
inu^encia sobre as portas de sa
da do chip ?
6. Projete um banco de mem oria ROM de 4K 8 bis a partir de mem orias comerciais ROM
de 4K 1 bit.
7. Projete um banco de mem oria ROM de 4K 8 bis a partir de mem orias comerciais ROM
de 1K 8 bits.
8. Projete um banco de mem oria RAM de 8K c elulas de 8 bits, usando chips comerciais de
4K 4 bits. N~ao esqueca de indicar os sinais do barramento de controle.
9. Por que, ao construir um banco de mem orias de 4K 8 bits usando chips de 2K 8 bits,
podemos curto-circuitar as linhas de dados sem causar problemas ?
10. Um telefone celular possui um micro-controlador de 8 bits que coordena seu funcionamento.
Para funcionar, este precisa de 8 Kb de ROM para seus programas residentes e dados
xos,
e 8Kb de RAM como area tempor aria. Projete o banco de mem oria necess ario, usando
chips comerciais ROM de 4k x 8 bits e RAM de 8k x 4 bits. A mem oria ROM deve estar
no in
cio do espaco de enderecamento.
11. Uma agenda eletr^onica possui um micro-controlador de 8 bits que coordena seu funciona-
mento. Para operar, este precisa de 48 Kbytes de ROM para seus programas residentes
e 16 Kbytes de RAM como area de trabalho. Projete o banco de mem oria necess ario,
usando chips comerciais ROM de 16k x 8 bits e RAM de 16k x 2 bits. A mem oria ROM
deve estar no in
cio do espaco de enderecamento. N~ao esqueca de indicar os sinais CS e
R=W .
12. Projete as areas de mem oria RAM, ROM e de I/O ( area reservada para dispositivos de
entrada/sa
da, mapeada em mem oria) de um pequeno computador experimental. A CPU
possui 14 linhas de enderecos e 8 linhas de dados ( 8 bits = 1 byte). A mem oria ROM
deve ter 2 Kbytes e deve ser mapeada no
nal da mem oria. A mem oria RAM deve ter 8
Kbytes e deve estar no in
cio do mapa de mem oria. A area reservada para I/O deve ter
2 Kbytes e situar-se a partir do endereco 2400H . Devem ser usados chips ROM de 1K
4 bits e RAM de 2 K 8 bits. Indique os enderecos inicial e
nal de cada bloco (ROM,
RAM, I/O) no mapa de mem oria e construa o diagrama do circuito.
Cap
tulo 7

Fam
lias L
ogicas
7.1 Introdu
c~ao
Os dispositivos digitais podem ser classi
cados por sua complexidade, de acordo com o n umero
de portas l ogicas b asicas necess arias para sua implementac~ao. A classi
cac~ao vigente usa cinco
n
veis:

SSI: at e 12 portas por chip

MSI: at e 100 portas por chip

LSI: at e 10.000 portas por chip

VLSI: at e 100.000 portas por chip

ULSI: acima de 100.000 portas em um chip
Os circuitos integrados digitais tamb em se diferenciam entre si pelo tipo de dispositivo semi-
condutor empregado em sua fabricac~ao. Assim temos, entre outros, CIs fabricados com tecnolo-
gia MOS { Metal-Oxide Semiconductor (fam
lias NMOS, CMOS, etc) ou com tecnologia bipolar
(fam
lias I2L, RTL, TTL, ECL). Dentro de uma mesma fam
lia, podem existir v arias s eries,
que se diferenciam por par^ametros como velocidade de operac~ao e consumo de energia, devido
a diferencas em suas estruturas internas e nas tecnologias empregadas para sua fabricac~ao.
Por serem as duas fam
lias mais populares, concentraremos nossa atenc~ao neste cap
tulo as
fam
lias CMOS e TTL.

7.2 Tecnologias de Fabrica

c~ao
A tecnologia bipolar baseia-se na associaca~o de transistores convencionais de junc~ao PNP e NPN.
Resultam desta dispositivos r apidos mas com um consumo de corrente signi
cativo. Como cada
transistor bipolar ocupa uma area signi
cativa na pastilha semicondutora, o uso desta tecnologia
limita-se a dispositivos SSI e MSI, ou seja, na construc~ao de sistemas l ogicos simples ou na
interligac~ao de componentes mais complexos. As fam
lias TTL e ECL s~ao os resultados mais
difundidos desta tecnologia.
Os dispositivos de tecnologia MOS (Metal-Oxide Semiconductor) s~ao constitu
dos quase que
exclusivamente de transistores de efeito de campo, que contribuem para um consumo de cor-
rente extremamente baixo. Entretanto esses dispositivos s~ao normalmente mais lentos que seus
EEL5310 - Sistemas Digitais - EEL/UFSC - Prof. Carlos Maziero 97

equivalentes bipolares TTL e ECL. A maior vantagem da tecnologia MOS e a alta capacidade de
integraca~o: dispositivos MOS podem ocupar menos de 5% da a rea de seus equivalentes bipolares.
Isto faz desta tecnologia a mais usada na implementac~ao de circuitos VLSI como processadores,
grandes mem orias, etc, atrav es das fam
lias NMOS e PMOS.

7.3 Par^ametros de Circuitos Integrados

Tens~ao de alimentac~ao : e a tens~ao que precisamos aplicar para energizar o circuito. Certas
tecnologias podem requerer uma tens~ao
xa, enquanto outras podem operar em uma faixa
larga de tens~oes. Por exemplo, os CIs TTL da s erie 74XX devem operar entre 4.75 e 5.25
V, enquanto algumas s eries CMOS podem receber uma tens~ao de alimentac~ao entre 3 e
15V.
Consumo : de
ne a pot^encia requerida por uma porta para funcionar em um regime de tra-
balho m edio (metade do tempo em n
vel alto e metade em n
vel baixo). A pot^encia
consumida e geralmente da ordem de mW, sendo convertida em calor no interior de circui-
to. Uma elevada dissipac~ao de pot^encia pode implicar em maiores custos para a fabricac~ao
e operaca~o dos circuitos, devido as maiores necessidades em termos de fontes de alimen-
tac~ao, ventilac~ao, vida u til, etc. Al em disso, a necessidade de dissipar o calor gerado pode
comprometer o grau de integrac~ao poss
vel de obter com uma determinada tecnologia.
Velocidade : Um circuito requer um determinado tempo para mudar seu estado l ogico. Este
tempo, da ordem de S , e conhecido como atraso de propagac~ao e de
ne a velocidade
m axima de operaca~o do circuito. Existe uma relac~ao direta entre a frequ^encia de operac~ao
e a pot^encia dissipada por porta.
Tens~oes de n
vel l
ogico : S~ao os n
veis de tens~ao correspondentes aos valores l ogicos 0 e 1,
e que devem ser respeitados para o funcionamento correto do circuito. S~ao normalmente
de
nidos quatro n
veis de tens~ao:
VIH : tens~ao de entrada em n
vel alto (1).
VIL : tens~ao de entrada em n
vel baixo (0).
VOH : tens~ao de sa
da em n
vel alto (1).
VOL : tens~ao de sa
da em n
vel alto (0).
Vejamos os valores de tens~ao de
nidos para as fam
lias TTL 74XX e CMOS 4XXX, con-
siderando uma tens~ao de alimentac~ao de +5V:
Fam
lia tens~ao m
nimo m aximo
TTL VIL { 0.8
VIH 2.0 {
VOL { 0.4
VOH 2.4 {
CMOS VIL { 1.5
VIH 3.5 {
VOL { 0.1
VOH 4.9 {
EEL5310 - Sistemas Digitais - EEL/UFSC - Prof. Carlos Maziero 98

Margem de ru
do : A margem de ru

do de
ne a variac~ao poss
vel entre o sinal de sa
da de
uma porta e o sinal de entrada de outra de mesma tecnologia. Podemos de
nir duas
margens de ru
do, para os n
veis alto e baixo, de
nidas por:

VNH = VOH ; VIH

VNL = VIL ; VOL

Assim, para a s erie TTL 74XX teremos VNH = VNL = 0:4V , e o funcionamento do circuito
e ent~ao garantido para um n
vel de ru
do induzido que n~ao exceda 0.4V.
Fator de carga : o fator de carga, tamb em chamado fan-out, indica a capacidade de carga
suportada por uma sa
da, sem violac~ao das tens~oes de n
vel l ogico. Por exemplo, uma porta
com fan-out de 10 e capaz de alimentar at e 10 entradas de portas de mesma tecnologia.
O valor de fan-out est a diretamente relacionado as correntes fornecidas ou drenadas pelas
entradas e sa
das das portas l ogicas. Em uma conex~ao l ogica podemos de
nir quatro
correntes m aximas, que nos permitir~ao determinar o fator de carga:
+ + + +
0 IIL
1 IOH
0
1
0 IOL 1 IIH

IIL : corrente m axima de entrada baixa.

IIH : corrente m axima de entrada alta.
IOL : corrente m axima de sa
da baixa.
IOH : corrente m axima de sa
da alta.
A s erie TTL 74XX possui IIL = 1:6mA, IOL = 16mA, IIH = 40
A, IOH = 400
A, o que
nos d a um fan-out de 10 em ambos os n
veis l ogicos. Como as portas operam nos dois
n
veis, devemos sempre considerar o menor valor de fan-out como limite.

7.4 Estrutura das sadas

As portas de sa
da de circuitos digitais devem normalmente apresentar um n
vel l ogico bem
de
nido. Entretanto em algumas situac~oes e interessante construir sa
das com comportamentos
especiais, como vimos no caso das sa
das em 3o estado nos circuitos de acesso a barramentos
de computadores. A estrutura de sa
da mais usual e a que apresenta sempre um n
vel l ogico
de
nido na sa
da, e que pode ser grosseiramente representada pelo diagrama abaixo (no qual
representamos os transistores por chaves):
EEL5310 - Sistemas Digitais - EEL/UFSC - Prof. Carlos Maziero 99
+V

sinal
saida

Nos dispositivos TTL essa sa

da e chamada totem-pole" esse tipo de sa
da tamb em e bastante
usual em dispositivos CMOS. Devido aos dois transistores atuarem de forma complementar,
sa
das deste tipo nunca podem ser interligadas, sob o risco de curto-circuitos.
Outra estrutura de sa
da bastante conhecida e a estrutura em coletor aberto (ou dreno aberto,
para os dispositivos CMOS). Nesta estrutura um dos transistores e eliminado:

saida
sinal

Este tipo de sa
da e bastante u til para o acionamento de dispositivos de sa
da como leds ou
displays, como mostra o diagrama abaixo:
+V
+V
saidas
coletor
led aberto

Outra aplicac~ao importante das sa

das em coletor aberto e a construc~ao de funco~es l ogicas
usando uma estrutura chamada Wired AND (\E por
o"). Nesta estrutura, construimos arti-

cialmente uma porta AND interligando as sa
das em coletor aberto" um resistor e usado para
gerar o n
vel l ogico alto quando todas as sa
das estiverem desligadas. Caso uma sa
da em coletor
aberto seja acionada, ela aterra a conex~ao e o sinal de sa
da da estrutura wired AND desce a
zero:
EEL5310 - Sistemas Digitais - EEL/UFSC - Prof. Carlos Maziero 100
+V

saida

Este tipo de conex~ao permite uma reduca~o signi
cativa de componentes e do tempo de

propagaca~o do circuito. O resistor elevador de n
vel R deve ser calculado em funca~o das tens~oes
de n
vel l ogico e das correntes de sa
da das portas.
Um terceiro tipo de estrutura de sa
da e a de terceiro estado, bastante empregada em circuitos
de mem oria e acesso a barramentos. Nesta estrutura, a sa
da pode ser completamente desligada
dos n
veis l ogicos,
cando ent~ao \utuante". O diagrama abaixo ilustra seu funcionamento:
+V
sinal
saida
enable

Sa
das deste tipo podem ser interligadas entre si, mas apenas uma pode estar habilitada em
um determinado instante, para evitar curto-circuitos.

7.5 A Famlia TTL

A fam
lia TTL (Transistor-Transistor Logic) e bastante popular e ainda muito usada nas func~oes
l ogicas simples, permitindo interligar componentes l ogicos mais complexos. Os circuitos TTL s~ao
constru
dos usando a tecnologia bipolar, atrav es do acoplamento direto entre transistores, o que
permite atingir altas velocidades de comutac~ao, embora o consumo de corrente seja um pouco
acentuado. De acordo com suas caracter
sticas de tens~ao de alimentac~ao e faixa de temperaturas
de trabalho, esta fam
lia est a dividida em dois grupos: a linha 74, para uso geral, e a linha 54,
para situaco~es cr
ticas, sobretudo em aplicac~oes militares e espaciais:
EEL5310 - Sistemas Digitais - EEL/UFSC - Prof. Carlos Maziero 101

Grupo alimentac~ao temperatura

54XX 4.5 a 5.5 V -55 a +125o C
74XX 4.75 a 5.25 V 0 a +70o C
Os circuitos TTL standard s~ao raramente empregados hoje em dia, pois novas tecnologias
permitiram a construca~o de dispositivos TTL com caracter
sticas melhoradas, sobretudo no que
se refere a pot^encia dissipada e velocidade de comutac~ao. As principais s eries TTL s~ao:
S
erie L (Low Power) : foi desenvolvida buscando componentes de baixo consumo ( 1mW ),
as custas de maiores tempos de propagac~ao ( 35S ).
S
erie H (High Speed) : esta s erie prop~oe maior velocidade ( 6S ), impondo para tal um
maior consumo de pot^encia ( 25mW ).
S
erie S (Schottky) : substituiu a s erie H, pois permite menores tempos de propagac~ao (
3S ), com um consumo de pot^encia semelhante.
S
erie LS (Low Power Schottky) : e uma vers~ao de baixa pot^encia da s erie S, que tornou-se
quase universal, por possuir os mesmos tempos de propagac~ao da s erie standard ( 9S )
com um consumo bastante inferior ( 2mW ). Ainda e muito usada, mas est a perdendo
terreno para suas equivalentes CMOS 74HC e 74HCT.
S
eries AS e ALS (Advanced S/LS) : s eries recentes, ainda de alto custo, mas com signi-

cativas melhoras em velocidade, consumo e fan-out em relac~ao as suas equivalentes S e
LS.
S
erie F (Fast) : recente, emprega uma t ecnica de fabricac~ao que busca minimizar as capa-
cit^ancias internas entre dispositivos, para melhorar a velocidade de comutac~ao. Ainda
pouco empregada devido ao seu custo.
Quadro comparativo entre as principais s eries TTL:
caracter
stica 74 74S 74LS 74AS 74ALS 74F
Tempo de propagaca~o (S ) 9 3 9.5 1.7 4 3
Frequ^encia m axima (MHz ) 35 125 45 200 70 100
Consumo de pot^encia (mW ) 10 20 2 8 1.2 6
Fan-out 10 20 20 40 20 33

7.6 A Famlia ECL

A fam
lia ECL (Emitter-Coupled Logic) tamb em e constru
da usando a tecnologia bipolar, mas
sua estrutura procura resolver diversos problemas inerentes a estrutura TTL, entre eles a sa-
turac~ao dos transistores, o que resulta em uma velocidade de comutac~ao bastante melhorada.
Suas principais caracter
sticas s~ao:

Alta velocidade de comutac~ao, permitindo trabalhar em frequ^encias de at e 600 MHz.

Baixa margem de ru
do (250 mV), o que limita sua aplicac~ao em aplicaco~es industriais.

Fan-out m edio, por volta de 25.
EEL5310 - Sistemas Digitais - EEL/UFSC - Prof. Carlos Maziero 102

Alta dissipaca~o de energia (25 mW).

Pouca diferenca de corrente entre os n
veis, gerando pouco ru
do interno de comutac~ao.
O uso desta fam
lia e restrito a aplicac~oes espec

cas, onde s~ao necess arias altas velocidades
de comutac~ao, como sistemas de tramento digital de sinais, etc.

7.7 A Famlia CMOS

A fam
lia CMOS (Complementary MOS) e a que apresenta o menor consumo e a maior velo-
cidade de operac~ao entre as fam
lias de tecnologia MOS. Entretanto sua complexidade interna
impede seu uso em LSI e VLSI, limitando sua aplicac~ao a dispositivos de baixa complexidade,
competindo assim com a fam
lia bipolar TTL. As principais s eries da fam
lia CMOS s~ao:
4XXX/14XXX : e a s erie mais antiga" s~ao dispositivos de baix
ssimo consumo e podem operar
com uma larga gama de tens~oes (3 a 15V), mas s~ao muito lentos e suas sa
das tem baixa
capacidade de corrente. Est~ao sendo gradualmente substitu
dos pelas novas s eries.
74C : tem as mesmas caracter
sticas el etricas das da s erie 4XXX. Sua vantagem e a equival^encia
funcional e de pinagem com a fam
lia TTL. Assim, um chip 74C07 possui a mesma func~ao
l ogica e a mesma pinagem que um 7407 (embora suas caracter
sticas el etricas possam ser
incompat
veis).
74HC/HCT (High Speed CMOS) : s~ao as s eries CMOS mais populares, possuem veloci-
dade compar avel a s erie TTL 74LS. Al em de possuir a mesma funcionalidade e pinagem
das s eries TTL, a s erie HCT e eletricamente compat
vel com a TTL, podendo substitu
-la.
74AC/ACT (Advanced CMOS) : s erie recente, com diversas vantagens mas custo eleva-
do. A pinagem dos chips foi distribu
da de modo a minimizar a inu^encia do ru
do de
comutaca~o, por isso eles n~ao s~ao compat
veis em pinagem com as demais s eries.
BiCMOS : busca combinar o melhor das tecnologias CMOS e bipolar, produzindo chips de
alt
ssima velocidade e baixo consumo. Por seu custo, s~ao empregados somente em apli-
cac~oes espec

cas, como interfaceamento de computadores.
Eis um quadro comparativo entre as principais s eries CMOS, incluindo a s erie TTL 74LS
para comparac~ao:
caracter
stica 74HC/HCT 74AC/ACT 4000B 74LS
Tempo de propagac~ao (S ) 8 4.7 50 9.5
Frequ^encia m axima (MHz ) 40 100 12 45
Consumo de pot^encia (mW ) 0.17 0.08 0.1 2
Margem de ru
do (V ) 0.9 0.7 1.5 0.4
E importante observar que as entradas de dispositivos CMOS possuem um dreno de corrente
extremamente baixo ( 1A), e por isso s~ao muito sens
veis: a eletricidade est atica de um toque
de dedo pode acionar uma porta, ou mesmo queim a-la. Por isso, entradas sem uso devem sempre
ser conectadas a um n
vel l ogico.
EEL5310 - Sistemas Digitais - EEL/UFSC - Prof. Carlos Maziero 103

7.8 Compatibilidade entre TTL e CMOS

O acoplamento entre dispositivos CMOS e TTL padr~ao n~ao pode ser feito diretamente, devido
as diferencas entre as tens~oes de n
vel l ogico e as correntes de entrada e de sa
da das duas
fam
lias, mesmo sendo providas as mesmas tens~oes de alimentac~ao. Al em disso, a diferenca de
velocidades de comutac~ao pode causar problemas.
Para conectar uma sa
da TTL a uma entrada CMOS precisamos elevar a tens~ao de n
vel
l ogico alto da sa
da, que e muito baixa no padr~ao TTL (3.5 V). Isto pode ser obtido atrav es de
um resistor de pull-up, como indica o diagrama:

+V
R
TTL CMOS

sinal

Para acoplar uma sa

da CMOS a uma entrada TTL precisamos aumentar a capacidade de
corrente da sa
da, o que pode ser feito usando um buer. Al em disso, no caso de dispositivos
CMOS lentos, e necess ario aumentar a velocidade de comutac~ao do sinal da sa
da, atrav es de
um schmitt-trigger:

+V
CMOS TTL

sinal
As novas s eries de dispositivos TTL e CMOS permitem uma maior exibilidade de interco-
nex~ao, devido a melhoria nas caracter
sticas el etricas das duas fam
lias, sobretudo na fam
lia
CMOS (maior velocidade de comutac~ao e maior capacidade de corrente nas sa
das). As regras
acima continuam no entanto v alidas como caso geral: antes de interligar circuitos digitais de
fam
lias distintas, e necess ario certi
car-se de que as tens~oes de n
vel l ogico, a velocidade de
operac~ao e as correntes envolvidas nas entradas e sa
das s~ao compat
veis entre si.

7.9 Exerccios
1. Quais as principais fam
lias de circuitos integrados usados em sistemas digitais ? Compare-
as em termos de velocidade de operac~ao e consumo.
2. Descreva as caracter
sticas dos tr^es principais tipos de sa
das empregados em dispositivos
digitais.
3. Quais os principais problemas que podem ocorrer no uso conjunto de dispositivos TTL e
CMOS, e quais as t ecnicas para contorn a-los ?
EEL5310 - Sistemas Digitais - EEL/UFSC - Prof. Carlos Maziero 104

4. Duas fam
lias l ogicas diferentes t^em os seguintes valores para as tens~oes limites de entrada
e sa
da nos dois n
veis l ogicos:
Tens~oes Fam
lia A Fam
lia B
VIL 0.9 0.7
VIH 1.6 1.8
VOL 0.4 0.3
VOH 2.2 2.5
Indique qual das duas fam
lias tem a maior margem de ru
do, justi
cando. Como o ru
do
induzido pode perturbar o funcionamento de circuitos digitais ?
5. Analise o circuito da
gura abaixo, em relac~ao as frequ^encias m aximas de operac~ao e as
capacidades de carga das portas de entrada e de sa
da.
+V 74S76 74S76
J J
FF1 Q FF2 Q
K K S1

ast
avel 7432
40 MHz
CI 555 74LS04 S2
E

6. Idem, considerando: a) A=L, B=LS, C=D=E=padr~ao" b) A=LS, B=padr~ao, C=H,

D=E=S.

C
A

B
E

7. Como um circuito integrado da fam

lia TTL se comporta em relac~ao a entradas desconec-
tadas (utuantes) ? E um circuito integrado CMOS ?