FLIP-FLOP J-K

1.RESÚMEN:

El presente laboratorio tiene como finalidad ver como es el comportamiento de un flip-flop tipo
J-K , para los cuales se diseñó unos circuitos experimentales empleando compuertas NAND y el
integrado 74LS76N(activado por flanco), de tal manera que cada pulso enviado , obteníamos
respuestas en sus salidas, que eran visualizadas en foquitos led . Así también de empleó un
generador de ondas cuadradas de frecuencia variable.

2.OBJETIVOS:
• Comportamiento de un flip-flop tipo J-K.

• Diferenciar los flip-flop J-K asincrónicos y sincrónicos.

3. MARCO TEORICO:

El "flip-flop" J-K, es el más versátil de los flip-flops básicos. Tiene el carácter de

seguimiento de entrada del flip-flop D sincronizado, pero tiene dos entradas,
denominadas tradicionalmente J y K. Si J y K son diferentes, la salida Q toma el valor de
J durante la subida del siguiente pulso de sincronismo.

Fig. Flip-flop tipo j-k

Si J y K son ambos low (bajo), entonces no se produce cambio alguno. Si J y K son ambos
high (alto), entonces en la siguiente subida de clock la salida cambiará de estado. Puede
realizar las funciones del flip-flop set/reset y tiene la ventaja de que no hay estados
ambiguos. Puede actuar tambien como un flip-flop T para conseguir la acción de
permutación en la salida, si se conectan entre sí las entradas J y K. Esta aplicación de
permutar el estado, encuentra un uso extensivo en los contadores binarios.
ESTRUCTURA DEL FLIP-FLOP J-K
A la derecha se tiene una versión
simplificada del versátil flip-flop J-K. Nótese
que las salidas se retroalimentan para
habilitar las puertas NAND. Esto es lo que le
proporciona la acción de permutación
cuando J=K=1.

Si bien esta implementación del flip-flop J-K con cuatro puertas NAND funciona en principio, hay
problemas que surgen con el tiempo ("timing"). El pulso de "timing" debe ser muy corto porque
un cambio en Q antes de que aquel se apague puede conducir el circuito a una oscilación llamada
"carrera". Los circuitos integrados modernos son tan rápidos que esta sencilla versión del flip-
flop J-K no es práctica (pusimos uno en el laboratorio con un chip de 4-NAND disponible y era
muy inestable frente a las carreras).

El siguiente paso para hacer uso del versátil flip-flop J-K es usar cuatro puertas NAND adicionales
para crear el flip-flop JK Master-Slave que tiene dos flip-flops set/reset encauzados, usados
como "latches" de una manera que suprime la "carrera".

Fig. Tabla de verdad del Flip-flop tipo j-k

CONTADORES BINARIOS Y DIVISORES DE FRECUENCIA

Un contador (counter en inglés) es un circuito secuencial construido a partir de biestables y

puertas lógicas capaz de realizar el cómputo de los impulsos que recibe en la entrada destinada
a tal efecto, almacenar datos o actuar como divisor de frecuencia. Habitualmente, el cómputo
se realiza en un código binario, que con frecuencia será el binario natural o el BCD natural
(contador de décadas).

CLASIFICACIÓN DE LOS CONTADORES

• Según la forma en que conmutan los biestables, podemos hablar de contadores síncronos
(todos los biestables conmutan a la vez, con una señal de reloj común) o asíncronos (el reloj no
es común y los biestables conmutan uno tras otro).

• Según el sentido de la cuenta, se distinguen en ascendentes, descendentes y UP-DOWN

(ascendentes o descendentes según la señal de control).

• Según la cantidad de números que pueden contar, se puede hablar de contadores binarios de
n bits (cuentan todos los números posibles de n bits, desde 0 hasta 2n-1), contadores BCD
(cuentan del 0 al 9) y contadores Módulo N (cuentan desde el 0 hasta el N-cuarto.

• El número máximo de estados por los que pasa un contador se denomina módulo del contador.
Este número viene determinado por la expresión 2^n donde n indica el número de bits del
contador. Ejemplo, un contador de módulo 4 pasa por 4 estados, y contaría del 0 al 3. Si
necesitamos un contador con un módulo distinto de 2^n, lo que haremos es añadir un circuito
combinacional.

DIVISOR DE FRECUENCIA

Se llama divisor de frecuencia a un dispositivo electrónico que divide la frecuencia de entrada

en una relación casi siempre entera o racional. La forma de la señal de salida puede ser simétrica
o asimétrica. La señal de entrada frecuentemente tiene forma de una onda cuadrada pero
también puede ser sinusoidal o de otras formas.
Suelen estar formados por contadores digitales. Se pueden obtener relaciones de frecuencia no
enteras utilizando contadores de módulo variable, por ejemplo, si a cada pulso de salida se
cambia el módulo del contador entre 2 y 3, se obtiene una relación de frecuencias de 5:2.

El JK flip-flop es un divisor-por-dos, porque el cambia de estado cada vez que un pulso activo
alcanza su entrada; esto es, el primer pulso SETS (pone) al JK en lógica 1 (nivel H), y el segundo
pulso lo RESETS (devuelve) a lógica 0 (nivel L).

Así, se requieren dos pulsos de entrada para proporcionar un pulso de salida. Las variables A y
B de la figura 20 fueron escogidas para ilustrar esta división. Podemos considerar que A es la
entrada para JK, y que B es su salida. Observemos que, por cada segmento igual de tiempo, sólo
hay en B una cantidad de pulsos igual a la mitad de los pulsos presentes en A.
Consecuentemente, la frecuencia de B es la mitad de la de A.

Si dos JK's son conectados en cascada (con la salida del primero manejando la entrada del
segundo), el resultado será un circuito divisor-por-cuatro, porque la división por 2 del primer JK
es dividida nuevamente por 2 en el segundo JK.

Cuando se conectan en cascada flip-flops JK, el resultado es una división por 2n (2 a la segunda
potencia n), donde "n" es el número de etapas en cascada. así, tres JK's en cascada dividirán por
8, porque 2(3) = 8. Ver en la figura 21 el diagrama de tiempos para un divisor por 8. 2n significa
que se debe multiplicar entre sí la base 2 un número "n" de veces, para obtener la cantidad que
representa.

Es bastante fácil hacer divisiones cuyo divisor sea un número entero potencia de 2. Es poco más
complicado si se desea dividir por diez, por ejemplo, porque tres JK's dividen por 8 y un cuarto
JK's dividiría por 16. Es necesario, entonces, usar cuatro JK's y monitorizar la cantidad
acumulada.

Timer 555 astable:

En este modo, el 555 no tiene estado estable, la salida 3 va cambiando continuamente entre el
nivel bajo y el alto continuamente, independientemente del estado de la entrada (2). El tiempo
que estará la salida en alto y bajo dependerá de los componentes del circuito. Aquí tienes la
curva de funcionamiento:

Si tuviéramos un led a la salida estaría encendiéndose y apagándose todo el tiempo. Como ves
se genera una señal oscilante. El periodo de la curva, es el tiempo que tarda en repetirse un
estado determinado, y en este caso será:

T = t1 + t2
 t1 y t2 no tienen por que ser el mismo tiempo, aunque el la gráfica del ejemplo es así. Pero
como calculamos t1 y t2. Pues nada, igual que antes con una fórmula.

t1 = 0,693 x (R1 + R2) x C

t2 = 0,693 x Rb x C

t1 es el tiempo que estará en estado alto la salida (encendido el led) y t2 es el tiempo que estará
en estado bajo la salida (led apagado). Pero....¿Dos resistencias?. Pues sí, en este caso el circuito
es con dos resistencias, la Rb será la que nos determine el tiempo que estará la salida
desactivada. Vemos el circuito de conexión del 555 como astable:

Otro dato importante con el circuito integrado 555 como astable es la frecuencia. La frecuencia
es el número de veces que se repite un periodo en cada segundo. en nuestro caso nos interesa
saber cuantas veces se repite cada segundo el encendido y apagado.

F=1/T

Como ves es muy fácil, solo hay que dividir entre 1 el Tiempo total del periodo (estado alto y
bajo). el valor que nos da la formula será Hertzios o 1/segundos, o lo que es lo mismo las
repeticiones por cada segundo.

Veamos un ejemplo de un montaje del 555 como monoestable poniendo a la salida un led. Solo
hay que conectar el Led a la salida, y ya tendremos nuestro circuito.
4. EQUIPO:
 Diodos led.

 Resistencia de 330Ω y 470Ω

 Integrado 74LS76AP.

5. DISEÑO EXPERIMENTAL:

fig. Diseño implementación del integrado 74LS74

fig. Diseño implementación del integrado 74LS76 - Reloj