Академический Документы
Профессиональный Документы
Культура Документы
Informe
“Conversor Analógico-Digital “
Estudiantes:
Wilfred Suárez #13-03249
Ramses Gárate #14-00505
Profesor:
Alberto Armengol
Figura 2. Comparador.
3.2 DAC R-2R
Un DAC (conversor digital-analógico) toma un valor representado en código digital (como
binario directo o BCD) y lo convierte en un voltaje o corriente proporcional al valor digital.
Para este proyecto se examinará solamente un circuito convertidor, pero existen una gran
cantidad de circuitos convertidores, así como encapsulados que cumplen dicha función.
𝐽2 = 𝑄0′ + 𝑌′ 𝐾2 = 𝑄1 ′
𝐽1 = 𝑄1 ′ 𝐾1 = 𝑌′
𝐽0 = 1 𝐾0 = 𝑌′
0000
1001 0001
1000 0010
0111 0011
0110 0100
0101
𝐽3 = 𝑄2 𝑄1 𝑄0 𝐽2 = 𝑄1 𝑄0
𝐽1 = 𝑄3 ′𝑄0 𝐽0 = 1
𝐾3 = 𝑄0 𝐾2 = 𝑄1 𝑄0
𝐾1 = 𝑄0 𝐾0 = 1
Debido a que el conversor diseñado llega a su voltaje máximo con tan solo 3 bits y los
valores de los voltajes analógicos no corresponden con su conversión binaria, se realizó
un conversor para el 7segmentos que cumpla con los requerimientos necesarios. Este
circuito combinacional estará acompañado de un latch de 3 bit que almacenará el valor a
mostrar en el display 7 segmentos.
4.1.3.2 Tabla de la verdad
Conociendo ya la ponderación de los voltajes analógicos y su estado lógico, se procede
a realizar la tabla de la verdad.
Tabla de la verdad
A 𝐵 𝐶 a b c
0 0 0 0 0 0 0
1 0 0 1 0 0 0
2 0 1 0 0 0 1
3 0 1 1 0 1 0
4 1 0 0 0 1 1
5 1 0 1 0 1 1
6 1 1 0 1 0 0
7 1 1 1 1 0 1
Tabla 6. Tabla de la verdad del circuito a diseñar
4.1.3.3 Mapas de Karnaugh
Se determina ahora el mapa de karnaugh asociado a cada una de las salidas
correspondientes con base en la tabla de la verdad de la figura
Luego de obtener mediante los mapa de karnaugh las ecuaciones lógicas se implementó
la lógica combinacional para conseguir el conversor requerido y se le coloco el latch de 3
bit.
Figura 13. Conversor BCD 7 Segmentos de 3 bit con Latch
4.2 ADC de aproximación sucesivas
El convertidor analógico-digital denominado convertidor de aproximaciones sucesivas
(SAR ADC), es aquel que implementa una arquitectura compuesta por tres bloques: un
convertidor digital-analógico (DAC), un comparador y una lógica de control (SAR). Y que
basa su funcionamiento en un proceso iterativo, mediante el cual, va probando diferentes
códigos digitales hasta encontrar el que se corresponde con la señal analógica de
entrada. El arreglo básico se muestra en la figura 14, el SAR no utiliza un contador para
proporcionar la entrada del bloque del DAC, sino que utiliza un registro.
Figura 14. ADC por aproximación sucesivas.
La lógica de Control modifica el contenido del registro bit por bit, hasta que los datos del
registro sean el equivalente digital de la entrada analógica dentro de la resolución del
convertidor. La lógica de operación se da mediante el diagrama de flujo de la figura 15b.
Para explicar este convertidor haremos un ejemplo mostrado en la figura 15a, donde el
tamaño del escalón sea de 1V, el número de bits del ADC sea de 4 bits y el voltaje de
entrada analógico 𝑉𝐴 =10.4V . La operación comienza cuando la lógica de control borra
a todos los bits de registro para dejarlos en 0, de manera que 𝑄3 𝑄2 𝑄1 𝑄0 = 0
expresaremos esto como [𝑄] = 0000 . Esto hace que 𝑉𝐴𝑋 = 0 como se indica en el
tiempo 𝑡0 en el diagrama de sincronización de la figura 15b. Cuando 𝑉𝐴𝑋 < 𝑉𝐴, la salida
del comparador esta en alto.
1000
0
0 1
0011
10 0
0010
0100 0 1
1
1 0 0110
1 0
0001
0101
0 0
0
0 0111
0
𝐽3 = 𝑄2 ′𝑄1 ′𝑄0 ′ 𝑌 𝐽2 = 𝑄3 + 𝑄0 𝑌′
𝐽1 = 𝑄2 𝑌 ′ 𝐽0 = 𝑄2 𝑌 + 𝑄2 ′ 𝑄1
𝐾3 = 1 𝐾2 = 𝑄1 ′𝑄0 ′𝑌′
𝐾1 = 𝑄2 ′𝑄0 ′𝑌′ 𝐾0 = 𝑄2 ′𝑌′
Luego de obtener mediante los mapa de karnaugh las ecuaciones lógicas se implementó
la lógica combinacional para conseguir el conversor requerido y se le coloco el latch de 3
bit.
Figura 20. Conversor BCD 7 segmentos de 3 bits
5 Problemas encontrados
Al momento de realizar ambos conversores se presentador una serie de inconvenientes,
los mismos fueron los siguientes:
Calibración del DAC R-2R: Para ambos casos al momento de calibrar el DAC se
necesitó colocar a su salida una serie de OPAM en su configuración inversor ya
que con 4 bit el voltaje máximo que daba el conversor era 4 bit, al colocar los
OPAM se aumentó a un voltaje máximo de 15v, poco a poco se fue consiguiendo
el valor binario de cada uno de los voltajes analógicos de 0-5v
Circuito de control: Al tener pocos conocimientos en lógica secuencial se
presentaron muchos inconvenientes, más que todo con el diagrama de estado ya
que no se lograba un buen planteamiento, luego de plantearlo bien se pudo
continuar sin ningún inconveniente con el diseño pensado.
Conversor de BCD de 3 bits a 7 segmentos: Como se implementó para cada
conversor un voltaje analógico de 0-5v y se calibro el DAC para que nuestros 5v
usaran solo 3 bit, se vio la necesidad de diseñar un circuito combinacional que
permitiera la visualización de los valores binarios calculados, poniendo el MSB en
0 logico.
CONCLUSIÓN
Al finalizar este proyecto se pudo comprender la importancia que cumple el proceso de
conversión analógico-digital y digital-analógico. Con este proyecto se pudo evidenciar
que el principal problema en el diseño de los ADC y DAC es la calibración de los mismos,
ya que de esto depende el buen funcionamiento del conversor a diseñar, de igual forma
se pudo entender el funcionamiento de cada uno de los métodos de conversión analógico
digital mencionados y el diseño de cada uno de los circuitos de control.